第06讲——第4章 存储器(4.2.3-4.2.4)
合集下载
微型计算机系统原理及应用 第4章 半导体存储器
17
4．3 半导体只读存储器（ROM）
4.3.1 掩膜式只读存储器ROM ROM制造厂家按用户提供的数据，在芯片制造时
写定。用户无法修改。
18
4.3.2 可编程的只读存储器PROM 只能写入一次。
19
4.3.3 可编程、可擦除的只读存储器EPROM
1. 紫外线擦除的EPROM 进行照射10～20min，擦除原存信息，成为全1状态。
8
2．静态RAM的结构 将多个存储单元按一定方式排列起来，就组成了一个静 态RAM存储器。
9
典型的SRAM 6116：2KB，A0~A10，D0~D7形成 128*16*8（每8列组成看作一个整体操作）的阵列
片选CS# 输出允许 OE#
读写控制 WE#
10
典型的SRAM芯片6264 (8KB)
29
存储器芯片的选用
RAM、ROM区别：
–ROM：ROM用来存放程序，为调试方便，多采用EPROM
–RAM：存储器容量不大，功耗较小时，可采用静态RAM；
系统较大，存储器容量很大，功能和价格成为主要矛盾， 要选择动态RAM，这时要考虑刷新问题。
组成存储器模块时，需要考虑的因素主要有：容
量、速度、负载等：
14
2. 双端口RAM举例
CY7C130/131/140/141 1K*8bit高速双端口SRAM A0~A9：地址线 I/O0~I/O7：数据线 CE#：片选 OE#：输出允许线 R/W#：读写控制 BUSY#： INT#：
15
存储器的基本组成 半导体存储器的内部结构为例
译码电路： 重合译码方式 存储体：核心。一个 基本存储电路可存入 一个二进制数码
A12 A7 A6 A5 A4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 Vcc WE CS 2 A8 A9 A 11 OE A 10 CS 1 D7 D6 D5 D4 D3
第 4 章 存储器系统教学教材
40
辅助硬件 辅助软硬件
• 按层次结构自上而下
• ⑴ 访问时间逐渐增长 • 寄存器的访问时间是几个纳秒 • 高速缓存的访问时间是寄存器访问时间的几倍 • 主存储器的访问时间是几十个纳秒 • 磁盘的访问时间最少10ms以上
• 磁带和光盘的访问时间以秒来计量。
2020/8/6
41
• ⑵ 存储容量逐渐增大
2020/8/6
24
• ⑻ 时序控制电路：用于接收来自CPU的读写控制 信号，产生存储器操作所需的各种时序控制信号， 控制存储器完成指定的操作。如果存储器采用异 步控制方式，当一个存取操作完成后，该控制电 路还应给出存储器操作完成（MFC）信号。
2020/8/6
25
2. 主存与CPU的连接及主存的操作
第四章 存储器系统
2020/8/6
1
© 第6版 2010.09
本章学习内容
• 存储器的分类及主要技术指标 • 存储系统的层次结构 • 半导体存储器的工作原理 • 存储器与CPU的连接 • 辅助存储器的工作原理 • Cache的工作原理 • 并行存储系统
2020/8/6
2
4.1 存储器概述
• 存储器：计算机的存储部件，用于存放程序 和数据。
• 因为地址是用二进制进行编码的，所以又称为 地址码。
2020/8/6
21
• 存储单元的编址
• 编址单位：存储器中可寻址的最小单位。 • ① 按字节编址：相邻的两个单元是两个字节。 • ② 按字编址：相邻的两个单元是两个字。
• 例如一个32位字长的按字节寻址计算机，一个 存储器字中包含四个可单独寻址的字节单元。 当需要访问一个字，即同时访问4个字节时，可 以按地址的整数边界进行存取。即每个字的编 址中最低2位的二进制数必须是“00” ，这样 可以由地址的低两位来区分不同的字节。
辅助硬件 辅助软硬件
• 按层次结构自上而下
• ⑴ 访问时间逐渐增长 • 寄存器的访问时间是几个纳秒 • 高速缓存的访问时间是寄存器访问时间的几倍 • 主存储器的访问时间是几十个纳秒 • 磁盘的访问时间最少10ms以上
• 磁带和光盘的访问时间以秒来计量。
2020/8/6
41
• ⑵ 存储容量逐渐增大
2020/8/6
24
• ⑻ 时序控制电路：用于接收来自CPU的读写控制 信号，产生存储器操作所需的各种时序控制信号， 控制存储器完成指定的操作。如果存储器采用异 步控制方式，当一个存取操作完成后，该控制电 路还应给出存储器操作完成（MFC）信号。
2020/8/6
25
2. 主存与CPU的连接及主存的操作
第四章 存储器系统
2020/8/6
1
© 第6版 2010.09
本章学习内容
• 存储器的分类及主要技术指标 • 存储系统的层次结构 • 半导体存储器的工作原理 • 存储器与CPU的连接 • 辅助存储器的工作原理 • Cache的工作原理 • 并行存储系统
2020/8/6
2
4.1 存储器概述
• 存储器：计算机的存储部件，用于存放程序 和数据。
• 因为地址是用二进制进行编码的，所以又称为 地址码。
2020/8/6
21
• 存储单元的编址
• 编址单位：存储器中可寻址的最小单位。 • ① 按字节编址：相邻的两个单元是两个字节。 • ② 按字编址：相邻的两个单元是两个字。
• 例如一个32位字长的按字节寻址计算机，一个 存储器字中包含四个可单独寻址的字节单元。 当需要访问一个字，即同时访问4个字节时，可 以按地址的整数边界进行存取。即每个字的编 址中最低2位的二进制数必须是“00” ，这样 可以由地址的低两位来区分不同的字节。
计算机组成原理4第四章存储器PPT课件精选全文
4.2
11
4.2
请问： 主机存储容量为4GB，按字节寻址，其地址线 位数应为多少位？数据线位数多少位？ 按字寻址（16位为一个字）,则地址线和数据线 各是多少根呢？
12
数据在主存中的存放
设存储字长为64位（8个字节），即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线（单向） 数据线（双向） 芯片容量
D0
…… D 7
22
(2) 重合法（1K*1位重合法存储器芯片）
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
第4章 存储器52244
…
读写电路 I/O1 读写电路 I/O2 读写电路 I/O3 读写电路 I/O4
③ Intel 2114 RAM 矩阵 (64 × 64) 写 4.2
0
0
0行
0地 0址 1
第一组
0 … 15
第二组
16 … 31
第三组
32 … 47
第四组
48 … 63
…
…
…
…
…
…
…
…
0译
0 码 63
0
15 16 31
第四组
48 … 63
…
…
…
…
…
…
…
…
0译
0 码 63
0
15 16 31
32
47
48
63
…
0 列0 0地 0 址 15 0译
码
WE
2020/6C/19S
…
读写电路 I/O1 读写电路 I/O2 读写电路 I/O3 读写电路 I/O4
③ Intel 2114 RAM 矩阵 (64 × 64) 写 4.2
第四组
48 … 63
…
…
……
…
…
…
…
…
0译
0 码 63
0
15 16 31
32
47
48
63
…
0 列0 0地 0 址 15 0译
码
WE
2020/6C/19S
…
读写电路 I/O1 读写电路 I/O2 读写电路 I/O3 读写电路 I/O4
② Intel 2114 RAM 矩阵 (64 × 64) 读 4.2
32
47
48
罗克露计算机组成原理课件-4存储器-2半导体M(06级PPT
W T4
T2
C2
W、 W：位线
Z
（2）定义
“0”：T1导通，T2截（C1有电荷，C2无电荷）；
止“1”：T1截止，T2导（通C1无电荷，C2有电荷）。 （3）工作
Z：加高电平，T3、T4导通，选中该单元。 5
写入：在W、W上分别加 W
W
高、低电平，写1/0。
T3
T4
读出：W、W先预充电至 高电平，断开充电回路， 再根据W、W上有无电流，
10 CS3
1K×4 10
A11 A10
A11 A10
A11 A10（4）形成片选逻辑电路A11 A1012
例2.某半导体存储器，按字节编址。其中， 0000H～ ∼07FFH为ROM区，选用EPROM芯片 （2KB/片）；0800H～13FFH为RAM区，选用 RAM芯片（2KB/片和1KB/片）。地址总线A15～ A0（低）。给出地址分配和片选逻辑。
对主存的访问
随机访问。
动态芯片刷新：由刷新地址计数器
提供行地址，定时刷新。
4.刷新周期的安排方式
（1）集中刷新
2ms内集中安排所有刷新周期。
R/W R/W
50ns
刷新 刷新 2ms
死区
用在实时要 求不高的场 合。
（2）分散刷新
各刷新周期分散安排在存取周期中。
R/W 刷新 R/W 刷新
100ns
用在低速系 统中。 17
0 0 0 0 1 1 …… 1 0 0 0 1 0 0 0…0 0 0 0 1 0 0 1…1
64KB
2K 2K 1K
ROM 5KB 需13 位地
RAM 址寻 址：
A12～A0
低位地址分配给芯片，高位地址形成片选逻辑。 芯片 芯片地址 片选信号 片选逻辑
ewch4存储器PPT课件
MOS型RAM：功耗小、集成度高、成本低，但速度比
双极型RAM低。
静态存储器（SRAM）
MOS型RAM
读写速度快，通常用来做Cache
动态存储器（DRAM） 需要刷新 存取速度慢 通常用来做内存
.
9
DRAM内存条的种类
SIMM——Single Inline Memory Module单列直插式内存模块
❖高速缓存：或称cache，介于CPU与主存之间的容量更小、 而速度更快的存储器。 ❖辅存：或称外存，它用来永久存放各种信息。
.
3
4.1 存储器概述
1、存储器的分类
（2）按存储介质（纪录0、1信息的物质）分类：
❖ 半导体存储器：用半导体材料制成的存储器，大多用 作主存。
❖ 磁表面存储器：利用磁层来纪录信息，工作时由磁头 在磁层上的移动，来进行读或写操作。磁表面存储器常 用作辅存，如硬盘、软磁盘、磁带等。 （磁介质通常要避免粉尘、高温、烟雾的影响。磁介质 的磁性会随着时间的流逝而慢慢降低，最终导致数据丢 失。)
.
14
4.1 存储器概述
2、存储器的层次结构
（1）多级存储结构的形成:
❖ CPU不断的访问存储器，存储器的存取速度将直接影响计 算机的工作效率。
❖ 在某一段时间内，CPU只运行存储器中部分程序和访问部
分数据，其中大部分是暂时不用的。
CPU
增加Cache的目的是为了
CPUபைடு நூலகம்
提高CPU运行速度，提
Cache
.
6
当烧灼光盘时，激 光将反射层上刻出 凹坑。这些凹坑是 黑色的，不能反射 激光
当光驱读取 数据的时候， 它使用较弱 的激光。激 光射在凹坑 上，没有反 射光
第4章存储器第4版
• 层次化总体结构
图4.7 存储器的层次化总体结构（片外改为二级Cache，片内改为一级Cache）
内存的分区结构
图4.8 PC机的内存组织
1)基本内存区
图4.9 基本内存区的组织
2) 高端内存区
图4.10 高端内存区的组织
3) 扩充内存区
图4.11用高端内存区64KB映射扩充内存的1个页组
– 分段特点：
• 每段的长度不是固定的 • 每个段都是受到保护的独立的空间
– 分页特点：
• 一个系统中的所有页面大小固定 • 页面的起点和终点也固定。 • 只有分页机制才支持虚拟存储
虚拟储存技术和三类地址2
• 逻辑地址、线性地址和物理地址
– 逻辑地址特点：
• 这是程序员编写的源程序中使用的地址 • 完整的逻辑地址一共48位 • 逻辑地址中的选择子对应于一个段基址
– 线性地址特点：
• 线性地址是由2个32位量相加而成的 • 段基址由段描述苻得到 • 线性地址是分为3个字段来体现其功能
4.4.2 分段管理
• 三种描述符表
– 全局描述符表GDT – 局部描述符表LDT – 中断描述符表IDT
• 描述符表三个优点：
– 可大大扩展存储空间 – 可实现虚拟存储 – 可实现多任务隔离
• SRAM • DRAM
DRAM的刷新和DRAM控制器
• 时序功能 • 地址处理功能 • 仲裁功能
图4.2 DRAM控制器的原理图
4.1.5 只读存储器ROM
• 掩膜型ROM • 可编程只读存储器PROM • 可擦除可编程只读存储器EPROM • 可用电擦除的可编程只读存储器E2PROM • 闪烁存储器
• 全相联方式 • 直接映像方式 • 组相联方式
图4.7 存储器的层次化总体结构（片外改为二级Cache，片内改为一级Cache）
内存的分区结构
图4.8 PC机的内存组织
1)基本内存区
图4.9 基本内存区的组织
2) 高端内存区
图4.10 高端内存区的组织
3) 扩充内存区
图4.11用高端内存区64KB映射扩充内存的1个页组
– 分段特点：
• 每段的长度不是固定的 • 每个段都是受到保护的独立的空间
– 分页特点：
• 一个系统中的所有页面大小固定 • 页面的起点和终点也固定。 • 只有分页机制才支持虚拟存储
虚拟储存技术和三类地址2
• 逻辑地址、线性地址和物理地址
– 逻辑地址特点：
• 这是程序员编写的源程序中使用的地址 • 完整的逻辑地址一共48位 • 逻辑地址中的选择子对应于一个段基址
– 线性地址特点：
• 线性地址是由2个32位量相加而成的 • 段基址由段描述苻得到 • 线性地址是分为3个字段来体现其功能
4.4.2 分段管理
• 三种描述符表
– 全局描述符表GDT – 局部描述符表LDT – 中断描述符表IDT
• 描述符表三个优点：
– 可大大扩展存储空间 – 可实现虚拟存储 – 可实现多任务隔离
• SRAM • DRAM
DRAM的刷新和DRAM控制器
• 时序功能 • 地址处理功能 • 仲裁功能
图4.2 DRAM控制器的原理图
4.1.5 只读存储器ROM
• 掩膜型ROM • 可编程只读存储器PROM • 可擦除可编程只读存储器EPROM • 可用电擦除的可编程只读存储器E2PROM • 闪烁存储器
• 全相联方式 • 直接映像方式 • 组相联方式
主存储器培训课件
A2~A3:列地址，经Y译码器产生4个译码信号来选择4列。
这样用4位地址A0~A3可选中行、列交叉处的存储单元。 为了用Y译码信号选择一列，在每个存储单元处加两个MOS 管T7、T8。 用于选择把指定列的全部存储单元的T5、T6管与该列的位线 1、位线2连接，而其他各列的全部存储单元都与对应列的位线 1、位线2断开。 精品
精品
1K×4； 2K×8；
(2) 地址译码器
单译码方式——适用于小容量存储器中，只有一个译码器。
精品
双译码方式
——地址译码器分成两个，可有效减少选择线的数目。
x
1
x64
精品
(3) 驱动器
双译码结构中，在译码器输出后加驱动器，驱动挂在各条 X方向选择线上的所有存储元电路。 (4) I/O电路 处于数据总线和被选用的单元之间， 控制被选中的单元读 (5) 片选 在地址选择时，首先要选片,只有当片选信号有效时，此片 所连的地址线才有效。 (6) 输出驱动电路 为了扩展存储器的容量，常需要将几个芯片的数据线并联 使用；另外存储器的读出数据或写入数据都放在双向的数据 总线上。这就用到三态输出缓冲器。
精品
字线＝“1”，记忆单元被选中，T5、T6通，可进行读、写操作。
（1）读操作
• 因为T5、T6通＝＞则A、B点与位线1、位线2相 连。 • 若记忆单元为“1”＝＞A＝0，B＝1。 ＝＞T1通，T2止，则位线1产生负脉冲。 • 若记忆单元为“0”＝＞A＝1，B＝0 ＝＞ T1止，T2通，则位线2产生负脉冲。 这样根据两条位线上哪一条产生负脉冲判断 读出1还是0。
CS : 片选 WE ：允许写 CS ＝0， WE ＝0： 允许写 CS ＝0， WE ＝1： 允许读 CS ＝1， WE ＝x： 未选
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
动画演示图4.18示意了T这1个MOS管组成的单管MOS动态RAM基本单元电路。
FLASH动画演示动态单元电路。
2）动态RAM芯片举例
三管动态RAM芯片(Intel 1103)
三管动态RAM芯片结构的示意图如图4.19所示，采用重合法选择基本单元电路，动画演示其读写过程。
单管动态RAM芯片(Intel 4116)
计算机组成原理课程教案（第6次课）
章节
名称
第4章存储器
（4.2.3~4.2.4）
课时
安排
第3周2学时
授课
方式
理论课
教学环境及
教具准备
有投影仪的教室
PPT多媒体教学课件
教学
目的
熟练掌握静态和动态随机存储器的工作原理及技术指标，了解只读存储器工作原理
教学
重点
从本质上理解RAM和ROM存储芯片单元电路读/写原理；动态RAM刷新原理
单管动态RAM芯片结构的示意图如图4.20所示，动画演示其读写过程。
问题5：Intel4116动态RAM芯片中读出放大器的工作原理怎样？
3）动态RAM时序
行、列地址分开传送
读时序：行地址#RAS有效、写允许#WE有效(高)、列地址#CAS有效、数据DOUT有效。
写时序：行地址#RAS有效、写允许#WE有效(低)、数据DIN有效、列地址#CAS有效。
[2]唐朔飞.计算机组成原理学习指导与习题解答.高等教育出版社,2010
[3]李淑芝.计算机组成原理考研指定教材习题解答.自编,2013
[4]李淑芝,欧阳城添,等.计算机组成原理实验指导书(2013版),自编,2013
教学
后记
学生通过存储器章节的学习，能够更加体会冯·诺依曼体系结构计算机以存储器为中心的思想，但本章内容抽象，需要配合大量动画和图片达到较好的教学效果
（1）掩模ROM
行列选择线交叉处有MOS管为“1”；行列选择线交叉处无MOS管为“0”。用户是无法改变原始状态的。书中图4.27示意一个1K X 1位的MOS管掩膜ROM。
（2）PROM
PROM是可以实现一次ห้องสมุดไป่ตู้编程的只读存储器。书中图4.28示意一个由双极型电路和熔丝构成的基本单元电路。
（3）EPROM
EPROM是一种光可擦除可编程只读存储器。
（4）EEPROM
EEPROM可多次性编程，是电可擦除可编程只读存储器。
（5）Flash Memory (快擦型存储器)
实验
内容
实验五掌握静态随机存取存储器RAM工作特性及数据的读写方法
课内
练习
PPT多媒体教学课件后的课堂练习题
课外
作业
P150~151页教材课后练习题4.13、4.14
4）动态RAM的刷新
刷新的过程实质上是先将原存信息读出、再由刷新放大器形成原信息并重新写入的再生过程。
问题6：刷新放大器工作原理是怎样的？
集中刷新
集中刷新是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读/写操作。
分散刷新
分散刷新是指对每行存储单元的刷新分散到每个存储周期内完成。
考核
要求
1.本章考试题型主要有：选择题、填空题、简答题、设计应用题
2.本章主要考核存储器的层次结构和半导体随机存取存储器的工作原理、动态RAM刷新和存储器的校验、Cache和虚存概念、存储器与CPU的连接和Cache—主存地址映射
参考
资料
[1]白中英.计算机组成原理（第四版.立体化教材）.科学出版社,2012
读周期时序：P79图4.15是2114RAM芯片读周期时序，在整个读周期中WE始终为高电平。
写周期时序：P80图4.16是2114RAM写周期时序。
（2）动态RAM
1）动态RAM的基本单元电路
常见的动态RAM基本单元电路有三管式和单管式两种，它们的共同特点是靠电容存储电路的原理来寄存信息。
动画演示图4.17示意了T1、T2、T3这3个MOS管组成的三管MOS动态RAM基本单元电路。
2）静态RAM芯片举例
Intel2114芯片的基本单元电路由6个MOS管组成。
P77图4.12是一个容量为1K×4位2114外特性示意图。
FLASH动画演示P78图4.13是2114RAM芯片结构示意图。
问题4：Intel2114芯片如何进行列地址选择？
3）静态RAM读/写时序
动画演示P79图4.14是2114RAM矩阵结构示意图。
教学
难点
RAM读写时序、动态存储器的刷新
教学基本内容
是否重、难点
方法及手段
4.2.3随机存取存储器
4.2.4只读存储器
重点&难点
了解
举例讲解
多媒体讲解
教学过程与设计
复习旧课：计算机中的数据存储在“记忆装置”存储器中，其他部件是怎样与它交互的呢？
引入新课：存储器中的数据为什么有的稳定，有的容易丢失呢？
4.2.3随机存取存储器
随机存取存储器按其存储信息的原理不同，可分为静态RAM和动态RAM两大类。
（1）静态RAM
1）静态RAM基本单元电路
存储器中用于寄存“0”和“1”代码的电路称为存储器的基本单元电路。
动画演示P77图4.11是一个由6个MOS管组成的基本单元电路。
静态RAM是用触发器工作原理存储信息，因此即使信息读出后，它仍保存其原状态，不需要再生。但电源掉电时，原存信息丢失，故它属易失性半导体存储器。
异步刷新
异步刷新是前两种方式的结合，它既可缩短“死时间”，又充分利用最大刷新间隔2ms的特点。
例题：一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？
（3）动态RAM与静态RAM的比较
4.2.4只读存储器
FLASH动画演示动态单元电路。
2）动态RAM芯片举例
三管动态RAM芯片(Intel 1103)
三管动态RAM芯片结构的示意图如图4.19所示，采用重合法选择基本单元电路，动画演示其读写过程。
单管动态RAM芯片(Intel 4116)
计算机组成原理课程教案（第6次课）
章节
名称
第4章存储器
（4.2.3~4.2.4）
课时
安排
第3周2学时
授课
方式
理论课
教学环境及
教具准备
有投影仪的教室
PPT多媒体教学课件
教学
目的
熟练掌握静态和动态随机存储器的工作原理及技术指标，了解只读存储器工作原理
教学
重点
从本质上理解RAM和ROM存储芯片单元电路读/写原理；动态RAM刷新原理
单管动态RAM芯片结构的示意图如图4.20所示，动画演示其读写过程。
问题5：Intel4116动态RAM芯片中读出放大器的工作原理怎样？
3）动态RAM时序
行、列地址分开传送
读时序：行地址#RAS有效、写允许#WE有效(高)、列地址#CAS有效、数据DOUT有效。
写时序：行地址#RAS有效、写允许#WE有效(低)、数据DIN有效、列地址#CAS有效。
[2]唐朔飞.计算机组成原理学习指导与习题解答.高等教育出版社,2010
[3]李淑芝.计算机组成原理考研指定教材习题解答.自编,2013
[4]李淑芝,欧阳城添,等.计算机组成原理实验指导书(2013版),自编,2013
教学
后记
学生通过存储器章节的学习，能够更加体会冯·诺依曼体系结构计算机以存储器为中心的思想，但本章内容抽象，需要配合大量动画和图片达到较好的教学效果
（1）掩模ROM
行列选择线交叉处有MOS管为“1”；行列选择线交叉处无MOS管为“0”。用户是无法改变原始状态的。书中图4.27示意一个1K X 1位的MOS管掩膜ROM。
（2）PROM
PROM是可以实现一次ห้องสมุดไป่ตู้编程的只读存储器。书中图4.28示意一个由双极型电路和熔丝构成的基本单元电路。
（3）EPROM
EPROM是一种光可擦除可编程只读存储器。
（4）EEPROM
EEPROM可多次性编程，是电可擦除可编程只读存储器。
（5）Flash Memory (快擦型存储器)
实验
内容
实验五掌握静态随机存取存储器RAM工作特性及数据的读写方法
课内
练习
PPT多媒体教学课件后的课堂练习题
课外
作业
P150~151页教材课后练习题4.13、4.14
4）动态RAM的刷新
刷新的过程实质上是先将原存信息读出、再由刷新放大器形成原信息并重新写入的再生过程。
问题6：刷新放大器工作原理是怎样的？
集中刷新
集中刷新是在规定的一个刷新周期内，对全部存储单元集中一段时间逐行进行刷新，此刻必须停止读/写操作。
分散刷新
分散刷新是指对每行存储单元的刷新分散到每个存储周期内完成。
考核
要求
1.本章考试题型主要有：选择题、填空题、简答题、设计应用题
2.本章主要考核存储器的层次结构和半导体随机存取存储器的工作原理、动态RAM刷新和存储器的校验、Cache和虚存概念、存储器与CPU的连接和Cache—主存地址映射
参考
资料
[1]白中英.计算机组成原理（第四版.立体化教材）.科学出版社,2012
读周期时序：P79图4.15是2114RAM芯片读周期时序，在整个读周期中WE始终为高电平。
写周期时序：P80图4.16是2114RAM写周期时序。
（2）动态RAM
1）动态RAM的基本单元电路
常见的动态RAM基本单元电路有三管式和单管式两种，它们的共同特点是靠电容存储电路的原理来寄存信息。
动画演示图4.17示意了T1、T2、T3这3个MOS管组成的三管MOS动态RAM基本单元电路。
2）静态RAM芯片举例
Intel2114芯片的基本单元电路由6个MOS管组成。
P77图4.12是一个容量为1K×4位2114外特性示意图。
FLASH动画演示P78图4.13是2114RAM芯片结构示意图。
问题4：Intel2114芯片如何进行列地址选择？
3）静态RAM读/写时序
动画演示P79图4.14是2114RAM矩阵结构示意图。
教学
难点
RAM读写时序、动态存储器的刷新
教学基本内容
是否重、难点
方法及手段
4.2.3随机存取存储器
4.2.4只读存储器
重点&难点
了解
举例讲解
多媒体讲解
教学过程与设计
复习旧课：计算机中的数据存储在“记忆装置”存储器中，其他部件是怎样与它交互的呢？
引入新课：存储器中的数据为什么有的稳定，有的容易丢失呢？
4.2.3随机存取存储器
随机存取存储器按其存储信息的原理不同，可分为静态RAM和动态RAM两大类。
（1）静态RAM
1）静态RAM基本单元电路
存储器中用于寄存“0”和“1”代码的电路称为存储器的基本单元电路。
动画演示P77图4.11是一个由6个MOS管组成的基本单元电路。
静态RAM是用触发器工作原理存储信息，因此即使信息读出后，它仍保存其原状态，不需要再生。但电源掉电时，原存信息丢失，故它属易失性半导体存储器。
异步刷新
异步刷新是前两种方式的结合，它既可缩短“死时间”，又充分利用最大刷新间隔2ms的特点。
例题：一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？
（3）动态RAM与静态RAM的比较
4.2.4只读存储器