第12章 射频控制电路 无线通信射频电路技术与设计[文光俊]
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10
§12.1 射频开关
下图给出了两类SPDT结构的性能，开关器件是MA-47899 pin 二极管芯片。该设计的中心频率为3GHz。对于并联安装开关，插 入损耗随频率变化限制带宽。
采用两个pin二极管的SPDT开关典型插入损耗和隔离度性能曲线
11
§12.1 射频开关
5. 串-并联开关结构 图（a）是一种最简单的串—并联开关结构，当串联器件在 低阻状态和并联器件在高阻状态时，该开关是“通”。当串联器 件在高阻状态而并联器件在低阻状态时，开关在“断”状态。图 （b）是等效电路。
反射型移相器
22
§12.2 射频移相器
利用1/4波长的变换网络移相器其基本组成如图所示。 Z m 是为了产生所希望的相移 ，从 器件向里（网络）看的阻抗，所以：
Zt Z0 Zm 线长度 t的选择是使得阻抗 Z b在低阻 状态应为 jZ 0，其结果为： Z t2 / X f Z0 tan t jZ0 Z b jZ0 Z0 Z t2 X f tan t
三个器件T形结构示例
13
§12.1 射频开关
6. 开关速度的考虑 （1）开关器件所致速度限制 当pin二极管用作射频开关时, 限制开关速度的主要因素是当二 极管偏置从正偏到反偏切换时， 从本征区域移动电荷需要的时间 ，即存储电荷的耗尽时间。此外 ，要提高pin二极管开关速度， 在厚度W相同的情况下，可以采 用GaAs二极管代替Si pin二极管 来实现，因为在砷化镓中电子迁 移率约是硅中4倍，所以GaAs二 极管有更快开关速度，以及较低 激励电流的需求。
串-并联开关结构等效电路
从简单电路分析，插入损耗可写为： 隔离度为：
1 (Z Zl )(Z0 Z h ) 隔离度 0 2 2Z 0 Z l
2
1 (Z Z h )(Z0 Zl ) IL 0 2 2Z 0 Z h
2
12
§12.1 射频开关
我们如果在串-并联结构中采用多个开关器件，就能够得到 超宽带开关。这一基本概念包含了利用T型网络结构，当串联器 件在低阻状态（电感），而并联电路在高阻状态（电容）时像一 个低通滤波器。当在串联和并联开关器件上的偏置电平互换时， 网络特性像高通滤波器，在低于截止频率上具有高插入损耗。
16
§12.2 射频移相器
12.2.2 移相器的主要技术指标 1. 工作频带 移相器工作频带是指移相器的技术指标下降到允许界限值时 的频率范围。 2. 相移量 移相器是两端口网络，相移量是指不同控制状态时的输出 信号相对于参考状态时输出信号的相对相位差。 3. 相位误差 相位误差指标有时采用最大相移偏差来表示，也就是各频点的 实际相移和理论相移之间的最大偏差值；有时给出的是均方根 （RMS）相位误差，是指各位相位误差的均方根值。
（2）在移相的整个工作过程中，移相器的输入端和输出端之间 一直处于导通的情况，因此要求在两种状态下输入端都要良好匹 配。此外还要求两种移相状态下插入损耗要小，并且要尽可能相 等，否则两种移相状态下输出信号大小不同，这将引起寄生调幅。 （3）开关的两条移相线相互距离要足够远，避免传输线间相互 耦合造成信号衰减和相位误差。
14
开关速度术语与测量
§12.1 射频开关
（2）由偏置网络所致开关速度限制 若把直流偏置作为一个单独端口，则一个单刀单掷开关电 路可视为三端口网络，如图所示。为保证RF信号不通过偏置端 口泄漏，在其偏置端口上需接一个低通滤波器。同理，为保证 直流偏置（开关脉冲）不干扰电路其他部分，在RF的输入输出 端上也需要高通滤波器。其最简单形式，高通滤波器是简单在 输入、输出两端加隔直流电容。但是此滤波器会增加开关脉冲 上升时间，因此降低了开关速度。
第12章 射频控制电路
本章重点介绍了由二极管、三极管组成的射频开关的原理 、结构和性能改善方法；介绍了射频移相器的各种性能指 标，分析了移相器的电路结构和性能参数等；介绍了射频 衰减器的结构和设计方法；介绍了二极管限幅器和微带限 幅器的原理结构、性能、电路组成等。
教学 重点
能力 教学 要求 重点
掌握：射频移相器的各种性能指标，常见移相器的移相原 理、电路结构、性能参数等。 了解：由二极管、三极管组成的射频开关的原理、结构、 性能指标和设计时应该注意的问题。 熟悉：射频衰减器和射频限幅器的原理结构和电路组成。
射频衰减器
数字衰减器 模拟衰减器
用于限幅的各种现象
射频限幅器
PIN二极管限幅器 微带结构限幅器
3
§12.1 射频开关
12.1.1 PIN二极管 微波开关利用PIN管在直流正、反偏压下呈现近似导通和关 断的阻抗特性，实现了控制微波信号通道转换的作用。
a 基本PIN结横截面图
b 正偏
c 反偏
正偏条件下的电阻记为Rs，与偏置电流IF.成反比，使PIN结 二极管在高频下有很好的隔离度。（b）为正偏时等效电路。当 PIN结反偏或者零偏时，本征层I内的电荷被耗尽，表现出高电 阻(Rp)，如图（c）所示。其中CT为PIN结二极管的总电容，包 括了结电容Cj和封装寄生电容Cp。
从公式可以看出这类移相器一个有趣 特性，其相移差值 直接与频率成正 比。由于这一特性，开关线型移相器 也叫做开关时间延迟网络。其时间延 迟 d 为： l2 l1 d vp
19
一位开关线型移相器
§12.2 射频移相器
开关线移相器原理简单，结构上容易实现，但是几个技术问题 需要注意： （1）在开关线型移相器设计中一个共同的问题是开路谐振所引 起的问题。
18
§12.2 射频移相器
12.2.3 开关线型移相器 一位开关线型移相器的基本构成如图所示。两只单刀双掷开 关用作信号通路，交替地经过两个中的一个。 传输路径长度为l1 或l2 ，当信号通过较 长的路径时，它产生附加相位延迟为：
(l2 l1 ) 2 f (l2 l1 ) vp
电压传输系数 Γ 则可以写成：
VT VI VR 2 1 VI VI 2 jb
1
2 4 2 1 1 TVI VI VI ( ) exp j tan b 2 2 jb 4b 2
所引入的相位差为：
1 tan 1 b 2
8
§12.1 射频开关
3. 性能改善 由串联开关的插损和隔离度的公式可以看出，开关电路的性 能受器件电抗X或电纳B的影响，因此可以通过改变器件电抗来 改善开关的性能。 高阻抗状态的总导纳可用接一个与电容并联的幅度相等的感 性电纳来降低。这既可安装一个集总电感，也可加入一段短路 （小于1/4波长）短截线来达到。图画出了这两种方法的具体电路。
Y 式中，
0
2
G jB 1 1 2 2 1 G / Y0 G / Y0 B / Y0 2Y0 4 4
1 Z0
，G和B是开关器件在高阻状态下导纳Y的实部和虚部。
隔离度定义为理想开关在导通态传给负载的功率与开关处 于断开态时传递到负载实际功率之比，它是开关在断开态时开 关性能的度量。对串联结构，当器件在高阻状态时处于“断开” 状态。此时的隔离度也是由R和X用高阻状态下相应值代入给出 的；同理，并联结构是由式用低阻状态下的G和B值给出的。
21
§12.2 射频移相器
12.2.5 反射型移相器 反射型移相器的基本原理是在均匀传输线的终端接入电抗性 负载，利用开关变换负载的阻抗特性，从而改变负载反射系数的 相位，使入射波与反射波之间产生相移。
反射型移相器的基本概念
产生可转换系数的子网络有两种不同类型：在第一类，端接 线电抗变化（例如从电感变成电容），在第二类移相器电路中， 外加线长度用单刀单掷（SPST）开关在反射平面上加入。
IL 1 Z / 2Z0 1 R / Z0
2
VL1
VL 1 Z 2Z 0
1 1 2 2 R / Z X / Z 0 0 4 4
7
§12.1 射频开关
对并联结构负载两端电压应为： 此时插入损耗为：
2
VL1
2VL 2 Y / Y0
IL 1 Y / 2Y0 1
所以： t
180
采用1/4波长变换网络反射型移相器
Z t2 Z 0 X f tan 2 Z t Z0 X f
1
对90 位将有：Z b j 2.4142Z0
从而得出：
17
§12.2 射频移相器
4. 插入损耗和插入波动 插入损耗的定义为传输网络未插入前负载吸收功率与传输网 络插入后负载吸收功率之比的分贝数。 5. 电压驻波比 传输线上相邻的波腹点和波谷点的电压振幅之比为电压驻波 比，用VWSR表示。 6. 开关时间和功率容量 开关元件的通断转换，有一个变化的过程，需要一定的时间， 这就是开关时间。移相器的开关时间主要取决于驱动器和所采 用的开关元件的开关时间。移相器的功率容量主要是指开关元 件所能承受的最大微波功率。开关的功率容量取决于开关导通 状态时允许通过的最大导通电流和截止状态时两端能够承受的 最大电压。
20
§12.2 射频移相器
12.2.4 加载线型移相器 ° 加载线型移相器常用于对45 和22.5°移相设计。在这种电路中 ，移相原理如图中所示。入射波经历的移相 决定于归一化电 纳b=B/r。 由b引起的反射为：
G= 1-(1+jb) -jb = 1+(1+jb) 2+jb
说明加载型移相器基本机理的电路
6
§12.1 射频开关
2. 插入损耗和隔离度 插入损耗定义为理想开关在导通状态传递给负载的功率与实 际开关在导通状态真正传给负载功率之比值，常以分贝数表示。 如果用 VL 表示在理想开关负载两端的电压，则插入损耗IL可 写为： 2
VL IL VL1
其中VL1 是实际负载两端电压。 对于串联结构通过分析可以得出： 则插入损耗为：
高阻状态下开关器件电容采用
9
§12.1 射频开关
4. 单刀双掷开关 单刀双掷开关（SPDT）在任意时刻总有一个支路闭合。SPDT开 关有串联和并联两种基本结构，如图所示。
源自文库
SPDT的串联和并联结构
在串联结构中，当开关器件SD1在低阻状态和器件SD2在高阻 状态时，输入信号到输出1，否则到输出2。图（b）所示的并联 结构基本原理与串联相同，当器件SD1在高阻状态，而器件 SD2在低阻状态时，信号路径到输出1，否则到输出2。因此， 在这两种结构中不管哪一种，在任何时间，总有一个器件在低 阻状态而另一个器件在高阻状态。
开关电路三端口网络表示
15
§12.2 射频移相器
12.2.1 概述 微波移相器是相控阵雷达、卫星通信、移动通信设备中的核 心组件，它的工作频带、插入损耗直接影响着这些设备的抗干扰 能力和灵敏度，以及系统的重量、体积和成本，因此研究移相器 在军事上和民用卫星通信领域具有重要的意义。
各种微波移相器类型
1
本章目录
第一节 第二节 第三节 第四节 射频开关 射频移相器 射频衰减器 射频限幅器
2
知识结构
PIN二极管
射频开关
GaAs FET 电路设计 概述 移相器的主要技术指标
射 频 控 制 电 路
开关线型移相器
射频移相器
加载线型移相器 反射型移相器 高通/低通滤波器型移相器 放大器型移相器
FET开关的线性工作区域
5
FET开关的横截面图
§12.1 射频开关
12.1.3 电路设计 1. 结构组成 我们有两种基本结构可以采用来设计控制RF信号沿着传输线 传输的简单的单刀单掷（SPST）开关，如图所示。
串接开关器件及高、低阻等效电路
并联开关器件及高、低阻等效电路
这两种结构是对称的：对于并联结构，当器件处于高阻抗状 态时信号就传递到负载；对串联结构，器件低阻状态才允许信 号传输。
4
§12.1 射频开关
12.1.2 GaAs FET 在典型的开关模式中，当栅源负偏置在数值上大于夹断电 压Vp 即（ Vgs Vp ）时，漏源之间电阻很大，可视为一个高阻抗状 态；当零偏置栅电压加载到栅极时，则产生一个低阻抗状态。 FET的两个工作区域可以用图（a）形象表示。FET中与电阻性 和电容性区域相关的部分如图（b）所示。
§12.1 射频开关
下图给出了两类SPDT结构的性能，开关器件是MA-47899 pin 二极管芯片。该设计的中心频率为3GHz。对于并联安装开关，插 入损耗随频率变化限制带宽。
采用两个pin二极管的SPDT开关典型插入损耗和隔离度性能曲线
11
§12.1 射频开关
5. 串-并联开关结构 图（a）是一种最简单的串—并联开关结构，当串联器件在 低阻状态和并联器件在高阻状态时，该开关是“通”。当串联器 件在高阻状态而并联器件在低阻状态时，开关在“断”状态。图 （b）是等效电路。
反射型移相器
22
§12.2 射频移相器
利用1/4波长的变换网络移相器其基本组成如图所示。 Z m 是为了产生所希望的相移 ，从 器件向里（网络）看的阻抗，所以：
Zt Z0 Zm 线长度 t的选择是使得阻抗 Z b在低阻 状态应为 jZ 0，其结果为： Z t2 / X f Z0 tan t jZ0 Z b jZ0 Z0 Z t2 X f tan t
三个器件T形结构示例
13
§12.1 射频开关
6. 开关速度的考虑 （1）开关器件所致速度限制 当pin二极管用作射频开关时, 限制开关速度的主要因素是当二 极管偏置从正偏到反偏切换时， 从本征区域移动电荷需要的时间 ，即存储电荷的耗尽时间。此外 ，要提高pin二极管开关速度， 在厚度W相同的情况下，可以采 用GaAs二极管代替Si pin二极管 来实现，因为在砷化镓中电子迁 移率约是硅中4倍，所以GaAs二 极管有更快开关速度，以及较低 激励电流的需求。
串-并联开关结构等效电路
从简单电路分析，插入损耗可写为： 隔离度为：
1 (Z Zl )(Z0 Z h ) 隔离度 0 2 2Z 0 Z l
2
1 (Z Z h )(Z0 Zl ) IL 0 2 2Z 0 Z h
2
12
§12.1 射频开关
我们如果在串-并联结构中采用多个开关器件，就能够得到 超宽带开关。这一基本概念包含了利用T型网络结构，当串联器 件在低阻状态（电感），而并联电路在高阻状态（电容）时像一 个低通滤波器。当在串联和并联开关器件上的偏置电平互换时， 网络特性像高通滤波器，在低于截止频率上具有高插入损耗。
16
§12.2 射频移相器
12.2.2 移相器的主要技术指标 1. 工作频带 移相器工作频带是指移相器的技术指标下降到允许界限值时 的频率范围。 2. 相移量 移相器是两端口网络，相移量是指不同控制状态时的输出 信号相对于参考状态时输出信号的相对相位差。 3. 相位误差 相位误差指标有时采用最大相移偏差来表示，也就是各频点的 实际相移和理论相移之间的最大偏差值；有时给出的是均方根 （RMS）相位误差，是指各位相位误差的均方根值。
（2）在移相的整个工作过程中，移相器的输入端和输出端之间 一直处于导通的情况，因此要求在两种状态下输入端都要良好匹 配。此外还要求两种移相状态下插入损耗要小，并且要尽可能相 等，否则两种移相状态下输出信号大小不同，这将引起寄生调幅。 （3）开关的两条移相线相互距离要足够远，避免传输线间相互 耦合造成信号衰减和相位误差。
14
开关速度术语与测量
§12.1 射频开关
（2）由偏置网络所致开关速度限制 若把直流偏置作为一个单独端口，则一个单刀单掷开关电 路可视为三端口网络，如图所示。为保证RF信号不通过偏置端 口泄漏，在其偏置端口上需接一个低通滤波器。同理，为保证 直流偏置（开关脉冲）不干扰电路其他部分，在RF的输入输出 端上也需要高通滤波器。其最简单形式，高通滤波器是简单在 输入、输出两端加隔直流电容。但是此滤波器会增加开关脉冲 上升时间，因此降低了开关速度。
第12章 射频控制电路
本章重点介绍了由二极管、三极管组成的射频开关的原理 、结构和性能改善方法；介绍了射频移相器的各种性能指 标，分析了移相器的电路结构和性能参数等；介绍了射频 衰减器的结构和设计方法；介绍了二极管限幅器和微带限 幅器的原理结构、性能、电路组成等。
教学 重点
能力 教学 要求 重点
掌握：射频移相器的各种性能指标，常见移相器的移相原 理、电路结构、性能参数等。 了解：由二极管、三极管组成的射频开关的原理、结构、 性能指标和设计时应该注意的问题。 熟悉：射频衰减器和射频限幅器的原理结构和电路组成。
射频衰减器
数字衰减器 模拟衰减器
用于限幅的各种现象
射频限幅器
PIN二极管限幅器 微带结构限幅器
3
§12.1 射频开关
12.1.1 PIN二极管 微波开关利用PIN管在直流正、反偏压下呈现近似导通和关 断的阻抗特性，实现了控制微波信号通道转换的作用。
a 基本PIN结横截面图
b 正偏
c 反偏
正偏条件下的电阻记为Rs，与偏置电流IF.成反比，使PIN结 二极管在高频下有很好的隔离度。（b）为正偏时等效电路。当 PIN结反偏或者零偏时，本征层I内的电荷被耗尽，表现出高电 阻(Rp)，如图（c）所示。其中CT为PIN结二极管的总电容，包 括了结电容Cj和封装寄生电容Cp。
从公式可以看出这类移相器一个有趣 特性，其相移差值 直接与频率成正 比。由于这一特性，开关线型移相器 也叫做开关时间延迟网络。其时间延 迟 d 为： l2 l1 d vp
19
一位开关线型移相器
§12.2 射频移相器
开关线移相器原理简单，结构上容易实现，但是几个技术问题 需要注意： （1）在开关线型移相器设计中一个共同的问题是开路谐振所引 起的问题。
18
§12.2 射频移相器
12.2.3 开关线型移相器 一位开关线型移相器的基本构成如图所示。两只单刀双掷开 关用作信号通路，交替地经过两个中的一个。 传输路径长度为l1 或l2 ，当信号通过较 长的路径时，它产生附加相位延迟为：
(l2 l1 ) 2 f (l2 l1 ) vp
电压传输系数 Γ 则可以写成：
VT VI VR 2 1 VI VI 2 jb
1
2 4 2 1 1 TVI VI VI ( ) exp j tan b 2 2 jb 4b 2
所引入的相位差为：
1 tan 1 b 2
8
§12.1 射频开关
3. 性能改善 由串联开关的插损和隔离度的公式可以看出，开关电路的性 能受器件电抗X或电纳B的影响，因此可以通过改变器件电抗来 改善开关的性能。 高阻抗状态的总导纳可用接一个与电容并联的幅度相等的感 性电纳来降低。这既可安装一个集总电感，也可加入一段短路 （小于1/4波长）短截线来达到。图画出了这两种方法的具体电路。
Y 式中，
0
2
G jB 1 1 2 2 1 G / Y0 G / Y0 B / Y0 2Y0 4 4
1 Z0
，G和B是开关器件在高阻状态下导纳Y的实部和虚部。
隔离度定义为理想开关在导通态传给负载的功率与开关处 于断开态时传递到负载实际功率之比，它是开关在断开态时开 关性能的度量。对串联结构，当器件在高阻状态时处于“断开” 状态。此时的隔离度也是由R和X用高阻状态下相应值代入给出 的；同理，并联结构是由式用低阻状态下的G和B值给出的。
21
§12.2 射频移相器
12.2.5 反射型移相器 反射型移相器的基本原理是在均匀传输线的终端接入电抗性 负载，利用开关变换负载的阻抗特性，从而改变负载反射系数的 相位，使入射波与反射波之间产生相移。
反射型移相器的基本概念
产生可转换系数的子网络有两种不同类型：在第一类，端接 线电抗变化（例如从电感变成电容），在第二类移相器电路中， 外加线长度用单刀单掷（SPST）开关在反射平面上加入。
IL 1 Z / 2Z0 1 R / Z0
2
VL1
VL 1 Z 2Z 0
1 1 2 2 R / Z X / Z 0 0 4 4
7
§12.1 射频开关
对并联结构负载两端电压应为： 此时插入损耗为：
2
VL1
2VL 2 Y / Y0
IL 1 Y / 2Y0 1
所以： t
180
采用1/4波长变换网络反射型移相器
Z t2 Z 0 X f tan 2 Z t Z0 X f
1
对90 位将有：Z b j 2.4142Z0
从而得出：
17
§12.2 射频移相器
4. 插入损耗和插入波动 插入损耗的定义为传输网络未插入前负载吸收功率与传输网 络插入后负载吸收功率之比的分贝数。 5. 电压驻波比 传输线上相邻的波腹点和波谷点的电压振幅之比为电压驻波 比，用VWSR表示。 6. 开关时间和功率容量 开关元件的通断转换，有一个变化的过程，需要一定的时间， 这就是开关时间。移相器的开关时间主要取决于驱动器和所采 用的开关元件的开关时间。移相器的功率容量主要是指开关元 件所能承受的最大微波功率。开关的功率容量取决于开关导通 状态时允许通过的最大导通电流和截止状态时两端能够承受的 最大电压。
20
§12.2 射频移相器
12.2.4 加载线型移相器 ° 加载线型移相器常用于对45 和22.5°移相设计。在这种电路中 ，移相原理如图中所示。入射波经历的移相 决定于归一化电 纳b=B/r。 由b引起的反射为：
G= 1-(1+jb) -jb = 1+(1+jb) 2+jb
说明加载型移相器基本机理的电路
6
§12.1 射频开关
2. 插入损耗和隔离度 插入损耗定义为理想开关在导通状态传递给负载的功率与实 际开关在导通状态真正传给负载功率之比值，常以分贝数表示。 如果用 VL 表示在理想开关负载两端的电压，则插入损耗IL可 写为： 2
VL IL VL1
其中VL1 是实际负载两端电压。 对于串联结构通过分析可以得出： 则插入损耗为：
高阻状态下开关器件电容采用
9
§12.1 射频开关
4. 单刀双掷开关 单刀双掷开关（SPDT）在任意时刻总有一个支路闭合。SPDT开 关有串联和并联两种基本结构，如图所示。
源自文库
SPDT的串联和并联结构
在串联结构中，当开关器件SD1在低阻状态和器件SD2在高阻 状态时，输入信号到输出1，否则到输出2。图（b）所示的并联 结构基本原理与串联相同，当器件SD1在高阻状态，而器件 SD2在低阻状态时，信号路径到输出1，否则到输出2。因此， 在这两种结构中不管哪一种，在任何时间，总有一个器件在低 阻状态而另一个器件在高阻状态。
开关电路三端口网络表示
15
§12.2 射频移相器
12.2.1 概述 微波移相器是相控阵雷达、卫星通信、移动通信设备中的核 心组件，它的工作频带、插入损耗直接影响着这些设备的抗干扰 能力和灵敏度，以及系统的重量、体积和成本，因此研究移相器 在军事上和民用卫星通信领域具有重要的意义。
各种微波移相器类型
1
本章目录
第一节 第二节 第三节 第四节 射频开关 射频移相器 射频衰减器 射频限幅器
2
知识结构
PIN二极管
射频开关
GaAs FET 电路设计 概述 移相器的主要技术指标
射 频 控 制 电 路
开关线型移相器
射频移相器
加载线型移相器 反射型移相器 高通/低通滤波器型移相器 放大器型移相器
FET开关的线性工作区域
5
FET开关的横截面图
§12.1 射频开关
12.1.3 电路设计 1. 结构组成 我们有两种基本结构可以采用来设计控制RF信号沿着传输线 传输的简单的单刀单掷（SPST）开关，如图所示。
串接开关器件及高、低阻等效电路
并联开关器件及高、低阻等效电路
这两种结构是对称的：对于并联结构，当器件处于高阻抗状 态时信号就传递到负载；对串联结构，器件低阻状态才允许信 号传输。
4
§12.1 射频开关
12.1.2 GaAs FET 在典型的开关模式中，当栅源负偏置在数值上大于夹断电 压Vp 即（ Vgs Vp ）时，漏源之间电阻很大，可视为一个高阻抗状 态；当零偏置栅电压加载到栅极时，则产生一个低阻抗状态。 FET的两个工作区域可以用图（a）形象表示。FET中与电阻性 和电容性区域相关的部分如图（b）所示。