最新计算机体系结构期末考试试题及答案资料

合集下载

计算机体系结构考试卷子及答案

计算机体系结构考试卷子及答案

1.某台主频为1GHz的计算机执行标准测试程序,程序中指令类型、执行数量和平均时钟周期数如下:求该计算机的有效CPI、MIPS和程序执行时间。

(10分)2.将计算机系统中某一功能的处理速度加快15倍,但该功能的处理时间仅占整个系统运行时间的40%,则采用此增强功能方法后,能使整个系统的性能提高多少?3.如果某计算机系统有3个部件可以改进,则这3个部件进改进后达到的加速比分别为:S1=30,S2=20,S3=10。

(1)如果部件1和部件2改进前的执行之间占整个系统执行的时间比例都为30%,那么,部件3改进前的执行时间占整个系统执行时间的比例为多少,才能使3个部件都改进后的整个系统的加速比Sn达到10?(2)如果3个部件改进前执行时间占整个系统执行时间的比例分别是30%,30%和20%,那么,3个部件都改进后系统的加速比是多少?未改进部件执行时间在改进后的系统执行时间中占的比例是多少?(10分)4.假设某应用程序中有4类操作,通过改进,各操作获得不同的性能提高。

具体数据如下表所示:(1)改进后,各类操作的加速比分别是多少?(2)各类操作单独改进后,程序获得的加速比分别是多少?(3)4类操作均改进后,整个程序的加速比是多少?5.一台模型机的9条指令的使用频度如下:(10分)ADD(加):26%SHR(右移):2%SUB(减):17%CLL(循环左移):5%JOM(按页转移):11%CLA(累加器清零):15%STO(存):2%STP(停机):12%JMP(转移):10%试设计这9条指令的Huffman编码的操作码表示以及其等长扩展操作码表示,并计算这两种表示的平均操作码长度。

6.有一个“Cache-主存”存储层次。

主存共分为8个块(0~7),Cache为4个块(0~3),采用直接映像方式。

(1)对于如下主存块地址流:0、2、6、1、3、7、0、1、4、5、4、6、0、7、2,如主存中内容一开始未装入Cache,请列出每次访问后Cache中各块的分配情况;(2)对于(1),指出既发生块失效又发生块争用的时刻;(3)对于(1),求出此期间的Cache命中率。

计算机组织架构考试题库及答案

计算机组织架构考试题库及答案

计算机组织架构考试题库及答案计算机组织架构是计算机科学的一个重要分支,它研究的是计算机系统中硬件和软件的组成、结构、操作和设计方法。

以下是计算机组织架构的考试题库及答案,供您参考。

一、选择题1. 计算机组织架构主要研究的是计算机系统中硬件和软件的( )。

A. 组成B. 结构C. 操作D. 设计方法答案:A、B、C、D2. 计算机的中央处理器(CPU)主要由( )两部分组成。

A. 控制器和运算器B. 控制器和内存C. 运算器和内存D. 控制器和输入输出设备答案:A3. 下列哪种存储器是计算机的主要存储设备?( )A. 只读存储器(ROM)B. 随机访问存储器(RAM)C. 磁盘存储器D. 光盘存储器答案:B4. 计算机的指令包括操作码和( )。

A. 地址码B. 操作数C. 寄存器D. 指针答案:B5. 计算机的输入输出设备中,属于输入设备的是( )。

A. 打印机B. 鼠标C. 显示器D. 键盘答案:B、D二、填空题1. 计算机的中央处理器(CPU)主要由控制器和______两部分组成。

答案:运算器2. 计算机的存储器分为内存和外存,其中内存主要包括______和______。

答案:随机访问存储器(RAM)、只读存储器(ROM)3. 计算机的指令由操作码和______组成。

答案:操作数4. 计算机的______负责将指令译码,并控制计算机的运行。

答案:控制器5. 计算机的______用于存储正在运行的程序和数据。

答案:内存三、简答题1. 请简述计算机组织架构的主要研究内容。

答案:计算机组织架构主要研究计算机系统中硬件和软件的组成、结构、操作和设计方法,包括计算机的中央处理器(CPU)、内存、输入输出设备、指令系统等方面的设计和技术。

2. 请简述中央处理器(CPU)的主要功能。

答案:中央处理器(CPU)是计算机的核心部件,主要负责执行计算机指令、控制计算机运行、进行数据运算和处理等功能。

它主要由控制器和运算器两部分组成,通过控制器的控制,协调运算器和其他硬件设备的工作,完成对指令的执行和数据的处理。

计算机体系结构期末考试知识点与答案

计算机体系结构期末考试知识点与答案

计算机体系结构期末考试知识点与答案体系结构复习重点.doc1.冯.诺依蔓计算机的特点答:冯·若依曼计算机的主要特点如下:存储程序方式。

指令和数据都是以字的方式存放在同一个存储器中,没有区别,由机器状态来确定从存储器读出的字是指令或数据。

指令串行执行,并由控制器集中加以控制、单元定长的一维线性空间的存储器使用低级机器语言,数据以二进制形式表示。

单处理机结构,以运算器作为中心。

其实,他最大的特点就是简单易操作。

2. T(C)=<K*K',D*D',W*W'>所描述的三个层次(8页)答:3个层次为控制器、算术逻辑部件、基本逻辑部件3. 计算机系统结构的分类(5页)4. 计算机系统中的数据表示(38页)5. 指令系统设计的原则答:指令系统的设计原则是,应特别注意如何支持编译系统能高效、简易地将源程序翻译成目标代码。

首先是正交性:又称分离原则或互不相干原则。

即指令中各个有不同含义的字段之间,在编码时应互相独立、互不相关。

规整性:对相似的操作数做出相同的规定。

可扩充性:要保留一定余量的操作码空间,为以后的扩展所用。

对称性:为了使编译能更加方便,通常希望操作具有对称性。

6. 流水操作中的相关答:流水操作过程中会出现一下的3个相关:资源或结构相关、数据相关、和控制相关。

资源相关是指当有多条指令进入流水线后在同一机器周期内争用同一功能部件所发生的冲突。

数据相关:这是由于流水线中的各条指令的重叠操作使得原来对操作数的访问顺序发生了变化,从而导致了数据相关的冲突。

控制相关主要是转移指令引起的,比起数据相关来,他会使流水线丧失更多的性能。

7. 向量机中对向量的各种运算可以采用的加工方式(149页)答:向量机中对向量的各种运算可以采用不同的加工方式,但比较有效的加工方式应是尽量避免出现数据相关和尽量减少对向量功能的转换。

一种普通加工方式称为横向加工,它是按向量顺序计算的。

另外一种加工方式称为垂直加工,即它是先纵向加工所有B和C向量中元素对的相加操作。

最新系统结构总复习题(附答案)

最新系统结构总复习题(附答案)

《计算机系统结构》期末考试复习题一、选择题:1、我们称由(B )实现的机器为虚拟机器。

A、硬件B、软件C、微程序D、固件2、计算机系统结构设计者所关心的是(C )所看到的的计算机结构。

A、硬件设计人员B、逻辑设计人员C、机器语言或汇编语言程序员D、高级语言程序员3、计算机组成是计算机系统结构的(B )。

A、硬件实现B、逻辑实现C、软件实现D、以上三种4、在计算机系统设计时,为了提高系统性能,应当注意(A )。

A、加快经常性使用指令的执行速度B、要特别精心设计少量功能强大的指令B、要减少在数量上占很小比例的指令的条数D、要加快少量指令的速度5、SIMD计算机可以处理(D )。

A、多指令流、单数据流B、单指令流单数据流C、多指令流多数据流D、单指令流多数据流6、在提高CPU性能的问题上,从系统结构角度,可以(C )。

A、提高时钟频率B、减少程序指令条数C、减少每条指令的时钟周期数D、减少程序指令条数和减少每条指令的时钟周期数7、冯.诺依曼计算机是(B )。

A、以存储器为中心B、以CPU为中心C、以处理输入/输出危重点D、以存储器与计算器为中心8、解决软件移植最好的办法就是(C )。

A、采用模拟方法B、采用仿真的方法C、采用统一高级语言D、采用统一标准设计计算机结构9、对计算机系统结构,下列透明的是(A )。

A、数据总线宽度B、浮点数表示C、CPU寄存器个数D、存储器的编址方法10、以下对系统程序员不透明的是(B )。

A、系列机各档不同的数据通路宽度B、虚拟存储器C、指令缓冲寄存器D、存储器读写缓冲寄存器11、在浮点数表示中,尾数的位数多少主要影响( B )。

A、表数范围B、表数精度C、表数效率D、运算实现容易程度12、当浮点数的尾数基值为(A )时,其表数效率最高(假如不考虑隐藏位)。

A、16B、8C、4D、213、当浮点数的尾数基值为( D )时,其表数精度最高,表数范围最大。

A、2B、8C、16D、2或414、当浮点数的尾数用原码表示,基值为2,阶码用移码表示,基值为2时,若尾数部分占23位(不含符号位),阶码占8位(含符号位),则表示的最大负数和最大正数分别为( C )。

(完整版)计算机系统结构考试题目及参考答案

(完整版)计算机系统结构考试题目及参考答案

一:名词解释1:虚拟机:由软件实现的机器。

2:CPI:是衡量CPU执行指令效率的重要标志,指执行每条指令所需的平均时钟周期数。

3:摩尔定律:当价格不变时,集成电路上可容纳的晶体管数目,约每隔18个月便会增加一倍,性能也将提升一倍。

4:并发性:指两个或多个事件在同一时间间隔内发生的并行性。

5:程序局部性原理:是指程序在执行时呈现出局部性规律,即在一段时间内,整个程序的执行仅限于程序中的某一部分。

相应地,执行所访问的存储空间也局限于某个内存区域。

局部性原理又表现为:时间局部性和空间局部性。

6:CISC/RISC:CISC:即复杂指令系统计算机,指在系统中增加更多和复杂的指令,来提高操作系统效率的计算机。

RISC:即精简指令系统计算机,指在系统中选取使用一些频率最高的、长度固定的、格式种类少的简单指令的计算机。

7:计算机系统结构:指对机器语言计算机的软、硬件功能的分配和对界面的定义。

8:系列机:指先设计好一种系统结构,而后就按这种系统结构设计它的系统软件,按器件状况和硬件技术研究这种结构的各种实现方法,并按照速度、价格等不同要求,分别提供不同速度、不同配置的各档机器。

9:模拟:用机器语言程序解释实现程序移植的方法。

10:仿真:用微程序直接解释另一种机器的指令系统。

11:寻址方式:寻找操作数或指令的有效地址的方式。

12:替换算法:在存储体系中,当出现页面失效时或者主存的所有页面已经全部被占用而又出现页面失效时,按照某种算法来替换主存中某页。

[由于主存中的块比Cache中的块多,所以当要从主存中调一个块到Cache中时,会出现该块所映象到的一组(或一个)Cache块已全部被占用的情况。

这时,需要被迫腾出其中的某一块,以接纳新调入的块。

]二:选择题1,直接执行微指令的是(C)A 汇编程序B 编译程序C 硬件D微指令程序2,对汇编语言程序员不透明的是(C)A 程序计数器B主存地址寄存器C条件码寄存器D指令寄存器3,最早的冯·诺依曼型计算机是以(B)为中心的A运算器B控制器C存储器 D I/O设备4,计算机系统结构的角度的结构来看,机器语言程序员看到的机器属性是(C )A 计算机软件所要完成的功能B 计算机硬件的全部组成C 编程要用到的硬件组织D计算机各部分硬件的实现5,不同系列计算机之间实现可移植性的途径,不包括(B )A 采用统一的高级语言B采用统一的汇编语言C 模拟D仿真6,利用时间重叠原理,实现并行处理的是(A)A流水处理机B多处理机 C 阵列处理机D集群系统7,多处理机实现的并行主要是(B)A指令级并行 B 任务级并行C 操作级并行D操作步骤的级并行8计算机系统结构不包括(B)A信息保护B存储速度C数据表示D机器工作状态9,不需要编址的数据存储空间(D )A CPU通用寄存器B 主存储器C I/O寄存器D堆栈10,RISC执行程序的速度比CISC 快的原因是(C)A RISC指令系统中条数较少B 程序在RISC编译生成的目标程序较短C RISC指令平均执行周期数较少D RISC中只允许LOAD和STORE指令存储11,程序员在编写程序时,使用的访存地址是(B)A主存地址B逻辑地址C物理地址D有效地址12,虚拟存储器主要是为了(A)A扩大存储器系统容量B提高存储器系统速度C扩大存储器系统容量和提高存储器系统速度D便于程序的访存操作13,与全相联映像相比,组相联映像的优点是(B)A目录表小B块冲突概率低C命中率高D主存利用率高14,输入输出数据不经过CPU内部寄存器的输入输出方式是(C )A程序控制方式B中断 C DMA方式D上述三种方式15,在配置了通道的计算机系统中,用户程序需要输入输出时引起的中断是(A)A访管中断 B I/O中断C程序性中断D外部中断16,当计算机系统通过执行通道程序,完成输入输出工作时,执行通道程序的是(B)A CPUB 通道C CPU和通道D指定的外设三:填空1,常见的计算机系统结构的分类法有两种:Flynn分类法,冯氏分类法冯氏分类法是根据系统的最大并行度对计算机系统结构进行分类,大多数的位并行的单处理机属于字串位并的处理机方式2,由软件实现的机器称为:虚拟机3,在一个计算机系统中,低层机器的属性往往对高层机器的程序员是透明的。

2022年河南大学计算机应用技术专业《计算机系统结构》科目期末试卷A(有答案)

2022年河南大学计算机应用技术专业《计算机系统结构》科目期末试卷A(有答案)

2022年河南大学计算机应用技术专业《计算机系统结构》科目期末试卷A(有答案)一、选择题1、费林按指令流和数据流的多倍性把计算机系统分类,这里的多倍性指()。

A.系统瓶颈部件上处于同一执行阶段的指令流是数据流的多少倍。

B.系统瓶颈部件上处于同一执行阶段的数据流是指令流的多少倍。

C.系统瓶颈部件上处于同一执行阶段的指令或数据的最大可能个数。

D.A和B2、开发并行的途径有(),资源重复和资源共享。

A.多计算机系统B.多道分时C.分布式处理系统D.时间重叠3、下列说法中不正确的是()A.软件设计费用比软件重复生产费用高B.硬件功能只需实现一次,而软件功能可能要多次重复实现C.硬件的生产费用比软件的生产费用高D.硬件的设计费用比软件的设计费用低4、不同系列的机器之间,实现软件移植的途径不包括()。

A.用统一的高级语言B.用统一的汇编语言C.模拟D.仿真5、目前,MO由()实现,M1用()实现,M2至M5大多用()实现。

A.软件,固件,硬件B.固件,软件,硬件C.硬件,软件,固件D.硬件,固件,软件6、在尾数下溢处理方法中,平均误差最大的是()A.截断法B.舍入法C.恒置"1"法D.ROM查表法7、属计算机系统结构考虑的是()A.主存采用MOS还是TTLB.主存采用多体交叉还是单体C.主存容量和编址方式D.主存频宽的确定8、下列关于标量流水机的说法不正确的是()A.可对标量数据进行流水处理B.没有向量数据表示C.不能对向量数据进行运算D.可以对向量、数组进行运算9、计算机系统结构不包括( )。

A.主存速度B.机器工作状态C.信息保护D.数据10、“启动I/O”指令是主要的输入输出指令,是属于()。

A.目态指令B.管态指令C.目态、管态都能用的指令D.编译程序只能用的指令二、判断题11、多数I/O系统的结构应面向操作系统设计,考虑如何在操作系统与I/O系统之间进行合理的软、硬件功能分配。

计算机组成与系统结构_上海交通大学中国大学mooc课后章节答案期末考试题库2023年

计算机组成与系统结构_上海交通大学中国大学mooc课后章节答案期末考试题库2023年

计算机组成与系统结构_上海交通大学中国大学mooc课后章节答案期末考试题库2023年1.下面关于冯诺依曼计算机特点的描述,错误的是哪一个?答案:以运算器为中心,输入输出设备与存储器之间的数据传送都经过运算器。

自冯诺依曼计算机问世70多年来,计算机技术发展和变化很大,但这个特点一直没有改变。

2.假设某个使用桌面客户端和远程服务器的应用受到网络性能的限制,那么对于下列方法,哪个既没有改进吞吐率、也没有改善响应时间?答案:增加计算机内存3.假设同一套指令集用不同的方法设计了两种机器M1和M2。

机器M1的时钟周期为0.8ns,机器M2的时钟周期为1.2ns。

某个程序P在机器M1上运行时的CPI为4,在M2上的CPI为2。

对于程序P来说,哪台机器的执行速度更快?快多少?答案:M2 比 M1 快,快25%4.只有当程序执行时才将源程序翻译成机器语言,并且一次只能翻译一行语句,边翻译边执行的是()程序,把汇编语言源程序转变成机器语言程序的过程是()程序。

Ⅰ编译Ⅱ目标Ⅲ汇编Ⅳ解释答案:Ⅳ和Ⅲ5.假设一台计算机的I/O处理占整个系统运行时间的10%,当CPU性能改进到原来的10倍,而I/O性能仅改进为原来的两倍时,系统总体性能改进获得的加速比为多少?答案:7.14倍6.设主存储器容量为64K*32位,并且指令字长,存储字长,机器字长三者均相等,请问MAR,PC、MDR,IR 等寄存器的位数分别为多少位?答案:MAR 、PC为16位,MDR 、 IR均为32位7.假定带符号数整数采用补码表示,若int型变量x和y的机器数分别为FFFF FFDFH 和 0000 0041H,则x、y的值以及x-y的机器数分别是:答案:x=-33,y=65, x-y的机器数为 FFFF FF9EH8.某32位计算机按字节编址,采用小段(little Endian)方式存储。

若语句"int i=0 ; " 对应的指令机器代码为C7 45 FC 00 00 00 00,那么语句" int i = - 64 ;" 对应的指令机器代码是:答案:C7 45 FC C0 FF FF FF9.执行以下代码后,哪些变量的值为0?unsigned int a = 0xffffffff; unsigned int b = 1;unsigned int c = a + b; unsigned long d = a + b;unsigned long e = (unsigned long)a + b;(假定 int 型数据长度为32 位,long型数据长度为64位.)答案:c 和 d10.无符号整数变量ux和uy的声明和初始化如下:unsigned ux=x;unsigned uy=y;若sizeof(int)=4,则对于任意int型变量x和y,判断以下表达式哪些为永真i. x*4+y*8==(x<<2)+(y<<3)ii. x*y==ux*uyiii. (x*x)>=0iv. x/4+y/8==(x>>2)+(y>>3)答案:i 和 ii11.对于一个n(n≥8)位的变量x,根据C语言中按位运算的定义,下面的C语言表达式,哪一个的功能是:“x的最高有效字节不变,其余各位全变为0”?答案:(x>>(n-8))<<(n-8)12.考虑以下C语言程序代码:int func1(unsigned word) { return (int) (( word <<24) >> 24); } int func2(unsigned word) { return ( (int) word <<24 ) >> 24; }假设在一个32位机器上执行这些函数,该机器使用二进制补码表示带符号整数。

2020.4《计算机体系结构》期末试卷A含答案

2020.4《计算机体系结构》期末试卷A含答案

《计算机体系结构》期末考试A卷(总分:100分,时间:100分钟)姓名:专业:学号:学习中心:一、填空题(每空1分,共14分)1.高速缓冲存储器的地址映象方式有三种,它们分别是:全向量方式,直接相联方式,组相连方式。

2.虚拟存储器的三种管理方式是段式管理,页式管理和段页式管理。

3.从主存的角度来看,“Cache—主存”层次的目的是为了提高速度,而“主存—辅存”层次的目的是为了扩大容量4.根据指令间的对同一寄存器读和写操作的先后次序关系,数据相关冲突可分为读与写(RAM)、写与读(WAR)和写与写(WAW)三种类型。

5.当代计算机体系结构的概念包括指令集结构、计算机组成和计算机实现三个方面的内容二、名词解释(每题2分,共16分)计算机体系结构:计算机体系结构是指根据属性和功能不同而划分的计算机理论组成部分及计算机基本工作原理、理论的总称。

其中计算机理论组成部分并不单与某一个实际硬件相挂钩,如存储部分就包括寄存器、内存、硬盘等。

兼容机:兼容机,就是由不同公司厂家生产的具有相同系统结构的计算机。

简单点说,就是非厂家原装,而改由个体装配而成的机器,其中的元件可以是同一厂家出品,但更多的是整合各家之长的计算机。

写直达法:写直达法一般指全写法。

全写法(write-through):又称写直达法、写穿法,透写法,Cache使用方式之一。

高速缓冲存储器:高速缓冲存储器(Cache)其原始意义是指存取速度比一般随机存取记忆体(RAM)来得快的一种RAM,一般而言它不像系统主记忆体那样使用DRAM技术,而使用昂贵但较快速的SRAM技术,也有快取记忆体的名称。

高速缓冲存储器是存在于主存与CPU之间的一级存储器,由静态存储芯片(SRAM)组成,容量比较小但速度比主存高得多,接近于CPU的速度。

在计算机存储系统的层次结构中,是介于中央处理器和主存储器之间的高速小容量存储器。

它和主存储器一起构成一级的存储器。

高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。

计算机体系结构-复习题(附答案)-vip专享

计算机体系结构-复习题(附答案)-vip专享

《计算机体系结构》复习题一、填空题1. 推动计算机系统结构发展的主要动力是( 计算机应用 )。

2. ( 器件 )的发展是促使计算机系统结构不断发展的最活跃因素。

3. 衡量计算机系统性能可采用各种尺度,但最为可靠的衡量尺度是( 时间 )。

4. CPI表示执行每条指令所需的( 平均时钟周期数 )。

5. 计算机系统中的数据表示是指可由硬件直接辨认的( 数据类型 )。

6. 在向量处理中经常会遇到稀疏向量,为了节省存储空间和处理时间( 压缩向量 )的表示方法。

7. 在当今的RISC机的指令系统中,全都是( 定字长 )指令格式。

8. 增强向量流水处理性能的方法主要有:多功能部件并行操作和采用( 链接 )技术。

9. 数组多路通道与设备之间的数据传送的基本单位是( 数据块 )。

10. 数据流系统结构是基于数据驱动和( 消息传送 )的计算模型。

11. 现代计算机系统是由(硬件/固件)和(软件)组成的十分复杂的系统。

12. 计算机系统应能支持软件可移植,实现可移植性的常用方法有3种,即(采用系列机),(仿真和模拟),统一高级语言。

13. 可以将当前大多数通用寄存器型指令集结构进一步细分为3种类型,即( RM结构)、( RR结构)和存储器-存储器型指令集结构。

14.MIPS指令DADDIU R14,R5,#6属于( I )类型的指令格式;MIPS指令SD R4,300(R5)属于( I )类型的指令格式。

15.描述流水线的工作,常采用时空图的方法。

在时空图中,横坐标表示(时间),纵坐标代表(空间或流水线各段)。

16.在MIPS指令实现的简单数据通路中,在WB周期中,有两大类指令执行操作:( Load )和( ALU )指令。

17.存储器的层次结构中,“Cache-主存”层次是为了弥补主存(速度)的不足,“主存-辅存”层次是为了弥补主存(容量)的不足。

18.Cache实现的映像规则有全相联映像、(直接)和(组相联)三种。

计算机体系结构试卷试题(答案全)

计算机体系结构试卷试题(答案全)

一填空题(每空1分,共30分)1、系列机是指具有相同的体系结构,但具有不同组织和实现的一系列不同型号的机器。

2、存储程序计算机结构上的主要特点之一是以运算器为中心。

3、从计算机系统结构的多级层次结构可知,通常情况下,第1、2、3级用解释方法实现,第4或更高级用翻译方法实现。

4、对于最常见的事件,通常赋予它优先的处理权和资源使用权,这是计算机体系结构设计中的大概率事件优先原则。

5、容量为64块的Cache采用组相联方式映像,字块大小为128字节,每4块为一组,若主存容量为4096块,且以字编址,那么主存地址为 19 位,主存区号为 6 位。

6、可改进比例的值总是小于等于1 。

7、一般有两种策略来保存寄存器的内容,即:调用者保存和被调用者保存。

8、DLX指令集提供了立即数寻址、寄存器寻址、偏移寻址和寄存器间接寻址4种寻址方式。

9、对某流水线处理器测试时发现其存在结构冲突,通常可采用资源重复和流水化功能单元方法解决该问题。

10、编译器通过重新组织代码顺序消除暂停的技术被称为指令调度。

11、按照流水的级别可以把流水线分为部件级流水线、处理机级流水线和处理机间流水线。

12、为解决流水线使用非流水数据通路的寄存器引起冲突,在流水线设计中采用寄存器文件技术解决该问题。

13、Cache的替换算法常见的有 FIFO 、LRU 和随机法。

14、改进Cache性能的方法主要有降低失效率、减少失效开销和减少Cache命中时间。

15、减少流水线处理分支暂停时钟周期数的途径包括尽早判断分支转移是否成功和尽早计算出分支成功转移的PC值。

二、选择题(1—15题,每题1分,共15分)1、下面的指令中, A 不属于RISC处理器指令集。

A.ADD R4,[1000] B.LD R3,(R4) C.SUB R4,R3 D.SD 0(R3),R42. 在其它部件性能保持不变的情况下,对CPU性能的不断改进并没有获得期望的结果,这主要是受到了 A 的影响。

计算机体系结构期末考试题(A卷)

计算机体系结构期末考试题(A卷)

福建师大网络教育学院《计算机体系结构》期末复习题系别_________ 班级_________ 姓名__________ 学号__________一、填空题(每空1分)1.按照弗林(Flynn)分类法,计算机系统可以分为4类:SISD计算机、______计算机、_______计算机和_______计算机。

2. 改进之后的冯•诺依曼计算机的只要特点是__________。

3. 当前计算机系统中的存储系统是一个层次结构,其各层分别为__________。

4.高速缓冲存储器的地址映象方式有三种,它们分别是:__________、__________、__________。

5.虚拟存储器的三种管理方式是__________,__________和__________6.目前计算机中常用数据有__________,__________和__________三种类型。

7.通常可能出现的流水线的相关性有__________。

8.解决中断引起的流水线断流的方法有_______和________。

9.目前向量处理机的系统结构有两种:__________和__________。

10.通用计算机基本指令分为5类,它们分别是:__________。

11.执行指令x1=x2+x3;x4=x1-x5会引起__________类型的数据相关,执行指令x5=x4*x3;x4=x0+x6会引起__________类型的数据相关,执行指令x6=x1+x2;x6=x4*x5会引起__________类型的数据相关。

12.多计算机网络中,通常出现的4种通信模式是__________。

13.传统的冯•诺依曼计算机是以控制驱动方式工作,以数据驱动方式工作的典型计算机是_______,以需求驱动方式工作的典型计算机是_______,以模式匹配驱动方式工作的典型计算机是_______。

二、名词解释(每题2分)1.计算机体系结构:2.系列机:3.模拟:4.程序的局部性原理:5.MIPS:6.高速缓冲存储器:7.虚拟存储器:8.快表:9.程序定位:10.延迟转移技术:11.窗口重叠技术:12.流水线技术:13.动态流水线:14.静态流水线:15.线性流水线:16.非线性流水线:17.流水线的吞吐率:18.超流水线计算机:19.向量的分段开采技术:20.基准测试程序:三、简答题(每题5分)1.什么是存储系统?2.简述全相联映象规则。

(完整版)计算机系统结构期末考试试题及其答案

(完整版)计算机系统结构期末考试试题及其答案

计算机科学系《计算机系统结构》期末考试试卷(A卷)2、此试卷适用于计算机科学与技术本科专业。

一单选题:(10分,每题1分)1、."启动I/O"指令是主要的输入输出指令,是属于( B )A.目态指令B.管态指令C.目态、管态都能用的指令D.编译程序只能用的指令2、输入输出系统硬件的功能对(B )是透明的A.操作系统程序员B.应用程序员C.系统结构设计人员D.机器语言程序设计员3、全相联地址映象是指(A)A.任何虚页都可装入主存中任何实页的位置B.一个虚页只装进固定的主存实页位置C.组之间固定,组内任何虚页可装入任何实页位置D.组间可任意装入,组内是固定装入4、( C ) 属于MIMD系统结构A.各处理单元同时受一个控制单元的管理B.各处理单元同时受同个控制单元送来的指令C.松耦合多处理机和多计算机系统D.阵列处理机5、多处理机上两个程序段之间若有先写后读的数据相关,则(B )A.可以并行执行B.不可能并行C.任何情况均可交换串行D.必须并行执行6、计算机使用的语言是(B)A.专属软件范畴,与计算机体系结构无关B.分属于计算机系统各个层次C.属于用以建立一个用户的应用环境D.属于符号化的机器指令7、指令执行结果出现异常引起的中断是(C )A.输入/输出中断B.机器校验中断C.程序性中断D.外部中断8、块冲突概率最高的Cache地址映象方式是(A )A.直接 B.组相联 C.段相联 D.全相联9、组相联映象、LRU替换的Cache存储器,不影响Cache命中率的是(B ) A.增大块的大小 B.增大主存容量 C.增大组的大小 D.增加Cache中的块数10、流水处理机对全局性相关的处理不.包括(C)A.猜测法B.提前形成条件码C.加快短循环程序的执行D.设置相关专用通路1、 数据通路宽度就是 数据总线上一次并行传送的信息位数 。

2、 计算机仿真用 微程序 解释,计算机模拟用 机器语言 解释3、 阵列处理机按存贮器的组成方式可分为两种构形,分别为: 分布式存储器 和 集中共享式 。

计算机体系结构期末考试知识点与答案

计算机体系结构期末考试知识点与答案

体系结构复习重点、doc1、冯、诺依蔓计算机得特点答:冯·若依曼计算机得主要特点如下:存储程序方式。

指令与数据都就是以字得方式存放在同一个存储器中,没有区别,由机器状态来确定从存储器读出得字就是指令或数据。

指令串行执行,并由控制器集中加以控制、单元定长得一维线性空间得存储器使用低级机器语言,数据以二进制形式表示。

单处理机结构,以运算器作为中心。

其实,她最大得特点就就是简单易操作。

2、 T(C)=<K*K',D*D',W*W'>所描述得三个层次(8页)答:3个层次为控制器、算术逻辑部件、基本逻辑部件3、计算机系统结构得分类(5页)4、计算机系统中得数据表示(38页)5、指令系统设计得原则答:指令系统得设计原则就是,应特别注意如何支持编译系统能高效、简易地将源程序翻译成目标代码。

首先就是正交性:又称分离原则或互不相干原则。

即指令中各个有不同含义得字段之间,在编码时应互相独立、互不相关。

规整性:对相似得操作数做出相同得规定。

可扩充性:要保留一定余量得操作码空间,为以后得扩展所用。

对称性:为了使编译能更加方便,通常希望操作具有对称性。

6、流水操作中得相关答:流水操作过程中会出现一下得3个相关:资源或结构相关、数据相关、与控制相关。

资源相关就是指当有多条指令进入流水线后在同一机器周期内争用同一功能部件所发生得冲突。

数据相关:这就是由于流水线中得各条指令得重叠操作使得原来对操作数得访问顺序发生了变化,从而导致了数据相关得冲突。

控制相关主要就是转移指令引起得,比起数据相关来,她会使流水线丧失更多得性能。

7、向量机中对向量得各种运算可以采用得加工方式(149页)答:向量机中对向量得各种运算可以采用不同得加工方式,但比较有效得加工方式应就是尽量避免出现数据相关与尽量减少对向量功能得转换。

一种普通加工方式称为横向加工,它就是按向量顺序计算得。

另外一种加工方式称为垂直加工,即它就是先纵向加工所有B与C向量中元素对得相加操作。

计算机结构化考试题及答案

计算机结构化考试题及答案

计算机结构化考试题及答案一、选择题1. 下列哪个不是计算机的基本组成部分?A. 输入设备B. 输出设备C. 控制单元D. 存储单元答案:D2. 下列哪个不是计算机的主要性能指标?A. 存储容量B. 运算速度C. 输入设备种类D. 网络连接速度答案:C3. 在计算机中,CPU是负责什么任务的?A. 存储数据B. 进行算术运算C. 控制整个系统D. 输出结果答案:C二、填空题1. 计算机的基本输入设备有________和________。

答案:键盘;鼠标2. 计算机中,存储器分为________和________两种。

答案:主存储器;辅助存储器3. 二进制数系统中,用1位表示一个________。

答案:比特三、简答题1. 请简要解释计算机五大组成部分及其作用。

答:计算机的五大组成部分分别是输入设备、输出设备、控制单元、运算器和存储器。

输入设备用于将外部数据和指令输入到计算机系统中,如键盘、鼠标等;输出设备则将计算机处理后的数据和结果输出给用户,如显示器、打印机等。

控制单元负责控制整个计算机系统的运行,包括指令的解码和执行、数据的传输等;运算器负责进行各种算数和逻辑运算,实现计算机的数据处理功能;存储器用于存储计算机系统中的数据和指令,包括主存储器和辅助存储器。

2. 请简述计算机存储器的工作原理。

答:计算机存储器是计算机中用于存储数据和指令的部件,包括主存储器和辅助存储器。

主存储器一般采用半导体存储芯片实现,其工作原理是通过电子元件的导通和截止状态来表示二进制数据的0和1。

当计算机需要读取存储器中的数据时,会根据地址线指定的地址,将存储器中对应地址的数据传输到数据线上。

而当计算机需要写入数据到存储器时,同样会根据地址线指定的地址,将数据线上的数据写入到对应地址的存储单元中。

3. 简要说明计算机中CPU的作用和工作流程。

答:CPU(中央处理器)是计算机的核心部件,负责控制整个计算机系统的运行。

它的作用主要有三个方面:取指令、解码指令和执行指令。

计算机组成原理期末考试试题及答案

计算机组成原理期末考试试题及答案

计算机组成原理期末考试试题及答案一、选择题(每题2分,共20分)1. 计算机系统由哪两部分组成?A. 硬件和软件B. 输入和输出设备C. 中央处理器和外部设备D. 存储器和输入输出设备答案:A2. 下面哪个寄存器用来存放指令?A. 累加寄存器B. 指令寄存器C. 程序计数器D. 状态寄存器答案:B3. 下面哪种总线用于连接CPU和内存?A. 数据总线B. 地址总线C. 控制总线D. 局部总线答案:B4. 下面哪个设备不属于输入设备?A. 键盘B. 鼠标C. 扫描仪D. 打印机答案:D5. 下面哪个设备不属于输出设备?A. 显示器B. 打印机C. 扬声器D. 键盘答案:D6. 下面哪个操作属于逻辑运算?A. 加法B. 减法C. 与运算D. 乘法答案:C7. 下面哪种存储器属于随机访问存储器?A. 硬盘B. U盘C. RAMD. ROM答案:C8. 下面哪个部件负责数据的输入输出操作?A. CPUB. 内存C. 硬盘D. I/O接口答案:D9. 下面哪个技术用于提高CPU的工作频率?A. 超线程B. 超频C. 虚拟化D. 多核答案:B10. 下面哪个总线标准用于连接CPU和外部设备?A. PCIB. USBC. IDED. SATA答案:A二、填空题(每题2分,共20分)1. 计算机的硬件系统主要包括五大部件:________、________、________、________和________。

答案:控制器、运算器、存储器、输入设备、输出设备2. 计算机指令通常由________和________两部分组成。

答案:操作码、操作数3. 在计算机中,数据总线的宽度决定了计算机的________。

答案:字长4. 计算机的存储器系统分为________和________两大部分。

答案:主存储器、辅助存储器5. I/O端口地址分为________和________两种。

答案:统一编址、独立编址三、判断题(每题2分,共20分)1. 计算机的性能主要取决于CPU的性能。

计算机系统结构试题汇总(带答案)

计算机系统结构试题汇总(带答案)

______,调出有关处理该中断服务程序,准备运行。
19.设多体单字低位交叉的存贮器,单体容量为 I 的 m 个分体,其 Mj 的编址模式为 m×i+j,
其中 i=0,1,…,I-1;j=______,如 m=4,M2 体对应二进制地址码最低二位的状态为______。 20.自定义数据表示包括标志符数据表示和______两类,标志符应由编绎程序建立,对______
I1: RI←A1+A2 I2: R2←A3+A4 I3: R3←A5+A6 I4: R4←A7+A8 I5: R5←A9+A10 I6: R6←R1+n2 I7: R7←R3+R4 I8: R8←R5+R6 I9: F←R7+R8 这并不是唯一可能的计算方法。假设功能段的延迟为△t。 1.画出流水线时空图。(8 分) 2.计算流水线的实际吞吐率、加速比和效率。(每个 4 分,共 12 分)
6. 透明性:指一种本来存在的事物或属性,从某种角度看似乎不存在的现象。 7. LRU 算法:即近期最少使用算法,它选择近期最少访问的页面作为被替换的页面。 8.RISC:精简指令系统计算机,这种系统中,尽量简化指令功能,只保留那些功能简 单,能在一个节拍内执行完成指令,较复杂的功能用一段子程序来实现。 9.超标量处理机:通常把一个时钟周期内能够同时发射多条指令的处理机称为超标量 处理机。 10.流水线的链接技术:指一条指令的结果寄存器可能成为后继指令的操作数寄存器的 技术。
五、(10 分) 已知四个程序在三台计算机上的执行时间(s,秒)如下:
程序
执行时间(s,秒)
计算机 A
计算机 B
计算机 C
程序 1
1
10

高等计算机体系结构期末考试试卷

高等计算机体系结构期末考试试卷

高等计算机体系结构期末考试 (卷面总分150分)1简答题 [100分](1)ISA [5分]ISA是什么的缩写?请简要说明什么是ISA。

答:什么是微体系结构?ISA和微体系结构的区别是什么?答:(2)冯诺依曼结构 [5 分]冯诺依曼结构有哪两个最基本的特征?答:冯诺依曼结构为什么要把程序和数据都存在一个“大”的存储空间中,它的最核心目的是什么?答:(3)流水线 [3 分]保持处理器的流水线充满有用的指令对于获得高性能非常重要。

流水线不可能总是保持充满的三个根本原因是什么?答:(4) 异常 vs. 中断 [6 分]我们说当处理器检测到异常就需要处理,而中断可以在“方便的时候”处理。

为什么异常在检测到之后就要处理?答:说在“方便的时候”处理中断是什么意思?答:为什么很多中断可以在“方便的时候”处理?答:(5) 分支预测 [6 分]分支目标缓冲(BTB)的目的是什么?答:假设一台机器的流水线有10个流水段流水线,分支的解决在第8个流水段。

同时,假设20%的指令是分支。

对于这台机器,每个分支预测错误时会浪费多少条指令的工作?答:(6) 乱序 vs. 数据流 [7分]在乱序执行处理器中,什么时候会发生取指令的动作?答:在数据流处理器中,什么时候会发生取指令的动作?答:在乱序执行处理器中有一个结构叫做保留站,请问保留站本质上是解决什么问题的?答:通常,在数据流机器中有一个结构叫做“matching store",与乱序执行处理器中的保留站功能类似,你能不能猜一下“matching store"是用来做什么的?☺答:(7) 减少停顿 [4分]编译器能够重排序指令以减少流水线处理器的停顿。

编译器做这样的优化目的是找到独立的指令插入相关的指令之间,使得当消费者指令进入流水线时,生产者指令已经生产出结果。

控制相关会阻碍编译器重排序指令能力的发挥,为什么会这样?答:(8) DRAM [5 分]DRAM预充电(precharge)命令的目的是什么?答:DRAM刷新的目的是什么?通常DRAM刷新有哪三种基本的方法?答:(9) TLB [4分]TLB 缓存的是什么内容?答:TLB缓存的这些信息在什么位置?答:(10) 互连网络[6分]互连网络的路径多样性概念是指从源节点到目的节点可以存在许多不同路径的现象。

计算机体系结构试题及答案免费版本

计算机体系结构试题及答案免费版本

计算机体系结构试题及答案1、计算机高性能发展受益于:(1)电路技术的发展;(2)计算机体系结构技术的发展。

2、层次结构:计算机系统可以按语言的功能划分为多级层次结构,每一层以不同的语言为特征。

第六级:应用语言虚拟机 ->第五级:高级语言虚拟机 ->第四级:汇编语言虚拟机 ->第三级:操作系统虚拟机->第二级:机器语言(传统机器级) ->第一级:微程序机器级。

3、计算机体系结构:程序员所看到的计算机的属性,即概括性结构及功能特性。

4、透明性:在计算机技术中,对本来存在的事物或属性,从某一角度来看又好像不存在的概念称为透明性。

5、Amdahl提出的体系结构是指机器语言级程序员所看见的计算机属性。

6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定,也就是指令集的设计,该界面之上由软件的功能实现,界面之下由硬件和固件的功能来实现。

7、计算机组织是计算机系统的逻辑实现;计算机实现是计算机系统的物理实现。

8、计算机体系结构、计算机组织、计算机实现的区别和联系?答:一种体系结构可以有多种组成,一种组成可以有多种物理实现,体系结构包括对组织及实现的研究。

9、系列机:是指具有相同的体系结构但具有不同组织和实现的一系列不同型号的机器。

10、软件兼容:即同一个软件可以不加修改地运行于系统结构相同的各机器,而且它们所获得的结果一样,差别只在于运行时间的不同。

11、兼容机:不同厂家生产的、具有相同体系结构的计算机。

12、向后兼容是软件兼容的根本特征,也是系列机的根本特征。

13、当今计算机领域市场可划分为:服务器、桌面系统、嵌入式计算三大领域。

14、摩尔定律:集成电路密度大约每两年翻一番。

15、定量分析技术基础(1)性能的评测:(a)响应时间:从事件开始到结束之间的时间;计算机完成某一任务所花费的全部时间。

(b)流量:单位时间内所完成的工作量。

(c)假定两台计算机 x、y;x比 y 快意思为:对于给定任务,x的响应时间比y少。

计算机体系结构试题及答案(Computer architecture questions and answers)

计算机体系结构试题及答案(Computer architecture questions and answers)

计算机体系结构试题及答案(Computer architecture questions andanswers)Questions and answers of computer architecture1, benefiting from the development of high performance computer: (1) the development of circuit technology; (2) the development of computer architecture technology.2, structure: computer systems can be classified by function of language as a multilevel structure, each layer in different language features. Sixth: the application of virtual machine language - > fifth: high-level language virtual machine assembly language - > Fourth: - > Third: virtual machine operating system virtual machine - level second: machine language (traditional machine level) - > Level 1: micro machine level program.3, computer architecture: see computer programmer attribute, namely the general structure and functional properties.4, transparency: in computer technology, the things or properties already exists, the concept from a point of view and have called transparency.5, the proposed architecture Amdahl attribute refers to the computer machine language level programmers see.The essence of 3 6, a classic computer architecture concept is to determine the computer system hardware and software interface, which is the instruction set design, above theinterface by software function realization, interface by hardware and firmware functions to achieve.7, computer organization is the logic of the computer system; computer is a physical computer system to achieve.The difference and connection between the 8, computer architecture, computer organization, computer?Answer: a system structure can have a variety of components, a component can have a variety of physical implementation, including system structure research on organization and implementation.9, a series of machine: refers to a system of the same structure but with different organization and implementation of a series of different types of machines.10, software compatibility: the same software can be run without change on the machine system of the same structure, and the results they get the same, the only difference is the different running time.11, compatible machine: different manufacturers, has the same computer architectures.12, backward compatibility is the basic characteristics of software compatibility, is the fundamental characteristics of series machine.13, in the field of computer market can be divided into threemajor areas: servers, desktop systems, embedded computing.14, Moore: integrated circuit density approximately doubled every two years.Technology based analysis of 15 quantitative performance evaluation: (1) (a) response time: from the beginning to the end of the time between events; all the time spent on the computer to complete a task. (b): the complete flow in unit time and workload. (c) x, y assumed two computers; X faster than y means: for a given task, the response time of X is less than y. The performance of X is several times the Y refers to the response time of X / y = n response time, response time and performance is inversely proportional to.16, the probability of event priority principle: (basic idea) for the probability of events (the most common event), giving priority to use it right and resource rights, to obtain the global optimal results.17, Amdahl Law: accelerate the execution speed of a component system performance obtained speedup, the importance is limited by the components in the system of. System acceleration ratio = total execution time (improved) / total execution time (improved) =......18, Amdahl law corollary: if only for a part of the computer in the performance improvement is more improved, the effect of the system. If only a part of the whole task is optimized, so much the acceleration ratio is not greater than 1 / (1- improvement ratio).19, the performance of CPU: Cpu time = total number of clock cycles / clock frequency Cpi = total number of clock cycles (IC / CPI: the number of clock cycles per instruction; the average IC implementation process: the number of instructions.)The performance of Cpu formula: total CPU time = CPI * IC / CPI clock frequency which reflects the computer architecture and computer technology, computer instruction set; Ic reflects the structure and technology of computer programming instruction set; clock frequency: reflect the implementation of computer technology, production technology and computer organization.20, parallelism refers to at the same time or two or more than two kinds of properties of the same or different work in the same time interval.The second chapter1, according to the CPU internal storage unit type of instruction set architecture for classification, can be divided into the stack based instruction set architecture, instruction set architecture and accumulator type general register type instruction set architecture.2, general register type instruction set machine is further subdivided into 3 types:Register to register type (R-R), register memory type (R-M), a memory register.3, addressing: (1) register addressing: example: ADD R4 R3, meaning Regs[R4]<-Regs[R4]+Regs[R3](2) immediate values: example: ADD R4, addressing 3 meanings: Regs[R4]<-Regs[R4]+3(3): offset cases: ADD R4, 100 (R1) meaning:Regs[R4]+Mem[100+Regs[R1]](4) register indirect addressing: example: ADD R4 (R1) meaning: Regs[R4]<-Regs[R4]+Mem[Regs[R1]](5) index addressing: example: ADD R3 (R1+R2) meaning:Regs[R3]<-Regs[R3]+Mem[Regs[R1]+Regs[R2]](6) direct addressing or absolute addressing: for example: ADD R1, (1001): Regs[R1]<-Regs[R1]+Mem[1001] meaning(7) memory indirect addressing: example: ADD R1, a (R3) meaning: Regs[R1]<-Regs[R1]+Mem[Mem[Regs[R3]]](8) the increment addressing: example: ADD R1 (R2) + meaning: Regs[R1]<-Regs[R1]+Mem[Regs(9) decrement addressing(10) zoom addressingThe function of structure design of the instruction set, 4:The instruction set classification structure in operationThe type of operation example(1) arithmetic and logical operations on integer arithmetic and logic operations: addition, subtraction, and, or etc.(2) data transmission LOAD/STORE(3) control branch, jump, procedure call and return, trap(4) operating system calls, virtual memory management.(5) floating point addition and subtraction operation(6) is converted to decimal decimal decimal decimal add, multiply, to characters(7) string string comparison, mobile(8) the pixel operation, compression operation5, complex instruction machine (CISC): refers to strengthen the instruction function, realize the function of software to hardware design, computer system to realize the instruction set architecture based on.The shortcomings of the CISC instruction set:(1) in the command system, the frequency of use of all kinds of orders is different.(2) the CISC instruction set architecture complexity brings complexity of computer architecture, which not only increases the development time and cost, but also easy to cause the design error.(3) the CISC instruction set architecture complexity brings great burden to the VLSI design, is not conducive to the monolithic integration.(4) in the CISC instruction set architecture, many complex instructions require very complex operation, so slow.(5) in the CISC instruction set architecture, because of the directive function is not balanced, not conducive to the use of computer architecture technology (such as advanced water technology) to improve the performance of the system.In 1980s 6, reduced instruction set computer developed: its purpose is to reduce the instruction set of the complexity of the structure as far as possible, in order to simplify the realization of the goal of improving performance, but also in today's instruction set is a main trend of the structure and function of design.Follow the design principles:(1) choose to use the highest frequency of instruction, and added some of the most useful instructions.(2) the function of each instruction is as simple as possible, and completed in one machine cycle.(3) all have the same length as the instruction.(4) only the LOAD and STORE operating instructions to access memory and other instruction operation is performed in the register between.(5) in a simple and effective way to support advanced language.7 operand types: integer, decimal, floating point (point), characters, strings, vectors, stack etc..There are two ways to express 8, operand types: (1) specified by the operation code encoding. (2) data can be a mark by the hardware to explain the type of the operand specified by these tags, so as to choose the appropriate operation.9, the operand type size: byte (8), the word (16b), the word (32b), double word (64b)The third chapter1, pipeline technology: refers to a repeat of the timing process is decomposed into several sub processes, and each process can be effective in its special function with other processes executing at the same time.2, pipeline classification: (1) according to the function of the number of points: single function pipeline, multifunctional pipeline;(2) according to the connection between the same time segments to static and dynamic pipeline pipeline(3) according to the line level: component level pipeline (operation line), pipelined processor (instruction pipelining), inter processor pipeline (macropipeline)(4) according to whether there is water between each section of a feedback loop: linear and nonlinear pipeline pipeline(5) according to the data representation: scalar processor, vector processor3, the first processor controller structure comprises three independent controllers and four buffer stack. The three controller: memory controller, controller, controller operation instruction. Four: the first instruction buffer buffer stack stack, linear buffer stack, stack current readings, then write the number of stack.4, the throughput is the number: the number of tasks or output per unit time of the pipeline. TP = n / TkThe actual throughput rate is less than the maximum throughput of Tk = (k+n-1) t5, speedup: refers to the speed of the line and the function of non line speed ratio (s);Efficiency: refers to the utilization rate of pipeline equipment (E).6, if the line segment is equal to the time: throughput rate: TP=n/ (k+n-1) t TPmax=1/ tIf each execution time is not equal, complete several tasks: TP=n (sigma / Ti + (n-1) max (delta T1, Delta t2... Delta TK)7, the speedup and efficiency of the relationship: E = s/m or S = mE8, efficiency and throughput of the relationship: E = TP t0 TP = E/ or T11, efficiency: K E = n a task flow segment occupied area of the total space / time zones = T0 / K Tk?E = n/ (k+n-1) S = k? N / TP / (k+n-1) = n (k+n-1) t12, single function pipeline stack: refers to only perform one fixed function pipeline stack.13, multi functional water: water each stack stack to achieve different functions through different connections.14, nonlinear pipeline scheduling task: to find a minimum cycle, according to a new task to the input line cycle, each function section line are not in conflict, and the pipeline throughput and maximum efficiency.15, nonlinear pipeline: between some water section of feedback loop or feed-forward loop.16, start distance: continuous input even intervals between tasks.17, pipeline conflict: several tasks competing for the same water section.18, forbidden vector: distance between sets of appointments each row in the table of any of the two "x".19, conflict vector: C = (Cm? Cm-1?... C1? C2? M) which allowed maximum value in the vector20, the relevant data: in the process of execution of the instructions, if the instructions used, the number of variables, such as the operation is in front of the results of the implementation of the relevant instructions, called data.21, control: caused by conditional branch instructions, rotor program instructions, the relevant interrupt.22, three kinds of data: limit write, read after write, write.The fourth chapter1, ILP: when there are correlation between instructions in the pipeline, they can overlap parallel execution, the potential parallelism is called instruction level parallelism exists in this sequence of instructions.2, in a variety of technical development loop level parallelismin the most basic techniques are: instruction scheduling, loop unrolling technique and technical change.The fifth chapter (storage system)1, the definition method of memory storage system: two or more than two speed, capacity and price vary with hardware, software or hardware and software combination connected into a storage system. And the memory system is transparent to application programmers, and to the application programmer, it is a memory, the memory of the memory close to the speed of the fastest, the storage capacity and the storage capacity of the largest equal unit capacity price close to the lowest memory.2, the storage system is divided into two categories: (1): Cache storage system composed of Cache and main memory, the purpose is to improve the speed of memory. (2) virtual storage system consists of a main memory and hard disk, to expand memory capacity.3, the price of storage system: C = (C1S1+C2S2) / (S1+S2)4, the storage system speed: Representation: access cycle, access cycle, storage period, access time, etc..5, the hit rate of definition: probability in M1 memory access toU = N1 / (N1+N2) N1 of M1 memory access times, N2 is on the M2 memory access times.6, the efficiency of access:T1 1E = T1/T = = = f (U, T2/T1)U? T1+ (1-u) T2 u+ (1-u) T2/T1?7, using prefetching to improve the hit rate (method).Do not hit, a block of data in a plurality of adjacent M2 memory units taken out into the M1 memory.U (u+n-1 / N) = 'U' is the pre shooting technique after u is the original hit rate;The product of n as the data block size and the number of data reuse.8, accelerate the internal address transformation method: (1) the table of contents: with a small capacity high speed memory storing the page table; (2): fast and slow speed of table table table to form a two level storage system; (3): the hash function associative access into the access address access.9, the page replacement algorithm: (1) random algorithm (RAND);(2) FIFO algorithm (FIFO); (3) least recently used (LFV); (4) LRU (LRV); (5) the optimal replacement algorithm (OPT).10, "bump" phenomenon: a page is just out of the main memory, but also to be transferred.11, the stack type replacement algorithm: for an arbitrary program page address stream for the two main memory page number distribution, a memory allocated m page and n a memory page, and M = n. If at any time t, main memory page number set Bt satisfy the relation: Bt (m) = Bt (n) is a type of this kind of algorithm stack replacement algorithm.12, Cache address mapping method: (1) fully associative mapping;(2) direct mapping; (3) set associative mapping;(4) choose a set associative mapping mapping section (5).13, Cache memory replacement algorithm: (1) rotation method (2) LRV algorithm (3) comparing (4) stack method.The consistency of Cache 14, single processor:Direct method: [including write write through method, CPU writes data to Cache, while the page is written to main memory.And write back: "conflict modify method, CPU data into Cache, do not write memory, only when the replacement when the modified Cache block write back to main memory.Comparing the advantages and disadvantages of the two:(1) reliability: write direct method is better than the write back.(2) the amount of memory and communication, write back and writeless than direct method.(3) the complexity of control, direct write back write is simple.(4) the hardware implementation cost is written back to the write through law.The consistency of 15, multiprocessor: (1) the directory protocol (2) and listen to the agreementThe sixth chapter (input / output system)1, measure the performance index of I/O system mainly has the response time and reliability.Data transmission, 2 disk external transfer rate and internal transfer rate.3, the external transmission rate (burst data transmission rate): computer read from the cache data into the hard disk by disk interface, to the corresponding speed controller.4, internal transfer rate (sustained transfer rate): hard disk data from disk read, to buffer memory on the hard disk speed.5, reliable performance parameters reflecting storage peripherals are reliability, availability and credibility.6, reliability measure: mtbf.7, availability metrics: mean time between failure.8, bus: bus communication link between each subsystem shared, the two has the advantages of low cost and diversity.The main disadvantage of the 9 bus: it has exclusive use, causing the bottleneck equipment information exchange, thus limiting the total throughput of I/O system.10, split transaction bus: there is a plurality of devices, available through the packaging technology to improve the bus bandwidth, so that each I/O operation will not have to occupy the bus in the transmission process, the basic idea of the bus transaction is divided into two parts of requests and responses, such as the bus idle time interval to request and response in the a bus transaction between other bus transaction is used. (also known as water bus, bus, bus suspension packet switching)11, the control of external equipment input / output mode is divided into: direct transfer procedures, query, interrupt, DMA, channel mode.Addressing mode 12, I/O equipment: (1) memory mapped I/O or unified addressing (2) I/O addressing individual equipment13, channel: to perform limited I/O instruction, and can be a plurality of peripheral devices share a small dedicated DMA processor.14, channel function: (1) received from the CPU I/O command, and according to the peripheral equipment and the channelinstruction requires the selection of the specified connection.(2) CPU channel organization channel program, remove channel instructions from the main memory, decode the channel command, and issued a command to the device controller is selected according to the needs of. (3) as the main memory and peripheral assembly and disassembly information, data transmission and memory I/O control equipment and provide a transmission path, indicating the data memory address and send byte number. (4) specify the transfer at the end of the operation to be carried out. (5) check the peripheral equipment working state, normal or fault.(6) complete the format conversion required in data transmission process.15, types of channels: (1) channel multiplexer (2) selects the channel (3) multi channel array.The working process, 16 channels: (1) using SVCI into management program in the user program by CPU, through the management procedures to organize a channel program, and start the channel. (2) channel processor implementation of CPU for which the organization's channel program, complete the assigned work data I/O. Channel processor execute channel program was performed with the CPU user program in parallel.(3) channel program after the end to the CPU interrupt request, CPU responding to an interrupt request after second times to enter the operating system, call management program of the I/O interrupt request processing.The seventh chapter (multiprocessor)1, Cache coherence protocol: (1) the directory protocol and listen to the agreement; (2) laterally divided into: write Invalid Protocol and write update protocol; (3) longitudinally divided into single treatment protocol and single data stream protocol.2, the classification of parallel computer architecture: single instruction single data stream (SISD), single instruction multiple data stream (SIMD) and multiple instruction single data stream (MISD) and multiple instruction multiple data stream (MIMD).3, the directory protocol is divided into three categories: full map directory, the directory, the directory chain co..4, the chain Directory: by maintaining a directory pointer chain to track shared data copy.Thought: when P1 read x memory, X sent to cachel, a chain and write cachel end pointer CT also holds a pointer to a cachel in memory, P2 to read x, memory holds a pointer to a cachel2, a processor need to write x, he must be along the whole a directory even send a data information in the received signal to answer the invincible, all processors, memory to allow the processor to write rightThe cachel data block in need of replacement, to delete the cache directory from the chain, there are solutions;(1) the cachei+1 pointer to cachei+1, store the new data blockin cachel (2) cachel and cachel in the chain seat all subsequent units in X is invalid (3) using two-way chain, when replacing the no longer need to traverse the entire chain, but the pointer has doubled, agreement more perfectAdvantages: B does not limit the sharing of copy number data blocks while maintaining scalability, pointer length has the number of processors on the relation between growth, the number of processors and the number of pointers for each block of data is independent of the cacheDisadvantages: complex chain directory in Chengdu more than two directory5 definition: Internet; is symmetric systems or distributed system nodes may like processor, memory module or other devices, they exchange information through the Internet, in the topology, the Internet provides a set of interconnected or image as input and output between two groups of nodes6 (1) the number of nodes is called the network scale(2) the number of edges and nodes interconnected to the maximum value of the node is called the network diameter(3) any network nodes even the maximum length of the shortest path is called the network diameter(4) equal width (b) in the network into a two phase digestion method, the minimum number of edges cut along the road is called channel bisection width(5): refers to the designation of the routing path selection in network communication7 function: if the Internet Interconnection Network N a end and N end respectively with the integer 0, 1,...... .N algebra, is said to work with the interconnection function number and number of symmetric relations such asSaid method 8 interconnection network(1) the interconnection function representation (2) graphical representation (3) input and output the corresponding representation9 common data routing (or interconnection function) function:(1) the replacement cycle (2) (3) (4) uniform shuffle hypercube routing function (5) broadcasting and communication。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

填空题
1.从2002年以来,计算机性能的年增长率下降到了约30%。

其主要原因是:①大功耗问题;②可以进一
步有效地开发的指令级并行性已经很少;③存储器访问速度的提高缓慢。

2. 可移植性是指一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。

实现可移植性的常用方法有3种:系列机,模拟和仿真,统一高级语言。

2.通用寄存器型指令集结构计算机在灵活性和提高性能方面有明显的优势。

主要体现在①寄存器的访问
速度比存储器快;②对编译器而言,能更加容易有效地分配和使用寄存器;③寄存器可以用来存放变量。

3.MIPS的数据寻址方式只有立即数寻址和偏移量寻址。

4.向量处理机的结构由所采用的向量处理方式决定。

有两种典型的结构;存储器-存储器型结构和寄存器-
寄存器型结构。

5.Cache-主存层次的工作由硬件实现,对系统程序员是透明的。

6.降低Cache不命中率最直接的方法是增加Cache的容量。

不过,这种方法不但会增加成本,而且还可
能增加命中时间,这种方法在片外Cache中用得比较多。

7.大多数磁盘阵列的组成可以由以下两个特征来区分:数据交叉存放的粒度、冗余数据的计算方法以及在
磁盘阵列中的存放方式。

8.时延和带宽是用来评估互连网络性能的两个基本指标。

时延包括通信时延和网络时延。

9.计算机系统可分为SISD、SIMD、MISD和MIMD四类,许多早期并行处理机是SIMD计算机,近年
来,MIMD已经成为通用多处理机系统结构的选择。

这是因为MIMD具有灵活性,并且MIMD能充分利用现有微处理器的性价比优势。

判断题
1.从计算机语言的角度,系统结构把计算机系统按功能划分成多级层次结构,其中,第2级是操作系统虚
拟机,第3级是汇编语言虚拟机。

(错)
2.计算机系统中提高并行性的3种途径中,资源重复是在并行性概念中引入时间因素,加快硬件周转而赢
得时间。

(错)
3.指令集结构中采用多种寻址方式可能会增加实现的复杂度和使用这些寻址方式的指令的CPI。

(对)
4.指令条数多,通常超过200条,是设计RISC的原则之一。

(错)
5.根据流水线中各功能段之间是否有反馈回路,可把流水线分为线性流水线和非线性流水线。

(对)
6.在多级存储体系中,“主存一辅存”层次的存储管理实现主要由软件实现。

(对)
7.失效率和平均访存时间都可评价存储系统的性能,它们都和机器的硬件速度有关。

(错)
8.RAID的特点有容量大,速度快、可靠性高,同时保存数据无冗余信息。

(对)
9.在多处理机的互连网络中,交叉开关网络属于动态互连网络。

(对)
10.机群是一种价格低廉、易于构建、可扩缩性极强的并行计算机系统。

(对)
名词解释
1.RISC
精简指令集计算机是一种执行较少类型计算机指令的微处理器
2.请求字优先
调块时,首先向存储器请求CPU所要的请求字。

请求字一旦到达,就立即送往CPU,让CPU继续执行,同时从存储器调入该块的其余部分。

3.单一系统映像
包含四重含义。

(1)单一系统。

尽管系统中有多个处理器,用户仍然把整个机群视为一个单一的计算系统来使用。

(2)单一控制。

逻辑上,最终用户或系统用户使用的服务都来自机群中唯一一个位置。

(3)对称性。

用户可以从任一个结点上获得机群服务,也就是说,对于所有结点和所有用户,除了那些具有特定访问权限的服务与功能外,所有机群服务与功能都是对称的。

(4)位置透明。

用户不必了解真正提供服务的物理设备的具体位置。

4.阵列处理机
阵列处理机也称并行处理机(Parallel Processor)通过重复设置大量相同的处理单元PE,将它们按一定方式互连成阵列,在单一控制部件CU控制下,对各自所分配的不同数据并行执行同一组指令规定的操作,操作级并行的SIMD计算机,它适用于矩阵运算。

5.数据驱动计算
一种提前计算的策略只在当某一个函数需要用到某一个自变量时才驱动对该自变量的求值操作。

按需求值,是一种滞后计算的策略。

数据流计算机中驱动方式的一种.
简述题
1.MIPS指令实现的简单数据通路中,操作分成了哪5个时钟周期?对MIPS的寄存器一寄存器ALU指令
和store指令请各写出一条具体指令,并列出它们在在各个时钟周期的具体操作。

答:5个时钟周期:①取指令②指令译码/读寄存器③执行/有效地址计算④存储器访问/分支完成⑤写回2.简述降低Cache失效率的方祛和原理。

计算题
1.计算机系统中有三个部件可以改进,这三个部件的部件加速比为:
部件加速比1=30;部件加速比2=20;部件加速比3=10
(1) 如果部件1和部件2的可改进比例均为30%,那么当部件3的可改进比例为多少时,系统加速比才可以达到10?
(2) 如果三个部件的可改进比例分别为30%、30%和20%,三个部件同时改进,那么系统中不可加速部分的执行时间在总执行时间中占的比例是多少?
解:(1)在多个部件可改进情况下,Amdahl 定理的扩展:
∑∑+-=i i
i n S F F S )1(1
已知S1=30,S2=20,S3=10,Sn =10,F1=0.3,F2=0.3,得:

()(10/20/0.330/0.30.30.3-111033F F +++++= 得F3=0.36,即部件3的可改进比例为36%。

(2)设系统改进前的执行时间为T ,则3个部件改进前的执行时间为:(0.3+0.3+0.2)T = 0.8T ,不可改进部分的执行时间为0.2T 。

已知3个部件改进后的加速比分别为S1=30,S2=20,S3=10,因此3个部件改进后的执行时间为: T T T T T n 045.010
2.020
3.0303.0'=++= 改进后整个系统的执行时间为:Tn = 0.045T+0.2T = 0.245T
那么系统中不可改进部分的执行时间在总执行时间中占的比例是:
82.0245.02.0=T
T
2. 有一个5段流水线,各段执行时间均为△t.其预约表如下
(1)画出流水线任务调度的状态转移图。

(2)分别求出允许不等时间间隔调度和等时间间隔调度的两种最优调度策略,以及这两种调度策略的流水线最大吞吐率。

(3)若连续输入10个任务,求这两种调度策略的流水线实际吞吐率和加速比。

解:(1)根据初始冲突向量的构成方法,对预约表各行中打“×”的拍数求出差值,除去重复的后汇集在一起,即得到延迟禁止表为F ={1,3,6}。

由F 可得到初始冲突向量为:
C0 =(100101)
根据后继冲突向量的递推规则Cj = SHR (k )(Ci )∨C0则可得出所有的后继状态,具体有: C0三个后继状态:C1 =SHR (2)(C0)∨C0 = 101101 5
C2 =SHR (4)(C0)∨C0 = 100111
C3 =SHR (5)(C0)∨C0 = 100101= C0 4 2
5 5
C1二个后继状态:C4 =SHR (2)(C1)∨C0 = 101111 C5 =SHR (5)(C1)∨C0 = 100101=C0 5
C2二个后继状态:C6 =SHR (4)(C2)∨C0 = 100111=C2 4 2
C7 =SHR (5)(C2)∨C0 = 100101=C0
C4一个后继状态:C8 =SHR (5)(C4)∨C0 = 100101=C0
由后继状态和引起状态转移的时间间隔可得到状态有向图如上图所示。

(2)
(3)由状态转移有向图可得到无冲突的任务调度策略及其平均延迟时间,如下表所示。

调度策略 平均延迟时间 特别地,从C0出发的[4,(4)]也是一个任务
(2,5) (2+5)△t/2 = 3.5△t 调度策略,除第一条有向弧外,第二条有向弧是一
(4,5) (4+5)△t/2 = 4.5△t 个环路,该调度策略为(4)。

从表中可以得到平均
(5) 5△t 延迟时间最小的等间隔和不等间隔的调度策略为
(2,2,5) (2+2+5)△t/3 = 3△t [4,(4)]和(2,2,5),相应的最小平均延迟时
4,(4) 4△t 间为4△t 和3△t ,所以流水线的最大吞吐率为:
100101 C 0 100111 C 2
101101 C 1 101111 C 4
TPAmax = 1/(4△t)= 0.25/△t TPBmax = 1/(3△t)= 0.33/△t
(3)按等间隔最优调度策略[4,(4)]连续输入10个任务时,流水线的实际吞吐率为:
TP = 10/[(4 + 4 + 4 + 4 + 4 + 4 + 4 + 4 + 4 + 7)△t] = 10/43△t 按不等间隔最优调度策略(2,2,5)连续输入10个任务时,流水线的实际吞吐率为:
TP = 10/[(2 + 2 + 5 + 2 + 2 + 5 + 2 + 2 + 5 + 7)△t] = 5/17△t。

相关文档
最新文档