第4章 数字频率合成器的设计分析

合集下载

基于FPGA平台的数字频率合成器的设计和实现

基于FPGA平台的数字频率合成器的设计和实现

基于FPGA平台的数字频率合成器的设计和实现数字频率合成技术是一种实现高精度频率合成的方法,具有广泛应用价值。

在数字频率合成中,FPGA是一种非常重要的平台,能够实现高速、高精度、可编程的数字频率合成。

本文将介绍基于FPGA平台的数字频率合成器的设计和实现。

一、FPGA简介FPGA是一种可以编程的数字集成电路,具有非常灵活的可编程性。

FPGA中包含了大量的逻辑单元、存储单元和输入输出接口,可以通过编程实现各种数字电路功能。

FPGA具有高速、高度集成、低功耗等优点,在数字电路的设计和实现中得到了广泛应用。

二、数字频率合成的基本原理数字频率合成是通过一组特定的频率合成器和相位加法器来合成所需要的频率。

首先,将参考频率和相位加法器连接起来,形成一个频率合成器。

然后,将输出频率与参考频率的比例进行数字控制,并将输出频率的相位与参考频率相位进行加法计算,最终输出要求的频率。

三、数字频率合成器的设计1. 参考频率生成模块参考频率生成模块是数字频率合成器的核心模块。

参考频率一般使用晶振作为输入信号,并通过频率除和锁相环等技术来产生高精度的参考频率。

在FPGA中,可以使用PLL、DCM等IP核来实现参考频率的生成。

2. 分频器分频器是将参考频率转化为所需的输出频率的模块,一般使用计数器实现。

在FPGA中,可以使用计数器IP核或使用Verilog等HDL语言来实现。

3. 相位加法器相位加法器用于将输出频率的相位和参考频率的相位相加。

在FPGA中,可以使用LUT(查找表)实现相位加法器。

4. 控制单元控制单元用于控制数字频率合成器的各个模块,并实现与外部设备的接口。

在FPGA中,可以使用微处理器或FPGA内部逻辑来实现控制单元。

四、数字频率合成器的实现数字频率合成器的实现需要进行数字电路设计和FPGA编程。

一般来说,可以采用Verilog或VHDL等硬件描述语言进行FPGA编程,实现各个模块的功能。

数字电路设计过程中,需要考虑到功耗、面积和时序等问题,同时需要进行仿真和验证。

数字频率合成器报告论文

数字频率合成器报告论文

南京信息职业技术学院电子产品设计报告作者系部专业题目赵小平学号38 电子信息学院电子信息工程技术数字频率合成器的设计指导教师李震涛完成时间:2018 年 10月 5日目录1摘要 .............................................................2数字频率合成器的设计3数字频率合成器的组成及工作原理 ...................................3.1数字频率合成器的组成 .........................................3.2锁相环的工作原理 .............................................3.3参考振荡器的工作原理 .........................................3.4可变分频器和分频比控制器的工作原理 ...........................3.5消抖动电路的工作原理 .........................................3.6数码显示电路的工作原理 .......................................4数字频率合成器的设计任务和性能指标 ...............................5频率合成器的调试 .................................................5.1晶体振荡器与 4000分频电路调试 ...............................5.2消抖动电路和预置分频电路的安装和调试 ........................5.3锁相环电路和可变分频电路安装和调试 ..........................5.4频率合成器总体电路调试说明 ..................................结论参考文献(第 4章数字频率合成器的设计( 8课时) PPT)(《电子技术基础—数字部分》华中理工大学教研室编康华光主编)附录一:数字频率合成器原理图附录二:频率合成器元器件清单1摘要数字频率合成被广泛应用于通信,雷达,导航等领域。

第4章数字频率合成器的设计讲解

第4章数字频率合成器的设计讲解

第 4 章数字频率合成器的设计随着通信、雷达、宇航和遥控遥测技术的不断发展,对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。

为了提高频率稳定度,经常采用晶体振荡器等方法来解决,但它不能满足频率个数多的要求,因此,目前大量采用频率合成技术。

频率合成是通信、测量系统中常用的一种技术,它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。

频率合成的方法很多,可分为直接式频率合成器、间接式频率合成器、直接式数字频率合成器( DDS) 。

直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算,得到各种所需频率。

该方法频率转换时间快(小于100ns),但是体积大、功耗大,目前已基本不被采用。

锁相式频率合成器是利用锁相环( PLL )的窄带跟踪特性来得到不同的频率。

该方法结构简化、便于集成,且频谱纯度高,目前使用比较广泛。

直接数字频率合成器(Direct Digital Frequency Synthesis简称:DDS)是一种全数字化的频率合成器,由相位累加器、波形ROM,D/A 转换器和低通滤波器构成, DDS 技术是一种新的频率合成方法, 它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。

但合成信号频率较低、频谱不纯、输出杂散等。

这里将重点研究锁相式频率合成器。

本章采用锁相环, 进行频率合成器的设计与制作4.1设计任务与要求1.设计任务:利用锁相环,进行频率合成器的设计与制作2.设计指标:(1)要求频率合成器输出的频率范围f0为1kHz〜99kHz;(2)频率间隔f为1kHz;(3)基准频率采用晶体振荡频率,要求用数字电路设计,频率稳定度应优于10一4;(4)数字显示频率;(5)频率调节采用计数方式。

3•设计要求:(1)要求设计出数字锁相式频率合成器的完整电路。

(2)数字锁相式频率合成器的各部分参数计算和器件选择。

数字频率合成器设计实例

数字频率合成器设计实例

数字频率合成器设计实例数字频率合成器设计实例数字频率合成器(Digital Frequency Synthesizer)是一种能够产生不同频率信号的设备。

它通过使用数字技术和数学算法来合成所需的频率,具有高精度和稳定性。

在本文中,我们将逐步介绍数字频率合成器的设计过程。

1. 设定所需频率范围:首先,确定所需合成的频率范围。

这取决于具体应用,例如音频处理、无线通信等。

假设我们的频率范围为1Hz到10kHz。

2. 确定采样率:采样率是指每秒钟对信号进行采样的次数。

根据香农抽样定理,采样率应大于信号最高频率的两倍。

在我们的例子中,最高频率为10kHz,因此选择采样率为至少20kHz。

3. 选择数字信号处理器(DSP):为了实现数字频率合成器,我们需要选择一种适合的DSP芯片。

DSP芯片能够高效地执行数字信号处理任务,例如信号生成和滤波。

选择一款性能强大且易于编程的DSP 芯片,以满足所需的合成要求。

4. 设计频率控制模块:频率控制模块是数字频率合成器的核心部分,用于生成所需频率的数字信号。

它通常由相位锁定环(PLL)和数字控制振荡器(NCO)组成。

a. 相位锁定环(PLL):PLL是一种控制系统,通过比较输入信号的相位和参考信号的相位差异来产生所需频率的输出信号。

通过调整参考信号的频率和相位,PLL可以实现精确的频率合成。

b. 数字控制振荡器(NCO):NCO是一种可编程振荡器,能够生成具有可变频率的数字信号。

通过调整输入的控制参数,NCO能够实现不同频率的信号合成。

5. 编程实现:根据DSP芯片的编程手册和软件开发工具,编写相应的代码实现频率控制模块。

通过配置PLL和NCO的参数,以及设置合适的参考信号,实现所需频率的合成。

6. 验证和调试:使用示波器或频谱分析仪等测试工具,验证合成的频率是否符合要求。

如果发现频率偏差或其他问题,可以通过调整PLL和NCO的参数来进行调试和校准。

7. 优化和改进:根据实际应用需求和反馈,对数字频率合成器进行优化和改进。

DDS 直接数字频率合成器 实验报告(DOC)

DDS 直接数字频率合成器  实验报告(DOC)

直接数字频率合成器(DDS)实验报告课程名称电类综合实验实验名称直接数字频率合成器设计实验日期2015.6.1—2013.6.4学生专业测试计量技术及仪器学生学号114101002268学生姓名陈静实验室名称基础实验楼237教师姓名花汉兵成绩摘要直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。

本篇报告主要介绍设计完成直接数字频率合成器DDS的过程。

其输出频率及相位均可控制,且能输出正弦波、余弦波、方波、锯齿波等五种波形,经过转换后在示波器上显示。

经控制能够实现保持、清零功能。

除此之外,还能同时显示出频率控制字、相位控制字和输出频率的值。

实验要求分析整个电路的工作原理,并分别说明了各子模块的设计原理,依据各模块之间的逻辑关系,将各电路整合到一块,形成一个总体电路。

本实验在Quartus Ⅱ环境下进行设计,并下载到SmartSOPC实验系统中进行硬件测试。

最终对实验结果进行分析并总结出在实验过程中出现的问题以及提出解决方案。

关键词:Quartus Ⅱ直接数字频率合成器波形频率相位调节AbstractThe Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase. This report introduces the design to the completion of the process of direct digital frequency synthesizer DDS. The output frequency and phase can be controlled, and can output sine, cosine, triangle wave, square wave, sawtooth wave, which are displayed on the oscilloscope after conversation. Can be achieved by the control to maintain clear function. Further can simultaneously display the value of the frequency, the phase control word and the output frequency. The experimental design in the Quartus Ⅱenvironment, the last hardware test download to SmartSOPC experimental system. The final results will be analyzed, the matter will be put forward and the settling plan can be given at last.Key words:Quartus ⅡDirect Digital Frequency Synthesizer waveform Frequency and phase adjustment目录一、设计内容 (4)二、设计原理 (4)2.1 DDS概念 (4)2.2 DDS的组成及工作原理 (4)三、设计要求 (6)3.1 基本要求 (6)3.2 提高要求 (6)四、设计内容 (6)4.1 分频电路 (6)4.2 频率预置与调节电路 (10)4.3 累加器 (12)4.4 波形存储器(ROM) (13)4.5 测频电路 (19)4.6 译码显示电路 (21)4.7 消颤电路 (22)4.8 总电路 (23)五、电路调试仿真与程序下载 (24)六、示波器波形图 (25)七、实验中遇到的问题及解决方法 (25)八、电路改进 (26)九、实验感想 (28)十、参考文献 (28)一、设计内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS 或DDS)。

直接数字频率合成器DDS的设计

直接数字频率合成器DDS的设计

直接数字频率合成器DDS 的设计DDS 的基本原理DDS 技术是一种把一系列数字量形式的信号通过DAC 转换成模拟量形式的信号的合成技术,它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中,通过控制相位增量产生频率、相位可控制的波形。

DDS 电路一般包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A 转换器和低通滤波器(LPF )等模块,如图1所示。

相位增量寄存器寄存频率控制数据,相位累加器完成相位累加的功能,波形存储器存储波形数据的单周期幅值数据,D/A 转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号,低通滤波器滤除谐波分量。

整个系统在统一的时钟下工作,从而保证所合成信号的精确。

每来一个时钟脉冲,相位增量寄存器频率控制数据与累加寄存器的累加相位数据相加,把相加后的结果送至累加寄存器的数据输出端。

这样,相位累加器在参考时钟的作用下,进行线性相位累加,当相位累加器累加满量时就会产生一次溢出,完成一个周期性的动作,这个周期就是DDS 合成信号的一个频率周期,累加器的溢出频率就是DDS 输出的信号频率。

相位累加器输出的数据的高位地址作为波形存储器的地址,从而进行相位到幅值的转换,即可在给定的时间上确定输出的波形幅值。

图1 DDS 原理图波形存储器产生的所需波形的幅值的数字数据通过D/A 转换器转换成模拟信号,经过低通滤波器滤除不需要的分量以便输出频谱纯净的所需信号。

信号发生器的输出频率fo 可表示为:Ns f M f M f 2..0=∆= ( 1)式中s f 为系统时钟,f ∆为系统分辨率,N 为相位累加器位数,M 为相位累加器的增量。

参数确定及误差分析首先确定系统的分辨率f ∆,最高频率max f ,及最高频率max f 下的最少采样点数min N 根据需要产生的最高频率max f 以及该频率下的最少采样点数min N ,由公式m i n m a x.N f f s ≥ (2)确定系统时钟s f 的下限值。

毕业设计(论文)-直接数字频率合成器设计[管理资料]

毕业设计(论文)-直接数字频率合成器设计[管理资料]

直接数字频率合成器设计The Design of Direct Digital Frequency Synthesizer摘要利用可编程逻辑阵列FPGA(Field Programmable Gate Array)实现DDS专用电路芯片,主要特点是能满足用户对特殊功能的要求,而且在使用过程中也灵活地改变系统结构。

,并不能满足所有的要求。

本文在对现有DDS技术的大量文献调研的基础上,提出了符合FPGA结构的DDS设计。

方案利用QuartusⅡ开发工具在ALTERA FLEX10K系列器件上进行了实现。

关键词直接数字频率合成器单片机数模转换温度漂移补偿AbstractThe main features of realization of dedicated direct digital frequency synthesizer circuit chips using FPGA are the ability to meet user requirements for special functions, but also flexibility change structural of the system in the use of the process. Although commercial DDS dedicated chip circuit provide a lot of opportunities for the designers and meet the needs of many occasions, there are its limitations and cannot meet all the requirements. On a large number of investigation of existing research literature,the papers involves the proposed structure of the direct digital frequency synthesizer FPGA design. The Programmer uses the Quartus II development tool for designing the Altera FLEX10K series devices.Keywords DDS MCU DAC Temperature drift compensation目录前言 (1)第1章设计思路及原理 (2)研究意义 (2)总体设计任务 (2)设计思路及原理 (3)DDS工作原理框图 (3)具体工作过程 (3)第2章系统电路的设计及原理 (5)系统框图 (5)各模块具体实现原理分析和说明 (5)相位累加器模块 (5)ROM查找表模块 (10)单片机输入输出控制模块 (12)温漂误差补偿 (13)D/A转换模块 (18)滤波输出电路模块 (19)软件仿真结果 (19)第3章硬件电路的构建 (21)FPGA芯片的选择与使用 (21)硬件连接电路图 (23)第4章实验开发系统系统 (25)实验开发系统的选择与使用 (25)实验过程与结果分析 (27)总结....................................................................................... 错误!未定义书签。

DDS数字频率合成器实验报告

DDS数字频率合成器实验报告

DDS数字频率合成器实验报告摘要直接数字频率合成器是一种基于全数字技术,从相位出发直接合成所需波形的一种频率合成技术,具有低成本、低功耗、高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,本次实验中,利用QuartusII软件设计一个可控制频率,相位的可输出正弦和余弦的直接数字频率合成器,要求分析整个电路的工作原理,并分别说明各子模块的设计原理,整合各电路,形成总体电路。

完成调试、仿真、编程下载后,分析最终结果,总结问题并寻求解决方法关键词:直接数字频率合成器累加控制频率相位波形AbstractDirect digital frequency synthesizer is a full digital technology based on afrequency synthesis technology, the required waveform from the phase of thedirectsynthesis, has the advantages of low cost, low power consumption, high resolution and fast switching time and other advantages, is widely used in thefieldof electrical and electronic equipment,In this experiment, a design can control the frequency by using QuartusIIsoftware, the direct digital frequency synthesizer phase can output sine andcosine, the working principle of the whole circuit requirements analysis, andexplains the design principle of each module, integration of the circuit, the formationof the overall circuit. Finisheddebugging, simulation, programming,analysis result, summarizes the problems and seek solutionsKey word: Direct Digital Frequency Synthesizer accumulation control frequent phase position waveform一、实验目的:设计一个频率及相位均可控制的可输出正弦及余弦波形直接数字频率合成器二、实验原理与过程:直接数字频率合成器是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。

锁相式数字频率合成器实验报告.

锁相式数字频率合成器实验报告.

*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目:锁相式数字频率合成器实验报告专业班级:设计小组名单:指导教师:陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。

2. 加深对基本锁相环工作原理的理解。

3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。

二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算,产生具有同样稳定度和精确度的大量离散频率的过程。

实现频率合成的电路叫频率合成器,频率合成器是现代电子系统的重要组成部分。

在通信、雷达和导航等设备中,频率合成器既是发射机频率的激励信号源,又是接收机的本地振荡器;在电子对抗设备中,它可以作为干扰信号放生器;在测试设备中,可作为标准信号源,因此频率合成器被人们称为许多电子系统的“心脏”。

早期的频率合成是用多晶体直接合成,以后发展成用一个高稳定参考源来合成多个频率。

20世纪50年代出现了间接频率合成技术。

但在使用频段上,直到50年代中期仍局限于短波范围。

60年代中期,带有可变分频的数字锁相式频率合成器问世。

数字频率合成器的技术方案

数字频率合成器的技术方案

数字频率合成器的技术方案在这个数字化的时代,频率合成技术已成为电子系统中的关键组成部分。

今天,我就来和大家分享一下关于数字频率合成器的技术方案,希望能为各位提供一个全新的视角。

一、方案背景频率合成器是一种能够产生多种频率信号的设备,广泛应用于通信、雷达、导航、仪器测量等领域。

随着数字信号处理技术的发展,数字频率合成器逐渐成为主流。

相比模拟频率合成器,数字频率合成器具有更高的频率精度、更低的相位噪声和更宽的频率范围。

二、技术方案1.基本原理数字频率合成器基于数字信号处理技术,通过数字信号处理器(DSP)对数字信号进行运算和处理,所需的频率信号。

其主要原理如下:(1)采用相位累加器(PhaseAccumulator)对输入的参考时钟信号进行累加,得到一个线性增长的相位值。

(2)将相位值映射到正弦波查找表(SinLookupTable),得到对应的正弦波采样值。

(3)通过数字到模拟转换器(DAC)将数字信号转换为模拟信号,再经过低通滤波器(LPF)滤波,得到平滑的正弦波信号。

2.关键技术(1)相位累加器相位累加器是数字频率合成器的核心部件,其性能直接影响到合成器的频率精度和相位噪声。

我们采用高性能的FPGA器件实现相位累加器,确保高速运算和低功耗。

(2)正弦波查找表正弦波查找表用于存储正弦波采样值,其大小和精度决定了合成器的频率分辨率和幅度精度。

我们采用16位精度,存储1024个采样点,以满足高精度需求。

(3)数字到模拟转换器(DAC)DAC将数字信号转换为模拟信号,其性能影响到合成器的输出信号质量。

我们选用高性能的DAC芯片,具有14位精度和500MHz的转换速率。

(4)低通滤波器(LPF)低通滤波器用于滤除DAC输出信号中的高频噪声,保证输出信号的平滑。

我们设计了一个4阶椭圆函数低通滤波器,具有-60dBc的带外抑制能力和50MHz的截止频率。

3.系统架构数字频率合成器系统架构如下:(1)输入接口:接收外部参考时钟信号和频率控制信号。

EDA课程设计直接数字频率合成器(DDS)

EDA课程设计直接数字频率合成器(DDS)
EDA课程设计中DDS的 原理、实现及应用
,a click to unlimited possibilities
汇报人:
目录
01 添 加 目 录 项 标 题
02 D D S 的 原 理
03 D D S 的 硬 件 实 现
04 D D S 的 应 用
05 D D S 的 软 件 仿 真 与实现
06 D D S 的 优 化 与 改 进
医疗领域:用于 医疗设备的信号 处理和传输
军事领域:用于 雷达、通信、电 子对抗等设备的 信号处理
工业领域:用于 工业自动化设备 的信号处理和控 制
Part Five
DDS的软件仿真与 实现
软件仿真工具介绍
MATL AB:强大的数学计算和图形处理 能力,适合进行信号处理和仿真
Simulink:MATL AB的扩展工具,可以 进行系统级仿真,支持DDS模块
DDS的动态范围扩展
动态范围扩展原理:通过调整DDS的输出电压和频率,实现动态范围的 扩展 动态范围扩展方法:采用数字信号处理技术,如滤波、放大、压缩等
动态范围扩展效果:提高DDS的输出信号质量,降低噪声和失真
动态范围扩展应用:在通信、雷达、电子对抗等领域具有广泛应用
THANKS
汇报人:
DDS的频率分辨率优化
频率分辨率定义:衡 量DDS性能的重要参 数,表示输出信号的 频率精度和稳定度。
优化方法1:采用高 精度的参考时钟源, 提高时钟频率,减小 DDS的相位截断误差。
优化方法2:增加相 位累加器的位数,扩 大频率调制的范围, 提高频率分辨率。
优化方法3:采用数 字滤波技术,对DDS 输出信号进行滤波处 理,减小杂散分量, 提高频率分辨率。
实际应用:通过对DDS的相位噪声 进行降低,可以提高信号的纯度, 减小干扰和失真,从而提高通信、 雷达、电子对抗等系统的性能。

dds课程设计报告 数字频率合成器DDS

dds课程设计报告 数字频率合成器DDS

DDS信号发生器设计设计实验报告摘要本篇报告主要介绍了用EDA设计完成直接数字频率合成器DDS 的过程。

该直接数字频率合成器输出的频率及相位均可控制,且能输出正弦、余弦、三角波、锯齿波、方波五种波形,经过转换之后还能在示波器上显示,在控制电路的作用下能实现保持、清零功能,另外还能同时显示输出频率、相位控制字、频率控制字。

本设计利用QuartusII 5.0软件进行DDS的设计,最后下载到SmartSOPC实验系统中进行硬件测试。

AbstractThis report introduces the EDA design is completed with Direct Digital Synthesis DDS process. The direct digital frequency synthesis of the output frequency and phase can control, and can output sine, cosine, triangle wave, sawtooth, square waveform five, after conversion after also displayed on the oscilloscope, in the role of the control circuit can be Implementation maintained cleared function, and also shows the output frequency, phase control characters, frequency control word. This design uses DDS QuartusII 5.0 software design, the final download SmartSOPC experimental system hardware testing.关键词EDA设计、直接数字频率合成器DDS、QuartusII 5.0软件、SmartSOPC 实验系统Key wordsEDA design,Direct Digital Synthesizer DDS, QuartusII 5.0software, SmartSOPC experiment system目录摘要关键词第1篇多直接数字频率合成器DDS设计要求说明1.1 设计基本要求¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4页1.2 设计提高部分要求¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第4页第2篇对整体电路工作原理的方案论证¨¨¨¨¨¨¨第5页第3篇各子模块设计原理说明3.1频率预置与调节电路¨¨¨¨¨¨¨¨¨¨¨¨¨¨第6页3.2相位累加器模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第6页3.3波形存储器模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第7页3.4相位调节器¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第9页3.5波形输出模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第9页3.6频率测定模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第11页3.7显示模块模块¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第13页第4篇调试、仿真、编程下载过程¨¨¨¨¨¨¨¨¨¨第14页第5篇实验总结5.1 对本设计的一些改进方案¨¨¨¨¨¨¨¨¨¨¨第15页 5.2 实验感想¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨¨第15页参考文献第1篇直接数字频率合成器DDS设计要求说明1.1 设计基本要求1)利用QuartusII软件和SmartSOPC实验箱实现DDS的设计;2)DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现,ROM结构配置成4096×10类型;3)具体参数要求:频率控制字K取4位;基准频率fc=1MHz,由实验板上的系统时钟分频得到;4)系统具有清零和使能的功能;5)利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号,能够通过示波器观察到正弦波形;6)通过开关(实验箱上的Ki)输入DDS的频率和相位控制字,并能用示波器观察加以验证;1.2 设计提高部分要求1)通过按键(实验箱上的Si)输入DDS的频率和相位控制字,以扩大频率控制和相位控制的范围(注意:按键后有消颤电路);2)能够同时输出正余弦两路正交信号;3)在数码管上显示生成的波形频率;4)充分考虑ROM结构及正弦函数的特点,进行合理的配置,提高计算精度;5)设计能输出多种波形(三角波、锯齿波、方波等)的多功能波形发生器;第2篇对整体电路工作原理的方案论证DDS 即Direct Digital Synthesizer 数字频率合成器,是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术,是一种新型的数字频率合成技术。

DDS直接数字频率合成器设计(优秀)南京理工大学电光院

DDS直接数字频率合成器设计(优秀)南京理工大学电光院

DDS直接数字频率合成器设计实验报告学院:电子工程与光电技术学院指导老师:姜萍时间:2012年12月摘要直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS或DDS)是一种基于全数字技术,从相位概念出发直接合成所需波形的一种频率合成技术。

本实验利用QuartusII软件设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器,具有频率控制、相位控制、测频、显示多种波形、容量扩展等功能(包含附加功能)。

实验要求分析整个电路的工作原理,并分别说明了各子模块的设计原理,依据各模块之间的逻辑关系,将各电路整合到一块,形成一个总体电路。

之后再完成调试、仿真、编程下载的过程,并对最终结果进行分析,最后总结出在实验过程中出现的问题以及提出解决方案。

Abstract:Direct Digital Frequency Synthesizer is a technology based on fully digital technique,a frequency combination technique syntheses a required waveform from concept of phase.This experiment, using QuartusII software to design a frequency and phase all can control the sine and cosine output has direct digital frequency synthesizer with the functions of controlling frequency and phase,measuring frequency and displaying different waveforms.The paper has analyzed the principle of all work and explained the designing principle of different parts separately.we integrate the modules to forma whole circuit on the basis of the logic relation between the modules. By debugging, simulating, compiling, programming and analysis of the final results, I put forward a matter and give a settling plan.关键词:直接数字频率合成器累加控制波形Key word:Direct Digital Frequency Synthesizer accumulation control waveform目录一、设计内容 (4)二、方案论证 (4)三、设计要求 (4)3.1 基本要求 (4)3.2 提高要求 (5)四、各基本字模块功能设计 (5)4.1 脉冲发生电路 (5)4.2 频率预置与调节电路 (7)4.3 累加器 (8)4.4 波形存储器(ROM) (9)4.5 相位调节模块 (12)4.6 D/A转换器 (13)4.7 低通滤波器 (13)五、提高部分设计 (13)5.1 能输出多种波形的波形发生器 (14)5.2 波形频率控制字、相位控制字的数码管显示 (16)5.3能够同时输出正余弦或正弦与其他波形的两路正交信号 (17)5.4在数码管上显示生成的波形频率 (18)5.4.1 测评电路 (18)5.4.2 显示电路 (20)5.5 节省ROM空间 (21)六、总电路图 (23)七、正在设计但还没实现的电路 (23)7.1 AM调幅波 (23)八、实验中遇到的问题及解决办法 (26)8.1频率字与频率显示电路的计数进制不同的问题 (26)8.2频率的显示问题 (26)九、仿真下载 (26)十、实验感悟 (27)十一、鸣谢 (28)十二、示波器截图 (28)12.1五种波形图(正弦、余弦、方波、锯齿、三角) (28)12.2各种组合波 (28)12.3频率控制字改变后的波形变化 (29)12.4相位控制字改变后的波形变化 (29)12.5节省ROM空间后有四分之一周期波恢复全波形 (29)十三、参考文献 (30)一、设计内容:设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器(Direct Digital Frequency Synthesizer 简称DDFS或DDS)。

直接数字频率合成技术及其设计方案

直接数字频率合成技术及其设计方案

直接数字频率合成技术及其设计方案随着数字信号处理技术的发展,数字频率合成技术也日益趋向于成熟。

在通信领域、音频处理以及控制领域等众多应用中,数字频率合成技术已经发挥了重要作用。

直接数字频率合成技术是其中的一种经典的技术方案,本文将详细阐述直接数字频率合成技术及其设计方案。

直接数字频率合成技术简介直接数字频率合成技术是指利用数字信号处理技术,通过一定的算法和硬件实现直接合成目标频率的数字信号。

这种技术可以说是最直接的一种频率合成技术,能够实现高速、高精度的频率合成,同时也可以实现复杂的波形合成。

实现直接数字频率合成技术的基础是数字信号处理技术。

数字信号处理技术是将模拟信号转换为数字信号并对其进行加工处理的一种技术手段。

其中,经典的暂态周期采样、离散傅里叶变换、数字滤波等都是数字信号处理技术的重要组成部分。

直接数字频率合成技术设计方案在实际应用中,直接数字频率合成技术的设计方案一般包括以下几个步骤:第一步:频率合成算法设计。

一般情况下,直接数字频率合成技术的频率合成算法主要分为幅度调制算法和相位调制算法两类。

其中,幅度调制算法主要是通过改变目标频率对应的幅度值来实现频率合成,而相位调制算法则是通过改变目标频率对应的相位值来实现频率合成。

具体使用哪种算法,需要根据具体合成需求来确定。

第二步:数字信号处理系统设计。

数字信号处理系统是直接数字频率合成技术的核心部件。

它主要包括模数转换器、数字信号处理器、传感器阵列等。

其中模数转换器用于将模拟信号转换为数字信号,数字信号处理器则负责对数字信号进行加工处理,传感器阵列则负责接收来自环境的信号信息。

第三步:数字信号处理系统调试及测试。

设计好数字信号处理系统后,需要对其进行调试和测试。

主要包括硬件连接、调试软件和设备、系统参数的设置以及系统的稳定性测试。

第四步:直接数字频率合成技术的应用。

经过以上的步骤,直接数字频率合成技术的设计方案就完成了。

接下来可以将其应用到具体的项目中,如通信领域、音频处理领域以及控制领域等。

锁相式数字频率合成器的设计

锁相式数字频率合成器的设计

课程设计题目:锁相式数字频率合成器的设计已知技术参数和设计要求:一、锁相式数字频率合成器设计方框图12344321晶体振荡器分频器1/N分频器1/M相位比较器压控振荡器可编程置数低通滤波器f sf f RoPLLo f /N1KHz2KHz 4KHz二、锁相式数字频率合成器设计要求1、 要求设计出数字锁相式频率合成器的完整电路。

2、 晶体振荡器部分要求用数字电路设计 (可以参考CD4060、74LS04等) 。

3、 要求1/M 分频器分别产生,1KH Z 、2KH Z、4KH Z的方波信号,并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为f R 。

4、 要求频率合成器输出的频率范围f 0分别为(0000~9999)×1KH Z 、(0000~9999)×2KH Z 、(0000~9999)×4KH Z ,并且设计出相对应的1/N 分频器(四位)。

5、锁相环型号:选择LM4046 、或CD4046。

石英晶体选择4.096MH Z 或8.192MH Z 等 ,其他集成电路及元器件根据设计要求自己选择。

6、 用Protel 99SE 或Protel DXP 画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图(仿真1/N 分频器和1/M 分频器输出信号波形)、然后画出PCB 图。

7、 计算当F r =1KH Z 、2KH Z 、4KH Z 时1/M 分频器应该是多少分频,锁相式数字频率合成器输出频率计算:f 0=? (每个人计算f 0=?的要求见附录一电子表格)。

8、 主要参数测试:包括晶体振荡器输出频率;1/M 分频器输出频率;1/N 可编程分频器的测试;锁相环的扑捉带和同步带测试方法;锁相环压控振荡器的控制特性曲线测试方法,(以上测试要说明用何种仪器)。

做出误差分析。

9、 编写出数字锁相式频率合成器的课程设计报告。

工作量:1、数字锁相式频率合成器的总体设计。

数字频率合成器

数字频率合成器

2. 32位寄存器模块功能仿真
输入:load,din
输出:dout
分析:前两个上升沿,dinbu不变,dout值保持不变 从第2个上升沿后din值发生变化,所以从第3个上升沿开始,dout也发生变化 由以上分析可以看出 ,32位寄存器在上升沿时,将缓存数据送出, 未达到上升沿时维持原有数据不变,实现了寄存的功能。
仿真结果如下:
图1
Quartus中仿真结果
图2 matlab 中仿真结果
2、DDS调相功能仿真
保持调频功能功能仿真时仿真参数不变,将P设置为255, 根据pout=(p*2)/2^Y,得出输出信号相位偏移应为1/4个周期。
图3
Quartus中仿真结果
图4
matlab 中仿真结果
谢谢各位老师!
图1
10位加法器功能仿真
图2
10位寄存器功能仿真
通过分析发现, 10位加法器和10位寄存器分别实现了 两数相加和缓存数据的功能
DDS总体功能仿真
1、DDS调频功能仿真
设置仿真参数:将仿真结束时间设置为50ms,将输入时钟clk设置 成结束时间为50ms,时钟周期为500us, 时钟频率fc为2000HZ ,将P设置为0.
分类:
频率合成器
直接频率合成器
锁相频率合成器 锁相频率合成器
直接数字频率合成器 直接数字频率合成器
混合式频率合成器
直接数字频率合成器(DDS)
1.直接数字频率合成(DDS)技术是继直接频率合 成和间接频率合成之后,随着数字集成电路和微 电子技术的发展而迅速发展起来的第三代频率合 成技术。 2.它从相位概念出发,直接合成所需波形。 3. DDS 的 频率分辨率高
基于EDA的数字频率合成器的设计

锁相式数字频率合成器的设计实验报告解析甄选范文

锁相式数字频率合成器的设计实验报告解析甄选范文

锁相式数字频率合成器的设计实验报告解析实验四锁相式数字频率合成器的设计一. 实验目的1. 掌握锁相环及频率合成器原理。

2. 利用数字锁相环CD4046设计制作频率合成器。

3. 利用有源滤波器将CD4046输出方波。

二. 实验仪器1. DSO-2902示波器/逻辑分析仪一台 2. 模拟信号源一台 3. 锁相环电路板一个 4. 微机一台5. 微机专用直流电源一台 三. 实验原理1.锁相频率合成器原理锁相频率合成器是基于锁相环路的同步原理,由一个高准度、高稳定度的参考晶体振荡器,合成出许多离散频率。

即将某一基准频率经过锁相环(PLL )的作用,产生需要的频率。

原理框图如图4-1所示。

图4-1 锁相环原理框图由图4-1可知,晶体振荡器的频率i f 经M 固定分频后得到步进参考频率REF f ,将REF f 信号作为鉴相器的基准与N 分频器的输出进行比较,鉴相器的输出d U 正比与两路输入信号是相位差,d U 经环路滤波器得到一个平均电压c U ,c U 控制压控振荡器(VCO )频率0f 的变化,使鉴相器的两路输入信号相位差不断减小,直到鉴相器的输出为零或为某一直流电平,这时称为锁定。

锁定后的频率为0//i REF f M f N f ==即()0/i REF f N M f N f ==⋅。

当预置分频数N 变化时,输出信号频率0f 随着发生变化。

锁相环中的滤波器时间常数决定了跟随输入信号的速度,同时也限制了锁相环的捕捉范围,详细原理见参考书。

2.CD4046锁相环工作原理数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。

鉴相器有两个共用输入端INPCA和INPCB,输入端INPCA既可以与大信号直接匹配,又可直接与小信号相接。

自偏置电路可在放大器的线性区调整小信号电压增益。

鉴相器Ⅰ为异或门,鉴相器Ⅱ为四组边沿触发器。

由于CD4046的两个鉴相器输入信号均为数字信号,所以称CD4046位数字锁相环。

数字频率合成实验报告(3篇)

数字频率合成实验报告(3篇)

第1篇一、实验目的1. 了解数字频率合成(DDS)的基本原理和实现方法;2. 掌握基于FPGA的DDS信号发生器的搭建与调试方法;3. 通过实验验证DDS信号发生器的性能,包括频率、相位、幅度等。

二、实验原理数字频率合成(Direct Digital Synthesis,简称DDS)是一种利用数字技术实现频率合成的技术。

它将数字信号处理与模拟信号合成相结合,具有频率转换速度快、频率分辨率高、输出信号质量好等优点。

本实验采用FPGA实现DDS信号发生器,主要原理如下:1. 波形存储器:存储预先计算好的正弦波、方波、三角波等波形数据;2. 频率控制字:通过调整频率控制字,改变输出信号的频率;3. 相位累加器:根据频率控制字,累加相位值,生成波形数据的地址;4. 波形选择器:根据用户选择,从波形存储器中读取相应的波形数据;5. DAC(数模转换器):将数字波形数据转换为模拟信号。

三、实验设备1. FPGA开发板(如Xilinx、Altera等);2. 数字信号发生器;3. 信号分析仪;4. 电源;5. 连接线。

四、实验步骤1. 波形存储器设计:根据所需的波形类型(正弦波、方波、三角波等),计算并存储相应波形的采样点数据;2. 频率控制字设计:根据所需的频率范围和步进值,设计频率控制字生成算法;3. 相位累加器设计:根据频率控制字,设计相位累加器,实现相位累加功能;4. 波形选择器设计:根据用户输入,选择相应的波形数据;5. DAC设计:将数字波形数据转换为模拟信号;6. 硬件搭建:将上述设计模块在FPGA开发板上进行搭建;7. 软件编程:编写控制程序,实现对DDS信号发生器的频率、相位、幅度等参数的调节;8. 测试与调试:使用数字信号发生器和信号分析仪,对DDS信号发生器的性能进行测试和调试。

五、实验结果与分析1. 频率测试:调整频率控制字,观察输出信号的频率是否满足要求;2. 相位测试:调整相位累加器,观察输出信号的相位是否满足要求;3. 幅度测试:调整DAC的输出幅度,观察输出信号的幅度是否满足要求;4. 波形测试:使用信号分析仪观察输出信号的波形,验证波形是否正确。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第4章数字频率合成器的设计随着通信、雷达、宇航和遥控遥测技术的不断发展,对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。

为了提高频率稳定度,经常采用晶体振荡器等方法来解决,但它不能满足频率个数多的要求,因此,目前大量采用频率合成技术。

频率合成是通信、测量系统中常用的一种技术,它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。

频率合成的方法很多,可分为直接式频率合成器、间接式频率合成器、直接式数字频率合成器( DDS)。

直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算,得到各种所需频率。

该方法频率转换时间快(小于100ns),但是体积大、功耗大,目前已基本不被采用。

锁相式频率合成器是利用锁相环(PLL)的窄带跟踪特性来得到不同的频率。

该方法结构简化、便于集成,且频谱纯度高,目前使用比较广泛。

直接数字频率合成器(Direct Digital Frequency Synthesis简称:DDS)是一种全数字化的频率合成器,由相位累加器、波形ROM,D/A转换器和低通滤波器构成,DDS技术是一种新的频率合成方法,它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。

但合成信号频率较低、频谱不纯、输出杂散等。

这里将重点研究锁相式频率合成器。

本章采用锁相环,进行频率合成器的设计与制作。

4.1 设计任务与要求1.设计任务:利用锁相环,进行频率合成器的设计与制作2.设计指标:(1)要求频率合成器输出的频率范围f0为1kHz~99kHz;(2)频率间隔 f 为1kHz;(3)基准频率采用晶体振荡频率,要求用数字电路设计,频率稳定度应优于10-4;(4)数字显示频率;(5)频率调节采用计数方式。

3.设计要求:(1)要求设计出数字锁相式频率合成器的完整电路。

(2)数字锁相式频率合成器的各部分参数计算和器件选择。

(3)画出锁相式数字频率合成器的原理方框图、电路图(4)数字锁相式频率合成器的仿真与调试。

4.制作要求:自行装配和调试,并能发现问题解决问题。

测试主要参数:包括晶体振荡器输出频率;1/M分频器输出频率;1/N可编程分频器的测试;锁相环的捕捉带和同步带测试。

5.课程设计报告要求。

写出设计与制作的全过程,附上有关资料和图纸,有心得体会。

6.答辩要求在规定的时间内,完成叙述,并回答提问。

4.2 频率合成器的组成及工作原理频率合成器是现代通信设备的重要组成部分,频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算,产生同样稳定度和准确度的任意频率。

锁相式频率合成器, 其优点是可以实现任意频率和带宽的频率合成, 具有极低的相位噪声和杂散。

是目前应用最为广泛的一种频率合成方法。

4.2.1 数字锁相式频率合成器的组成数字锁相式频率合成器根据信道间隔和工作频率可分为间接式频率合成器和吞脉冲式频率合成器。

(1)基本单环锁相频率合成器如图 4.2.1所示是一个典型的基本单环锁相频率合成器的原理图。

它由参考振荡源、参考分频器一个典型的频率合成器主要由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)和可编程分频器组成。

图4.2.1 基本单环锁相频率合成器组成框图它仅在锁相环的反馈支路中插入一个可编程控制的分频器(N)。

信号源产生一个标准的参考信号源, 输出频率为fI, 经过R 次分频后,得到频率为fR 的参考脉冲信号。

且f r = f i/ R , f r 加至鉴相器。

另一方面, 压控振荡器产生频率为f 0 的信号, 并经过可变分频器的N次分频后获得反馈信号, 频率为f N 。

鉴相器输出相位误差信号, 经过环路滤波器后, 送到压控振荡器, 调整其输出频率 f o , 在环路锁定时,鉴相器两输入的频率相同,同时压控振荡器输出经N 次分频后得到频率为fN 的脉冲信号,它们通过鉴相器进行比相。

当环路处于锁定状态时,fR = fN = fo /N ,则:R N o Nf Nf f ==。

显然,只要改变分频比N ,即可达到改变输出频率fo 的目的,从而实现了由fR 合成fo 的任务。

在该电路中,输出频率点间隔∆f=fR 。

这样,环中带有可变分频器的PLL 就提供了一种从单个参考频率获得大量频率的方法。

环中的除N 分频器用可编程分频器来实现,这就可以按增量fr 来改变输出频率。

这是组成锁相频率合成的一种最简便的方法。

(2)变模分频锁相频率合成器变模分频锁相频率合成器也称吞脉冲式数字锁相频率合成器。

在基本的单环锁相频率合成器中,VCO 的输出频率是直接加在可编程分频器上的。

目前可编程分频器还不能工作到很高的频率,这就限制了这种合成器的应用。

加前置分频器后固然能提高合成器的工作频率,但这是以降低频率分辨力为代价的。

若以减小参考频率fr 的办法来维持原来的频率分辨力,这又将造成转换时间的加长。

最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器,也称吞脉冲技术。

它的工作速度虽不如固定模数的前置分频器那么快,但比可编程分放器要快得多.图4.2.2就是一个采用双模分频器的锁相频率合成器。

0N 1N N N 0A 1A N A图4.2.2 变模分频锁相频率合成器组成框图为保证足够小的信道间隔和比较高的工作频率,可采用吞除脉冲式数字锁相频率合成器。

所谓“吞除脉冲”技术,就是采用高速双模前置分频器,有两个分频模数,当模式控制为高电乎时分频模数为P+1,当模式控制为低电平时分频模数为P 。

双模分频器的输出同时驱动两个可编程分频器,它们分别是主计数器N 和吞食计数器A ,通常N计数(分频)器的级数大于 A 计数器的级数,即 N >A 。

并进行减法计数。

模式控制信号由两个可编程分频器产生,工作过程如下:双模分频器的输出同时驱动两个可编程分频器,它们分别预置在N 和A ,N 、A 计数器同时开始计数,并进行减法计数。

在除A 和除N未计数到零时,模式控制MC为高电平,前置分频比为P+1,双模分频器的输出频率为fo/(P十l)。

在输入A(P十1)周期之后,A计数达到零,将模式控制电平变为低电平,同时通过与门电路封锁A计数器的计数禁止端,使之停止计数,此时,除N分频器还存有N-A。

由于受模式控制低电平的控制。

双模分频器的分频模数变为P,双模分频器的输出频率为f o/P,再经(N-A)P个周期,除N,计数器也计数到零,输出低电平,将两计数器重新赋于它们的预置值N和A,同时对鉴相器输出比相脉冲,并将模式控制信号恢复到高电平。

在一个完整的周期中输入的周期数为N =A(P+1)+(N-A)P=PN+Af o=(PN+A)f N=PNf R+Af R合成频率点间隔为f R。

在这种采用变模分频器的方案中也要用可编程分频器,这时双模分频器的工作频率为合成器的工作频率fo,而两个可编程分频器的工作频率为f O/P或f O/(P十1)。

合成器的频率分辨力仍为参考频率f R,这就在保持分辨力的条件下提高了合成器的工作频率,频率转换时间也没有受到影响。

可见,合成频率点间隔变为fR。

吞脉冲式频率合成器的主要产品有MC145152、MC145156等,内部具有6位吞除计数器.这种PLL可编程频率合成器的稳定度和准确度与基准频率相当,无额外误差,在通信领域有广泛的应用。

4.2.2 锁相环路的工作原理锁相环(PLL)是一个相位误差控制系统,利用反馈控制原理实现频率及相位的同步技术。

锁相环通过比较输入信号和压控振荡器输出频率之间的相位差,产生误差控制电压来调整压控振荡器的频率,以达到与输入信号同频。

在环路开始工作时,通常输入信号的频率与压控振荡器末加控制电压时的振荡频率是不同的。

由于两信号之间存在固有的频率差,它们之间的相位差势必一直在变化,鉴相器输出的误差电压就在某一范围内摆动。

在这种误差电压控制之下,压控振荡器的频率也就在相应的范围之内变化。

若压控振荡器的频率能够变化到与输入信号频率相等,便有可能在这个频率上稳定下来(当然只有在一定的条件下才可能这样)。

达到稳定之后,输入信号和压控振荡器输出信号之间的频差为零,相位差不再随时间变化,误差控制电压为一固定值,这时环路就进入锁定状态。

1.环路组成锁相环路的基本组成框图如图4.2.3所示。

它由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)三部分组成,其中,PD和LF构成反馈控制器,而VCO就是它的控制对象。

图4.2.3 锁相环路的基本组成框图(1)鉴相器(PD)鉴相器是一相位比较装置,组成框图如图 4.2.4,鉴相器是相位比较装置。

它把输入信号vi(t)和压控振荡器的输出信号vo(t)的相位进行比较,产生对应于两信号相位差的误差电压vd(t)。

若PD为线性鉴相器,输出误差电压ud可表示如下:ud =Kdθe (θe =θR –θV)其中Kd 称为鉴相灵敏度,单位为V/rad 。

图4.2.4 鉴相器的框图可用模拟乘法器来实现鉴相器的功能。

利用模拟乘法器组成的鉴相器电路如图4.2.5所示。

图4.2.5 等效鉴相器设外界输入的信号电压和压控振荡器输出的信号电压分别为:式中的ω0为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率,称为电路的固有振荡角频率。

则模拟乘法器的输出电压uD为:用低通滤波器LF将上式中的和频分量滤掉,剩下的差频分量作为压控振荡器的输入控制电压uC(t)。

即uC(t)为:式中的ωi为输入信号的瞬时振荡角频率,θi(t)和θO(t)分别为输入信号和输出信号的瞬时相位。

令θc(t)= △ωt+θi(t)-θO(t)为两相乘电压的瞬时相位差。

则ud(t)=Kdsinθc(t)这就是相乘器作为鉴相器时的鉴相特性。

可见它是正弦特性。

在锁相环中实际采用的鉴相电路有许多,这里只是把相乘器作为鉴相器的一个通用数学模型,供分析环路之用。

(2)环路滤波器在锁相环路中,环路滤波器实际上就是一个低通滤波器,其作用是滤出除鉴相器输出的误差电压ud中的高频分量和干扰分量,得到控制电压uC ,常用的环路滤波器有RC 低通滤波器、无源比例积分滤波器及有源比例积分滤波器等。

RC 低通滤波器图4.2.6 一阶RC 低通滤波器图4.2.6为一阶RC 低通滤波器,它的作用是将ud 中的高频分量滤掉,得到控制电压uc 。

它的传输函数为ωτωωωj c j R C j t v t v j F +=+==111/1)()()(d c 1式中,τ =RC 为时间常数。

由此绘出一阶低通滤波器的幅频特性如图4.2.7所示:上限截止频率为fH ,通频带fbw =fH 。

图4.2.7一阶RC 低通滤波器幅频特性图4.2.8所示电路为较常用的滤波器,一般R2<< R1,其作用是减少高频信号的衰减,从而提高锁相环路的捕捉和跟踪(频率)范围,但抗高频干扰的性能下降。

相关文档
最新文档