集成电路引脚排列图大全
常用数字集成电路管脚排列及逻辑符号
常用数字集成电路管脚排列及逻辑符号图 D-1 74LS00 四 2 输入与非门图 D-2 74LS01 四 2 输入与非门（OC）图 D-3 74LS02 四 2 输入或非门图 D-4 74LS04 六反相器图 D-5 74LS08 四 2 输入与门图 D-6 74LS10 三 3 输入与非门图 D-7 74LS20 双 4 输入与非门图 D-8R74LS32 四 2 输入或门SQS R QR Q SRSQ图 D-9 74LS54 4 路 2-2-2-2 输入与或非门图 D-10 74LS74 双上升沿 D 型触发器图 D-11 74LS86 四 2 输入异或门图 D-1274LS112 双下降沿 J-K 触发器图 D-13 74LS126 四总线缓冲器图 D-1474LS138 3 线-8 线译码器图 D-15 74LS148 8 线-3 线优先编码器图 D-16 74LS151 8 选 1 数据选择器图 D-17 74LS153 双 4 选 1 数据选择器图 D-18 74LS161 4 位二进制同步计数器图 D-19 74LS194 4 位双向移位寄存器图 D-20 74LS196 二-五-十进制计数器图 D-21 74LS283 4 位二进制超前进位全加器图 D-2274LS290 二-五-十进制计数器图 D-23CD4011B 四 2 输入与非门图 D-24 CD4081 四 2 输入与门图 D-25555 定时器图 D-26DAC0832 8 位数模转换器图 D-27ADC0809 8 位模数转换器。
74LS系列集成块管脚图大全之一
74LS37 2输入四与非缓冲器
74LS38 2输入四或非缓冲器(集电极开路输出)
74LS40 4输入双与非缓冲器
74LS42 4线-10线译码器(BCD输入)
74LS42 4线-10线译码器(BCD输入)
74LS42 4线-10线译码器(BCD输入)
74LS42 4线-10线译码器(BCD输入)
74LS13 施密特触发双四输入与非门
74LS14 施密特触发六倒相器
74LS15 三3输入与门（oc）
74LS16 六反相缓冲器
1A 1Y 2A 2Y 3A 3Y
1 14 VCC 13 6A
2
3 4 5
12 6Y
74LS16
11
5A
10 5Y 9 4A
6
GND 7
8 4Y
YA
74LS16 六高压输出反相缓冲器/驱动器(oc,15v)
Y4
A3
B3
Y3
14
13
12
&
11
10
9
&
8
&
&
1 A1
2 B1
3 Y1
4 A2
5 B2
6 Y2
7 GND
74LS132 2输入四与非门(斯密特触发)
74LS133 13输入端与非门
74LS134 12输入端与门(三态输出)
74LS135 四异或/异或非门
74LS136 (oc)
74LS136 2输入四异或门(oc)
74LS148优先编码器
VCC YS 16 15
YEX I3 14 13
I2 12
I1 11
I0
Y0 10 9
常用集成电路外部引脚图
附录B 常用集成电路外部引脚图(1) 74LS00四2输入正“与非”门74LS00 皿VCC484A4Y383A3Y[1] LU12J LU 111IZJ1A1B 1Y2A2B 2YCWD(3) 74LS04六反相器74LS04 gLU I2J LU LU L1J 回 LU1A 1Y 2A 2Y 3A SY GND(2) 74LS02四2输入正“或非”门74LS02 Y “.BVcc 4Y 48 4A SY 3B 3A(4) 74LS08四2输入正“与”门74LS08 Y ，ASV<X 4B 4A 4Y 38 5A 3Y而冋耳冋冋回ITd 自3 4 ©⑼31A IB 1Y 2A 28 2Y GhO(5) 74LS10三3输入正“与非”门74LS10 Y-A8C(6) 74LS14六反相施密特触发器Y = AVO ： 6A 6Y 5A 5Y 4A 4Y质」 申?护卩 山山山山山山Ld1A l¥ 2A 2Y M 3Y GKD(7) 74LS20双4输入正“与非"门74LS20 Y =ABCOVbc 2D X NC 28 2A 2Y1.1A IB NC 1C 10 IV GHD(8) 74LS32 四 2^A^nY = A + Bva 4B 4A 4Y 3B M 3T(9) 74LS47 BCD到七段译码器/驱动器 (有效低、0C门、15V)74LS47Vcc f g a b c d e冋冋向冋/LLJ'・~ -*15枪入tA tAji LU ill i< 1^1 Ld iejB C LT BI RBO RW D A GHC(10) 74LS48 BCD到七段码译码/驱动器(有上拉电阻)I.T REO/R】IR1 D A GXDY = AB + CDE + FGH + IJ(13) 74LS74双D型触发器(带预置和清除、正沿触发)Vco XLR 20 2OK 2PR 20 2Q而回丽0回目国74LS74丄[£J向21㈢空也1CLR 10 1CK 1PR 1O 1O GKO(15) 74LS86四2输入异或门74LS86 Y=A«$6=AS=ABVcc 4B 4A 4Y 38 3A 3Y[iT fol 12] (Til Ro] [¥] [Tl(14) 74LS76双JK触发器(带预置和清除、负沿触发)IK IQ 1Q GNO 2K 2Q 2Q 2J74LS76Ji >: <:■n [:. <：■E L II1J3L L L£J⑥山直1CK 1PR 1CLR 1J Vcc 2CK 2PR 2CLR(16) 74LS125四总线缓冲门Y = A(带三态输出、C高时输出关断，即禁止)74LS125 zVcc 4C 4A <r X 3A 3Y 而冋冋而同回国m^n^rHTWKPT1C 1A 1Y 2C 2A 2Y GN0(11) 74LS51 2-3输入“与或非"门(12) 74LS54与或非门2丫• ：2A・26)■ ：2C・2D)74LS511Y- 1A- 16 - 1C' ♦r1D- im(17) 74LS138 3线-8线译码器 (多路转换器)驱 YO Y1 Y2 Y3 Y4 Y$ Yfl 応屁而冋叼而応冋74LS1383发・8纯话哥寥,$0转萩耳L L LL12JU J 1JL 6J I 11S JABC O2A G2B G1 Y7 GNOVoc eO GS 32 1 0 AO丽：[ii] 冋卑厄 M 冋叵]74LS148 8ft-3^ A 进创优先廉垮比4567 El A2 A1 ONC(19) 74LS151 8选1数据选择器 (多路转换器)497 A U C[?& 同而而壬]而同可(20) 74LS153 4选1数据选择器(多路转换器)ra a A 2C32C2 XI 2(» 2Y冋冋冋冋冈冋而[7]74LS151 LU LU 2J Li ±l 1 IzJ ±J3 210 Y W S GHD74LS153UlLdUJLiJlAJLLlLJLiJTc B ICS IC2 IC) ICO IT CKD(21) 74LSI60同步4位计数器(十进制，直接清除)(22) 74LS161同步4位计数器(二进制，直接清除)74LS160E 步凶使计fts ・i (柚斤陰》I1J l±] UJ L 4' HJ l± L1J l£CLR CLK AB C 0 EP CND(23) 74LS194 4位双向通用移位寄存器(24) CD4060B 二进制计数器和振荡器(分频器，14级进位)CLR $R A 8 C 0 SI GNDQ】2 Q13 QM Q6Q7 Q4 VSS(18) 74LS148 8线-3线八进制编码器VCC CO QA 06 QC QD ET 1031 CU A B C D »? ©©(25) NE555多谐振荡器(26) "741运算放大器(27) ADC0804八位模/数转换器(28) DAC0832八位数/模转换器吃CLKI DM DB1 D© 063 DM D65 DB6 C67ADC0804LdLjLJLiJLJLdLJLBJLdkJ誌药55 cum T5TTI um U1&- MKD Ur©f/2 DO©(29)七段显示数码管(示意图)DP G COM F EHill£... 、a af JA B COMC D岡冋冋回冋网冋冋网冋VCC (IE WW2 OTR M 05 «07 Uttll I<»t2网冋冋冋冋网冋冋冋冋MC0832L2JS 丽I 临D D3 D2 01 BO Uref Rfb MMD附录C常用门逻辑符号对照表。
芯片引脚图
A、B输入端，Y输出。
所有V cc均为接电源，所有GND接地。
2、74LS20四输入端双与非门
A、B、C、D输入，Y输出，NC为空。
A、B输入，Y输出
4、74LS04六反相器
A输入，Y输出
5、74LS74双D触发器
功能表
6、74LS112双J—K触发器
功能表
7、74LS161四位二进制同步计数器
引出端符号：
PCO 进位输出端
CLOCK 时钟输入端（上升沿有效）
CLEAR 异步清除输入端（低电平有效）ENP 计数控制端
ENT 计数控制端
ABCD 并行数据输入端
LOAD 同步并行置入控制端（低电平有效）QA－QD 输出端
功能表
8、74LS151 8选1数据选择器
引出端符号：
A、B、C 选择输入端
D0～D7 数据输入端
STROBE 选通输入端（低电平有效）W 反码数据输出端
Y 数据输出端
功能表。
集成电路引脚图
附录三常用集成电路芯片引脚排列图印刷电路板贴片封装芯片双列直插式封装74LS00 74LS03Y=AB四2输入正与非门Y=AB集电极开路输出的四2输入正与非门74LS0474LS08Y=A六反相器Y=AB 四2输入正与门74LS10 74LS11Y=ABC三3输入正与非门Y=ABC 三3输入正与门74LS2074LS21Y=ABCD双4输入正与非门Y=ABCD双4输入正与门74LS32 74LS48测试Y=A+B 四2输入正或门BCD-七段译码器74LS48是具有内部上拉电阻的BCD-七段译码器/驱动器。
输出高电平有效，其中，A、B、C、D是输入端，a、b、c、d、e、f是输出。
74LS51 74LS74Y=CDAB+与或非门双D型正边沿触发器74LS8674LS90CP2Y=A⊕B 四2输入异或门十进制计数器（2、5分频）74LS90是四位十进制计数器。
各有两个置“0”（R01、R02）和置“9”（R91、R92）输入端，有两个计数输入端A和B，Q A-Q D为输出。
若从A端输入计数脉冲，将Q A与B短接，则组成十进制计数器（分频器）；若从B端输入计数脉冲，把Q D与A短接，则组成二~五混合进制计数器（或五分频器）74LS112 74LS125双J -K 负边沿触发器（带预置和清除端） Y=A 三态输出的四总线缓冲门 EN 为高时禁止74LS13874LS153输出选择允许输出数据输入选通选择输出3-8线译码器/分配器 双4-1线数据选择器/多路开关 74LS138为3-8线译码器，包含三个允许输入端S 1、2S 、3S ，可对8条线中任意一条进行译码，这取决于三个二进制选择输入端A 0、A 1、A 2和三个允许输入端S 1、2S 、3S 的状态。
74LS160 74LS180数据输入输出4位同步计数器（十进制，直接清除） 9位奇/偶校验器/发生器74LS175 74LS183输入输入输出四D 型触发器（互补输出，共直接清除） 双保留进位全加器74LS183全加器每一位有一个单独的进位输出，它可在多输入保留进位方法中使用，能在不大于两级门的延时内产生真和、真进位输出。
常用集成电路引脚排列图
A0 A1 A2 S2 S3 S1
1
2
3
4
56
Y7 GND
78
74LS151 8 选 1 数据选择器
16 15 14 13 12 11 10 9 VCC 2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3
1S 1A0 1A1 1Y0 1Y1 1Y2 1Y3 GND 12345678
74LS153 双 4 选 1 数据选择器
VCC 1RD 2RD 2CP 2K 2J 2SD 2Q 74 LS 112
1CP 1K 1J 1SD 1Q 1Q 2Q GND
74LS138 38 线译码器
74LS139 双 24 线译码器
74LS148 83 线编码器
16 15 14 13 12 11 10 9
VCC Y0 Y1 Y2 Y3 Y4 Y5 Y6
14 13 12 11 10 9 8
VCC 2CP 2 CR 2 Q 0 2 Q1 2Q2 2 Q3
1C P 1 CR 1Q 0 1Q 1 1 Q 2 1 Q 3 地
1234
56
7
14 13 12 11 10 9 8
VDD
≥1
≥1
≥1
≥1
GND
1234567
CC4011 74LS02 四 2 输入与非门 CC4012 双 4 输入与非门 CC4013 双 D 触发器
12 3 45 6 78
A B C D E F GND 1234567
74LS74 双 D 触发器
14
13 12
11
10
9
8
VCC 2RD 2D 2CP 2S D 2Q 2Q
74 LS 74