第三章数字逻辑

合集下载

数字逻辑第三章加法器.ppt

四位二进制并行加法器
三、四位二进制并加法器的外部特性和逻辑符号 1．外部特性
图中，A4、A3、A2、A1 ------- 二进制被加数； B4、B3、 B2、B1 ------- 二进制加数； F4、 F3、 F2、 F1 ------相加产生的和数； C0 --------------------来自低位的进位输入； FC4 -------------------向高位的进位输出。
a3b1
+) 乘积 Z5 a3b2 Z4 a2b2 Z3
a2b1
a1b2 Z2
a1b1
Z1
因为： ☆1位二进制数乘法法则和逻辑“与”运算法则相同，“积”项aibj(i =1，2，3；j=1，2)可用两输入与门实现。 ☆对部分积求和可用并行加法器实现。所以：该乘法运算电路可由6个两输入与门和1 b2 个4位二进制并行加法器构成。逻辑电路图如右图所示。
四位二进制并行加法器
实现给定功能的逻辑电路图如下图所示。 1) 输入端A4、A3、A2、 A1输入8421码；
2) 而从另一输入端B4、 B3、B2、B1输入二进制数0011； 3) 进位输入端C0接上“0”；
4) 可从输出端F4、F3、F2、 F1得到与输入8421码对
应的余3码。
四位二进制并行加法器
Z5 Z4 Z3 Z 2 Z1
F4 F3 F2 F 1 FC4 T 693 C0
0
A4 A3 A2 A1
B4 B 3 B2 B1
＆
＆
＆
＆
＆
＆
b1
a3
a2
a1 0 a 3
a2
a1
FA4
F3 C3
FA3
F2

《数字逻辑教案》

《数字逻辑教案》word版第一章：数字逻辑基础1.1 数字逻辑概述介绍数字逻辑的基本概念和特点解释数字逻辑在计算机科学中的应用1.2 逻辑门介绍逻辑门的定义和功能详细介绍与门、或门、非门、异或门等基本逻辑门1.3 逻辑函数解释逻辑函数的概念和作用介绍逻辑函数的表示方法，如真值表和逻辑表达式第二章：数字逻辑电路2.1 逻辑电路概述介绍逻辑电路的基本概念和组成解释逻辑电路的功能和工作原理2.2 逻辑电路的组合介绍逻辑电路的组合方式和连接方法解释组合逻辑电路的输出特点2.3 逻辑电路的时序介绍逻辑电路的时序概念和重要性详细介绍触发器、计数器等时序逻辑电路第三章：数字逻辑设计3.1 数字逻辑设计概述介绍数字逻辑设计的目标和方法解释数字逻辑设计的重要性和应用3.2 组合逻辑设计介绍组合逻辑设计的基本方法和步骤举例说明组合逻辑电路的设计实例3.3 时序逻辑设计介绍时序逻辑设计的基本方法和步骤举例说明时序逻辑电路的设计实例第四章：数字逻辑仿真4.1 数字逻辑仿真概述介绍数字逻辑仿真的概念和作用解释数字逻辑仿真的方法和工具4.2 组合逻辑仿真介绍组合逻辑仿真的方法和步骤使用仿真工具进行组合逻辑电路的仿真实验4.3 时序逻辑仿真介绍时序逻辑仿真的方法和步骤使用仿真工具进行时序逻辑电路的仿真实验第五章：数字逻辑应用5.1 数字逻辑应用概述介绍数字逻辑应用的领域和实例解释数字逻辑在计算机硬件、通信系统等领域的应用5.2 数字逻辑在计算机硬件中的应用介绍数字逻辑在中央处理器、存储器等计算机硬件部件中的应用解释数字逻辑在计算机指令执行、数据处理等方面的作用5.3 数字逻辑在通信系统中的应用介绍数字逻辑在通信系统中的应用实例，如编码器、解码器、调制器等解释数字逻辑在信号处理、数据传输等方面的作用第六章：数字逻辑与计算机基础6.1 计算机基础概述介绍计算机的基本组成和原理解释计算机硬件和软件的关系6.2 计算机的数字逻辑核心讲解CPU内部的数字逻辑结构详细介绍寄存器、运算器、控制单元等关键部件6.3 计算机的指令系统解释指令系统的作用和组成介绍机器指令和汇编指令的概念第七章：数字逻辑与数字电路设计7.1 数字电路设计基础介绍数字电路设计的基本流程解释数字电路设计中的关键概念，如时钟频率、功耗等7.2 数字电路设计实例分析简单的数字电路设计案例讲解设计过程中的逻辑判断和优化7.3 数字电路设计工具与软件介绍常见的数字电路设计工具和软件解释这些工具和软件在设计过程中的作用第八章：数字逻辑与数字系统测试8.1 数字系统测试概述讲解数字系统测试的目的和方法解释测试在保证数字系统可靠性中的重要性8.2 数字逻辑测试技术介绍逻辑测试的基本方法和策略讲解测试向量和测试结果分析的过程8.3 故障诊断与容错设计解释数字系统中的故障类型和影响介绍故障诊断方法和容错设计策略第九章：数字逻辑在现代技术中的应用9.1 数字逻辑与现代通信技术讲解数字逻辑在现代通信技术中的应用介绍数字调制、信息编码等通信技术9.2 数字逻辑在物联网技术中的应用解释数字逻辑在物联网中的关键作用分析物联网设备中的数字逻辑结构和功能9.3 数字逻辑在领域的应用讲述数字逻辑在领域的应用实例介绍逻辑推理、神经网络等技术中的数字逻辑基础第十章：数字逻辑的未来发展10.1 数字逻辑技术的发展趋势分析数字逻辑技术的未来发展方向讲解新型数字逻辑器件和系统的特点10.2 量子逻辑与量子计算介绍量子逻辑与传统数字逻辑的区别讲解量子计算中的逻辑结构和运算规则10.3 数字逻辑教育的挑战与机遇分析数字逻辑教育面临的挑战讲述数字逻辑教育对培养计算机科学人才的重要性重点和难点解析重点环节一：逻辑门的概念和功能逻辑门是数字逻辑电路的基本构建块，包括与门、或门、非门、异或门等。

《数字逻辑》第3章习题答案

习
题
【3-1】填空： (1) 逻辑代数中有三种最基本运算：与、或和非，在此基础上又派生出五种基本运算，分别为与非、或非、异或、同或、和与或非。 (2) 与运算的法则可概述为：有 0 出 0 ，全 1 出 1 ；类似地，或运算的法则为有”1”出”1”，全”0”出”0” 。 (3) 摩根定理表示为： A B = A B ； A B = A B 。 (4) 函数表达式 Y= AB C D ，则其对偶式为 Y ' = ( A B)C D 。积的形式结果应为 M ( 0,1,2,4,5,8,9,10)。 (5) 函数式 F=AB+BC+CD 写成最小项之和的形式结果应为 m ((3,6,7,11,12,13,14,15))，写成最大项之
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
1 1 0 0 1 0
【3-8】写出下列函数的反函数 F ，并将其化成最简与或式。 (1) F1 ( A D )( B C D)( AB C ) (2) F2 ( A B )( BCD E )( B C E )(C A) (3) F3 A B C A D (4) F4 ( A B)C ( B C ) D 解： (1) F1 AD C (2) F2 AB A C E (3) F3 AB AC A D (4) F4 BC C D ABD A B C 【3-9】用对偶规则，写出下列函数的对偶式 F ，再将 F 化为最简与或式。 (1) F1 AB B C A C (2) F2 A B C D (3) F3 ( A C )( B C D)( A B D) ABC (4) F4 ( A B )( A C )( B C )(C D) (5) F5 AB C CD BD C 解：题中各函数对偶函数的最简与或式如下： (1) F1 A BC AB C (2) F2 A B D A C D (3) F3 AC A BD (4) F4 A BC B C CD (5) F5 ABC D (6) F6 AB C D 【3-10】已知逻辑函数 F A B C , G=A⊙B⊙C，试用代数法证明： F G 。解：

数字逻辑第3章门电路

逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V，保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间（Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗：静态功耗：电路的输出没有状态转换时的功耗。动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路

计算机组成原理3-数字逻辑

04
数字逻辑在计算机中的应用
计算机中的基本数字逻辑单元
01
逻辑门
逻辑门是构成数字逻辑电路的基本单元，如与门、或门、非门等。它们
按照一定的逻辑关系组合，实现各种复杂的逻辑功能。
02
触发器
触发器是计算机中常用的存储单元，它能够存储一位二进制信息，具有
记忆功能。常见的触发器有RS触发器、D触发器和JK触发器等。
03
编码器与译码器
编码器用于将输入的信号或数据转换为二进制代码，而译码器则将二进
制代码转换为对应的输出信号或数据。编码器和译码器在计算机中用于
数据传输和存储。
计算机中的存储器
寄存器
寄存器是计算机中用于存储数据的临时存储单元，其特点是存取速度快，但容量较小。寄存器常用于CPU内部的数据传输和运算。
THANKS
感谢观看
输出Y仅在所有输入A、B都为高电平时为高电平。
OR门
输出Y在任一输入A、B为高电平时为高电平。
NOT门
输出Y与输入A的电平相反。
XOR门
输出Y在输入A、B不同电平时为高电平，相同时为低电平。
NOR门
输出Y在所有输入A、B都为低电平时为低电平。
NAND门
输出Y在任一输入A、B为高电平时为低电平。
05
数字逻辑的发展趋势与展望
可编程逻辑器件的发展
现场可编程门阵列（FPGA）
FPGA是一种可由用户配置的集成电路，通过编程实现各种数字逻辑功能。随着技术的进步，FPGA的规模和性能不断提升，应用范围越来越广泛。
专用集成电路（ASIC）
ASIC是一种定制的集成电路，针对特定应用进行优化设计。随着工艺技术的进步，ASIC的集成度和性能得到大幅提升，同时降低了功耗和成本。

数字逻辑第三章(2014)

.0 1 1 1 1
1 10 01
F
F1=A
F2=BC
以上分析可知：（1）阻塞圈可大可小，小可以到某个最小项，大可超过头部因子的合并圈；（2）为保证尾因子的“非”内不再有非，阻塞圈也应包含1重心；大的阻塞圈可以使变量少，但究竟选大还是选小，应考虑此
阻塞圈（尾因子）的公用程度。
用阻塞法设计三级与非电路
• 如三级门设计中，输入全为原变量，就应当围绕1重心来圈。
• 实际围绕1重心来圈时，有时将0方格也圈入，所以要设法将圈入的0方格扣除，扣除的方法是用被扣除的最小项的非之积来扣除，这就是阻塞逻辑，因为在其相应输入组合下值为0，禁止了积项输出“1”，使积项受控制。
阻塞的结果由两部分因子构成：一部分因子为原变量形式，称为头部因子；另一部分因子为带“非”号形式，称为尾因子。
F A B AB ( A B)( AgB)
AB AB ( A B)( A B)
该函数表达式简单，不用列真值表，由表达式直接可以知道电路的逻辑功能。这是一个异或电路。
逻辑图
逐从
1
级输写入
出到
输
出
逻辑表达式
化简
2
最简与或
表达式
组合逻辑电路的分析
A
& F1
__ __
__
= AD AD BC
3.3 组合逻辑电路的设计方法
• 组合电路的设计就是根据逻辑功能的要求，设计出实现该功能的最优逻辑电路。
• 从采用的器件来看，
– 小规模集成电路（SSI） – 中规模集成电路（MSI） – 大规模集成电路（LSI）
追求的目标是最少门数追求集成块数的减少

《数字逻辑》第3章作业与习题_单选题第六小题已更正版本

。
20．如果某 TTL 与非门的输入低电平噪声容限 VNL=0.7V，输入低电平
ViL=0.2V，那么它的关门电平 Voff 为
。
21．对于或非门，只要有一个输入为高电平，则输出就为电平，所以
对或非门多余输入端的处理不能接电平。
22．对于 TTL 与非门，只要有一个输入为低电平，则输出就为电平，
为
，按抗干扰能力强弱的顺序依次为
，按静态功耗低和高的顺序依次为
。
6. 假设 VGS(TH)为开启电压，一般在 1~3V 范围内，则 NMOS 管当
时
截止，当
时导通；PMOS 管当
时截止，当
时
导通。
7. CMOS 反相器是由
作为驱动管，
作为负载管形成了电
路结构。
2）单选题
1．硅二极管导通和截止的条件是（）。
不形成
；在外电场作用下，
和
均能参与导电。
7．半导体中载流子的两种运动方式指
运动和
运动。
8．硅二极管的截止条件是
，导通条件是
。
9．数字电路中的晶体三极管作为开关元件，主要工作在
和
。
10．三种基本逻辑门是
、
、
。
11．与门是可以实现
的电路。
12．在 TTL 电路中，输入端悬空等效于逻辑电平，但为了避免引入干
② 输出端能带同类门的输入端个数
③ 输出端能带同类门的个数
④ 输入端数
7．输出端可直接连在一起实现“线与”逻辑功能的门电路是（）。
① 与非门
② 或非门 ③ OC 门
④ 异或门
8．两输入变量 A、B 的逻辑门的输出、输入如图所示，根据输出波形 Y，该

数字逻辑课件-第3章组合逻辑电路

A B A & H
F
B F tpd tpd
3.3 组合电路中的竞争冒险
二、竞争现象与冒险的产生 A B C
& P2
1
& P1
&
F
A C B
B
H H
F A B BC A B BC
P2 P1 F
当A=C=1时 F B B 1 从理论上看：不论B为什么，输出都为1
3.3 组合电路中的竞争冒险
制数的数值范围指示器，电路的输入A、B、C、D是一位十进制数的NBCD码，即X=8A+4B+2C+D，要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z A BD BC A BD BC
A 1 d A 1 1 D d d D d 1 d 1 B d B C
Z
1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 1
&
&
&
&
1
a
1
b
1
c
1
d
Z ab cd bc d a b d
ab c d进
制数的数值范围指示器，电路的输入A、B、C、D是一位十进制数的NBCD码，即X=8A+4B+2C+D，要求当X≥5时，输出F=1，否则 F=0，该电路能实现四舍五入。 C
Z= RYG+RG+RY
5、用与非门构成逻辑电路 Z= RYG+ RG+ RY =RYG + RG + RY = RYG • RG
1 1
1
• RY
&

数字逻辑(欧阳星明)第三章

14
第三章
集成门电路与触发器
3.2.2 晶体三极管的开关特性一．静态特性晶体三极管由集电结和发射结两个PN结构成。根据两个PN结的偏置极性，三极管有截止、放大、饱和3种工作状态。一个用NPN型共发射极晶体三极管组成的简单电路及其输出特性曲线如下图所示。
15
第三章
集成门电路与触发器
该电路工作特点可归纳如下：
12
第三章
集成门电路与触发器
产生反向恢复时间tre 的原因？ ★ 二极管外加正向电压 UF 时，PN结两边的多数载流子不断向对方区域扩散，一方面使空间电荷区变窄，另一方面使相当数量的载流子存储在PN结的两侧。 ★ 当输入电压突然由正向电压UF变为反向电压UR时，PN 结两边存储的载流子在反向电压作用下朝各自原来的方向运动，即P 区中的电子被拉回 N区，N区中的空穴被拉回 P区，形成反向漂移电流IR 。开始时空间电荷区依然很窄，二极管电阻很小，反向电流 IR ≈UR /R。经过时间ts 后，PN 结两侧存储的载流子显著减少，空间电荷区逐渐变宽，反向电流慢慢减小；直至经过时间tt 后，IR 减小至反向饱和电流IS，二极管截止。
MOS集成电路又可进一步分为： PMOS( P-channel Metel Oxide Semiconductor)； NMOS(N-channel Metel Oxide Semiconductor)； CMOS(Complement Metal OxideSemiconductor)。 ┊ CMOS电路应用较普遍，因为它不但适用于通用逻电路的设计，而且综合性能最好。
4
第三章
集成门电路与触发器
双极型集成电路又可进一步可分为： TTL(Transistor Transistor Logic)电路； ECL(Emitter Coupled Logic)电路； I2L(Integrated Injection Logic)电路。 ┊ TTL电路的“性能价格比”最佳，应用最广泛。

数字逻辑-第三章概要PPT课件

开通时间：从反向截止变为正向导通所需要的时间。
反向恢复时间tre：二极管从正向导通到反向截止所需的时间。
一般反向恢复时间比开通时间大得多。
tre一般为纳秒数量级（通常tre ≤5ns ）。
28.01.2021
-
12
3.2.2 三极管的开关特性
1. 静态特性及开关等效电路在数字电路中，三极管作为开关元件，主要工
28.01.2021
-
36
(使保3)输与开非出门门电电输平平出达V为到ON低标：电准开平低门时电电所平平允VSV许L的O的N输是最入指小电在输平额入，定高即负电指载平确下。，它表示使与非门开通的最小输入高电平。
反时的映抗V了O干高N的扰电产能平品力抗规愈干范强扰值。能为力V，ONV≤O1N.8愈V。小开，门在电输平入的高大电小平
28.01.2021
-
15
图2-4 三极管开关等效电路 (a) 截止时 (b) 饱和时
28.01.2021
-
16
2. 三极管的开关时间（动态特性）
延迟时间td
上升时间tr 开启时间ton
28.01.2021
图2-5 三极管- 的开关时间
存储时间ts 下降时间tf 关闭时间17toff
(1) 开启时间ton 三极管从截止到饱和所需的时间。
半导体二极管、三极管和MOS管，则是构成这种电子开关的基本开关元件。
28.01.2021
-
6
理想开关的开关特性：
(1) 静态特性：断开时，开关两端的电压不管多大，等效电阻 ROFF = 无穷，电流IOFF = 0。
闭合时，流过其中的电流不管多大，等效电阻 RON = 0，电压UAK = 0。

第三章数字逻辑课件

图3.3 常用逻辑门的两种表示形式电路名称原符号
1
变形符号
跟随器
非门
1
&
≥1
与门
或门
与非门
或非门与或非门
&
≥1 & ≥1
异或门
=1
⒉ 门的等效符号:
对上述常用门中输入信号进行有效级变换(变反)，并按照DeMorgan定律得到的门的等效符号。实际上，等效变换即为小圆圈（表示反相器）在门的符号上的出现和移动。如下图
• 目的：使逻辑电路的功能一目了然 • 结果：使所选用器件引端的有效级与所给的信号有效级相匹配 • 方法：对器件引端的有效级进行变换。
例：下面两组的各四种分别表示四个完成同一逻辑功能的器件：
四种 “或” 功能四种 “与” 功能
≥1 ≥1 ≥1 ≥1
或门（7432）
& 与门（7408）
或非门（7402）
第三章
组合逻辑电路的分析与设计
Combinational Logic Circuit Analysis & Design
逻辑电路的分类：组合逻辑电路
Combinational Logic Circuit 时序逻辑电路 Sequential Logic Circuits
组合逻辑电路的特点：电路输出仅取决于当时的输入，而与过去的输入情况无关。时序逻辑电路的特点：电路输出不仅取决于当时的输入，而且也与过去的输入情况有关，即与过去的电路状态有关。
逻辑非符号体制
在本体制下存在两级对应关系： ⑴ 电路的外部逻辑状态与内部逻辑状态的对应关系。例：所示框图中 a、b、c、d为外部逻辑状态； ENABLE、DO、RDY、SID为内部逻辑状态。

数字逻辑第三章

F=F=(AD+BD)
23
第三步根据函数的“与—或—非” 表达式画出逻辑电路图。
F=F=(AD+BD)
A D B D
&
≥1 F
24
例3.4 用“异或”门实现函数 F(A,B,C)=∑m(1,2,4,7)
解：观察卡诺图，具备一定的条件 AB C 00 01 11 10 0 0 1 0 1 1 1 0 1 0
第三章
组合逻辑电路
组合逻辑电路的定义基本的逻辑运算及对应逻辑电路组合逻辑电路的分析组合逻辑电路的设计竞争与冒险问题的解决
1
★
数字电路分为两大类:组合逻辑电路和时序逻辑电路。所谓组合逻辑电路，是指电路在任何时刻的输出变量值仅与当时的输入变量值有关，而与过去输入的值无关，即电路不具有记忆功能。表现在逻辑电路中既是没有反馈回路。组合逻辑电路模型如下图所示，它可以有若干个输入变量和若干个输出变量，每个输出变量都是输入变量的逻辑函数，某一时刻的函数值只与当前的输入变量的取值有关。
A 1
C B
&
&
F
D
&
F=A•BC•BD
52
例3.10 设计一个四位二进制码的奇偶位发生器和奇偶检测器
2
3
上面的组合逻辑电路的模型可以用函数式表示为：
4
3.1 逻辑门电路--简单逻辑门电路
1.“与”门：能实现“与”逻辑功能的电路称为“与”门。
A B &
F=AB
5
2.“或”门：能实现“或”逻辑功能的电路称为“或”门。
A B ≥1
F=A+B
6
3.“非”门：能实现“非”逻辑功能的电路称为“非”门。

数字逻辑课后答案第三章

第三章时序逻辑1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。

解：2. 说明由RS 触发器组成的防抖动电路的工作原理，画出对应输入输出波形解：3. 已知JK 信号如图，请画出负边沿JK 触发器的输出波形（设触发器的初态为0）1)(1=+++=+c b a Qa cb Q nn4. 写出下图所示个触发器次态方程，指出CP 脉冲到来时，触发器置“1”的条件。

解：（1），若使触发器置“1”，则A 、B 取值相异。

（2），若使触发器置“1”，则A 、B 、C 、D 取值为奇数个1。

5.写出各触发器的次态方程，并按所给的CP 信号，画出各触发器的输出波形（设初态为0）解：6. 设计实现8位数据的串行→并行转换器。

B A B A D +=DC B A K J ⊕⊕⊕==Q AQ B Q D Q C Q E Q F Q7. 分析下图所示同步计数电路解：先写出激励方程，然后求得状态方程状态图如下：该计数器是五进制计数器，可以自启动。

8. 作出状态转移表和状态图，确定其输出序列。

解：求得状态方程如下故输出序列为：000119. 用D 触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器解：先列出真值表，然后求得激励方程PS NS 输出N0 0 0 0 0 1 00 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1化简得：逻辑电路图如下：n Q 2n Q 1n Q 012+n Q 11+n Q 10+n Q n n n nn n n n n n nnQ Q Q Q Q Q Q Q Q Q Q Q Z 121002*********+==+==+++nnn nnn nnnn QQ Q D QQ Q D QQ Q Q D 121211121122+====+==+++10. 用D 触发器设计3位二进制加法计数器，并画出波形图。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

NAND
and NOR (与非和或非)
3
Digital Logic Design and Application (数字逻辑设计及应用)
Review of Chapter 3 (第三章内容回顾)

Logic Families: TTL Family and CMOS Family (逻辑系列：TTL系列和 CMOS系列) CMOS Logic Level (CMOS逻辑电平)
电压传输特性
Digital Logic Design and Application (数字逻辑设计及应用)
3.5 CMOS Steady-State Electrical Behavior (CMOS稳态电气特性)

Logic Levels Specifications (逻辑电平规格) VIHmin VILmax 0.3VCC LOW (低态) VOLmax 地＋0.1V HIGH (高态) ABNOMAL (不正常状态) VOHmin VCC－0.1V
N-Channel (N沟道)
Drain (漏极) Gate (栅极 ) +
Vgs
Gate (栅极) +
Source (源极)
Drain (漏极)
Vgs
4
Source (源极)
P-Channel (P沟道)
Digital Logic Design and Application (数字逻辑设计及应用)
3.5 CMOS Steady-State Electrical Behavior (CMOS稳态电气特性)
Logic
Levels and Noise Margins ( 逻辑电平和噪声容限)
VOUT 5.0
Tp VOUT 1.5 3.5 5.0 VIN VIN Tn VDD = +5.0V
12
VDD = +5.0V
CMOS Inverter (CMOS反相器)
VCC
Z
A
Z
B
6
A
Digital Logic Design and Application (数字逻辑设计及应用)
Review of Chapter 3
CMOS NOR Gate (CMOS或非门)
VDD = +5.0V
CMOS Inverter (CMOS反相器)
VCC
A
B Z
Z
A
7
Digital Logic Design and Application (数字逻辑设计及应用)
Review of Chapter 3
Non-inverting Gate (非反相门)
VDD = +5.0V
CMOS Inverter (CMOS反相器)
VCC
Z
A A
Z
8
Digital Logic Design and Application (数字逻辑设计及应用)
0.7VCC
13
Digital Logic Design and Application (数字逻辑设计及应用)
Review of Chapter 3

The Additive “on” Resistance of series transistors limits the Fan – In of CMOS gates. (导通电阻的可加性限制了CMOS门的扇入数) VDD = +5.0V V = +5.0V
Digital Logic Design and Application (数字逻辑设计及应用)
Chapter 3 Digital Circuits (数字电路)
Give a knowledge of the Electrical aspects of Digital Circuits (介绍数字电路中的电气知识)
物理上的
而不是逻辑上的
DC
(直流噪声容限)
Fun-Out
10
(扇出)
Digital Logic Design and Application (数字逻辑设计及应用)
3.4 Electronic Behavior of CMOS Circuits (CMOS电路的电气特性)

Speed, Power Consumption (速度、功耗) Noise, Electrostatic Discharge (噪声、静电放电)
Review of Chapter 3
CMOS Inverter (CMOS反相器)
VDD = +5.0V
VCC
Tp
VOUT VIN Tn A Z
5
Digital Logic Design and Application (数字逻辑设计及应用)
Review of Chapter 3
CMOS NAND Gate (CMOS与非门)
DD
A B Z Z
A
B
9
Digital Logic Design and Application (数字逻辑设计及应用)
3.4 Electronic Behavior of CMOS Circuits (CMOS电路的电气特性)
Logic
Voltage Levels (逻辑电压电平) Noise Margins

Data Sheet （数据表） Specifications (规格说明) （Table 3-3 P99）

11
Open-Drain Outputs, Three State Outputs (漏极开路输出、三态输出)
Digital Logic Design and Application (数字逻辑设计及应用)
1
Digital Logic Design and Application (数字逻辑设计及应用)
Review of Chapter来自3 PositiveLogic and Negative Logic
Vcc R VOUT VIN
(正逻辑和负逻辑)
Three
basic logic functions: AND, OR, and NOT
2
(三种基本逻辑：与、或、非)
获得高、低电平的基本原理
Digital Logic Design and Application (数字逻辑设计及应用)
Review of Chapter 3 (第三章内容回顾)
Three
kinds of Description Method
(三种描述方法)： Truth Table (真值表) Logic Expression (逻辑表达式) Logic Circuit (逻辑符号)