第14章触发器和时序逻辑电路-习题
时序电路练习题
时序电路习题一、填空1、寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。
2、双拍工作方式的数码寄存器工作时需_____________。
3、按计数器中各触发器翻转时间可分为_________，________。
4、触发器有______个稳定状态，所以也称____________。
5、时序电路主要由________和 ________所构成，是一种具有_______功能的逻辑电路，常见的时序电路类型有___________和__________6、计数器的功能是_______________________,按计数时个触发器状态转换与计数脉冲是否同步，可分为__________和________。
_________计数器是各种计数器的基础。
7、4个触发器构成的8421BCD 码计数器，共有_______个无效状态，即跳过二进制数码_______到_______6个状态。
8、具有3个触发器的二进制计数器，他又_______种计数状态；具有4个触发器的二进制计数器，它有_____种计数状态。
9、JK 触发器是________（为1有效边沿有效）。
10. 1n n n Q JQ KQ +=+是_______触发器的特性方程。
11、1n n Q S RQ +=+是________触发器的特性方程，其约束条件为__________。
12、1n n n Q TQ TQ +=+是_____触发器的特征方程。
13、我们可以用JK 触发器转换成其他逻辑功能触发器，令__________________，即转换成T 触发器；令_______________，即转换为'T触发器；令________________，即转换成D触发器。
二、选择1、存储8位二进制信息要（）个触发器。
2、对于T触发器，若原态Qn=0，欲使新态Qn+1=1，应使输入T=（）。
(完整版)触发器时序逻辑电路习题答案
第4章 触发器4.3 若在图4.5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其Q 和Q 端波形，设初态Q =0。
SRCP图4.27 题4.3图解：图4.5电路为同步RS 触发器，分析作图如下：S RQ4.5 设图4.28中各触发器的初始状态皆为Q =0，画出在CP 脉冲连续作用下个各触发器输出端的波形图。
Q 11CPQ 3CPCPQ 2Q 6Q 4Q 5CP图4.28 题4.5图解：Q Q nn 111=+ Q Q n n 212=+ Q Q nn 313=+Q Q n n 414=+ Q Q n n 515=+ Q Q nn 616=+Q 1CP Q 2Q 3Q 4Q 5Q64.6 试写出 图4.29(a)中各触发器的次态函数（即Q 1 n+1 、 Q 2 n+1与现态和输入变量之间的函数式），并画出在图4.29（b ）给定信号的作用下Q 1 、Q 2的波形。
假定各触发器的初始状态均为Q =0。
1A BCP＞1D C1=1A BQ 1Q 2Q 2(a)BA(b)图4.29题4.6图解：由图可见：Q B A AB Q n n 111)(++=+ B A Q n ⊕=+12B A Q 2Q 14.7 图4.30（a ）、（b ）分别示出了触发器和逻辑门构成的脉冲分频电路，CP 脉冲如图4.30（c ）所示，设各触发器的初始状态均为0。
（1）试画出图（a ）中的Q 1、Q 2和F 的波形。
（2）试画出图（b ）中的Q 3、Q 4和Y 的波形。
Y（b ）（c ）CPQ 1Q 2（a ）图4.30 题4.7图解： （a ）Q Q nn 211=+ QQ nn 112=+ Q F 1CP ⊕= R 2 = Q 1 低电平有效CPQ 1Q 2F（b ）Q Q Q n n n 4313=+ Q Q Q n n n 4314=+ Q Q Y nn43=CP 3= CP 上降沿触发 CP 4= CP 下降沿触发CPQ 3Q 4Y4.8 电路如图4.31所示，设各触发器的初始状态均为0。
触发器和时序逻辑电路
(2) 第二位触发器 FF1 ，在 Q0 = 1 时再来一种时钟脉冲才翻转，故 J1 = K1 = Q0 ；
大家网：
(3) 第三位触发器 FF2 ，在 Q1= Q0 = 1 时再来一种时钟脉冲才翻转，故 J2 = K2 = Q1Q0 ；
大家网：
只有当初钟脉冲来到后，即 CP = 1 时，触发器才按 R 、S 端旳输入状态 来决 定其输出状态。
触发器置R和D0 或置是S1直D，接一置般0用和于直置接初置态1。端在，工就作是过不程经中过它时们钟处脉于冲1 旳态控。制能够对基本
可控 RS 触发器旳逻辑式
Q S CP Q ，
可分四种情况分析CP = 1 时触 发器旳状态转换和逻辑功能，如右 表所示。
转一次，即
，具有计数功能。
SD
S
Q
D
1D
CP
C1
Q
RD
R
Q Q n1
n
上升沿 D 触发 器图形符号
1D
Q
CP
C1
Q
D 触发器转换 为 T 触发器
大家网：
返回
14.2 寄存器
寄存器用来临时存储参加运算旳数据和运算成果。
14.2.1 数码寄存器
下图是由 D 触发器(上升沿触发)构成旳四位数码寄存器，这是并行输入/并行 输出旳寄存器。工作之初要先清零。
时序逻辑电路旳特点：它旳输出状态不但决定于当初旳输入状态，而且还与电 路旳原来状态有关，也就是时序逻辑电路具有记忆功能。
触发器是时序逻辑电路旳基本单元。
大家网：
14.1 双稳态触发器
14.1.1 RS 触发器
触发器练习题
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。
（）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。
（）7、触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（）27、各触发器的信号来源不同的计数器称为同步计数器（）28、1个触发器可以存放2个二进制数（）29、D触发器只有时钟脉冲上升沿有效的品种。
时序逻辑电路练习题
一、填空题1. 基本RS触发器，当R、S都接高电平时，该触发器具有____ ___功能。
2．D 触发器的特性方程为___ ；J-K 触发器的特性方程为______。
3．T触发器的特性方程为。
4．仅具有“置0”、“置1”功能的触发器叫。
5．时钟有效边沿到来时，输出状态和输入信号相同的触发器叫____ _____。
6. 若D触发器的D端连在Q端上，经100 个脉冲作用后，其次态为0，则现态应为。
7．JK触发器J与K相接作为一个输入时相当于触发器。
8. 触发器有个稳定状态，它可以记录位二进制码，存储8 位二进制信息需要个触发器。
9．时序电路的次态输出不仅与即时输入有关，而且还与有关。
10. 时序逻辑电路一般由和两部分组成的。
11. 计数器按内部各触发器的动作步调，可分为___ ____计数器和____ ___计数器。
12. 按进位体制的不同，计数器可分为计数器和计数器两类；按计数过程中数字增减趋势的不同，计数器可分为计数器、计数器和计数器。
13．要构成五进制计数器，至少需要级触发器。
14．设集成十进制（默认为8421码）加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为。
15．欲将某时钟频率为32MHz的CP变为16MHz的CP，需要二进制计数器个。
16. 在各种寄存器中，存放N位二进制数码需要个触发器。
17. 有一个移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数4，则需将该移位寄存器中的数移位，需要个移位脉冲。
18．某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此其稳态为态，暂稳态为态。
19．单稳态触发器有___ _个稳定状态，多谐振荡器有_ ___个稳定状态。
20．单稳态触发器在外加触发信号作用下能够由状态翻转到状态。
21．集成单稳态触发器的暂稳维持时间取决于。
22. 多谐振荡器的振荡周期为T=tw1+tw2，其中tw1为正脉冲宽度，tw2为负脉冲宽度，则占空比应为_______。
数字电子技术时序逻辑电路习题
5、画逻辑电路图
T1 = Q1 + XQ0 T0 = XQ0 + XQ0 Z = XQ1Q0
第43页/共55页
6、检查自启动
全功能状态转换表
现 入 现 态 次 态 现驱动入 现输出
Xn Q1n Q0nQ1n+1Q0n+1 T1 T0
Zn
1/0
0/0 0 0 0 0 1 0 1
0
现入 现态 次 态
X Q1 Q0 Q1 Q0 0 0 00 1 0 0 11 0 0 1 00 0
1 0 00 1 1 0 11 0 1 1 01 1 1 110 0
现驱动入 现输出
D1 D0 01 10 00
Z1 Z2
00 00 10
01 10 11 00
00 00 00 01
D1 = Q1Q0 + Q1Q0X
标题区
节目录
第14页/共55页
X/Z
S0 1/0
S1
1/1
0/0
S2
10101…
题6.2(1)的状态转移图
③ 状态间的转换关系
标题区
节目录
第15页/共55页
X/Z
0/0 S0 1/0
S1 1/0
1/1
11…
0/0
0/0
100…
S2
题6.2(1) 的原始状态转移图
标题区
节目录
第16页/共55页
(2) 解：① 输入变量为X、输出变量为Z；
S1 1/0
11…
0/0
1/1
0/0
100…
S2
题6.2(2) 的原始状态转移图
标题区
节目录
第19页/共55页
电工学习题2014_下册
第 14 章半导体器件一、选择题1、对半导体而言，其正确的说法是( )。
(1) P 型半导体中由于多数载流子为空穴，所以它带正电。
(2) N 型半导体中由于多数载流子为自由电子，所以它带负电。
(3) P 型半导体和 N 型半导体本身都不带电。
2、在图 14-1 所示电路中，Uo 为 ( ) 。
(1) -12V (2) -9V (3) -3VR- 0V D Z11V 3kΩ-9VUo DZ2U o + + R- -图14-1 图14-2 图14-33、在图 14-2 所示电路中，二极管 D1、D2、D3 的工作状态为( ) 。
(1) D1、D2 截止， D3 导通 (2) D1 截至， D2、D3 导通 (3) D1、D2、D3 均导通4、在图 14-3 所示电路中，稳压二极管 Dz1 和 Dz2 的稳定电压分别为 5V 和 7V，其正向压降可忽略不计，则 Uo 为( ) 。
(1) 5V (2) 7V (3) 0V5、在放大电路中，若测得某晶体管的三个极的电位分别为 6V，1.2V 和 1V，则该管为( )。
(1) NPN 型硅管 (2) PNP 型锗管 (3) NPN 型锗管6、对某电路的一个 NPN 型的硅管进行测试，测得 UBE>0，UBC>0，UCE>0，则此管工作在 ( ) 。
(1)放大区 (2)饱和区 (3) 截至区7、晶体管的控制方式为( ) 。
(1)输入电流控制输出电压 (2)输入电流控制输出电流 (3)输入电压控制输出电压二、判断题1、晶体管处于放大区，其 PN 结一定正偏。
( )2、三极管由二极管构成的，三极管具有放大作用，故二极管也具有放大作用。
( )3、二极管正向导通，反向截止，当反向电压等于反向击穿电压时，二极管失效了，故所有的二极管都不可能工作在反向击穿区。
( )三、填空题1、若本征半导体中掺入某 5 价杂质元素，可成为，其多数载流子为。
若在本征半导体中掺入某 3 价杂质元素，可成为，其少数载流子为。
时序逻辑电路习题解答
5-1 分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。
CLKZ图 题 5-1图解：从给定的电路图写出驱动方程为：00121021()n n nn n D Q Q Q D Q D Q ⎧=⎪⎪=⎨⎪=⎪⎩将驱动方程代入D 触发器的特征方程D Qn =+1，得到状态方程为：10012110121()n n n n n n n n Q Q Q Q Q Q Q Q +++⎧=⎪⎪=⎨⎪=⎪⎩由电路图可知，输出方程为2nZ Q =根据状态方程和输出方程，画出的状态转换图如图题解5-1(a ）所示，时序图如图题解5-1(b ）所示。
题解5-1(a ）状态转换图1Q 2/Q ZQ题解5-1(b ）时序图综上分析可知，该电路是一个四进制计数器。
5-2 分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A 为输入变量。
YA图 题 5-2图解：首先从电路图写出驱动方程为：()0110101()n n n n nD AQ D A Q Q A Q Q ⎧=⎪⎨==+⎪⎩将上式代入触发器的特征方程后得到状态方程()101110101()n n n n n n nQ AQ Q A Q Q A Q Q ++⎧=⎪⎨==+⎪⎩电路的输出方程为：01n nY AQ Q =根据状态方程和输出方程，画出的状态转换图如图题解5-2所示YA题解5-2 状态转换图综上分析可知该电路的逻辑功能为：当输入为0时，无论电路初态为何，次态均为状态“00”，即均复位；当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。
5-3 已知同步时序电路如图(a)所示，其输入波形如图 (b)所示。
试写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。
X(a) 电路图1234CLK5678X(b)输入波形 图 题 5-3图解：电路的驱动方程、状态方程和输出方程分别为：00101100011011011, ,n n n n n n n n n nJ X K X J XQ K XQ X Q XQ XQ XQ Q XQ XQ XQ Y XQ ++⎧==⎪⎨==⎪⎩⎧=+=⎪⎨⎪=+=+⎩= 根据状态方程和输出方程，可分别做出1110,n n Q Q ++和Y 的卡诺图，如表5-1所示。
时序逻辑电路思考题与习题题解
思考题与习题题解5-1 填空题（1）组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与电路原来所处的状态无关；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号有关；与信号作用前电路原来所处的状态有关。
（2）构成一异步n2进制加法计数器需要n 个触发器，一般将每个触发器接成计数或T’型触发器。
计数脉冲输入端相连，高位触发器的CP 端与邻低位Q端相连。
（3）一个4位移位寄存器，经过 4 个时钟脉冲CP后，4位串行输入数码全部存入寄存器；再经过 4 个时钟脉冲CP后可串行输出4位数码。
（4）要组成模15计数器，至少需要采用 4 个触发器。
5-2 判断题（1）异步时序电路的各级触发器类型不同。
（×）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
（×）（3）具有N 个独立的状态，计满N 个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。
（√）（4）计数器的模是指构成计数器的触发器的个数。
（×）5-3 单项选择题（1）下列电路中，不属于组合逻辑电路的是（D）。
A.编码器B.译码器C. 数据选择器D. 计数器（2）同步时序电路和异步时序电路比较，其差异在于后者( B )。
A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关（3）在下列逻辑电路中，不是组合逻辑电路的有( D)。
A.译码器B.编码器C.全加器D.寄存器（4）某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作需要（B）时间。
μS μS μS（5）用二进制异步计数器从0做加法，计到十进制数178，则最少需要（ C ）个触发器。
（6）某数字钟需要一个分频器将32768Hz的脉冲转换为1HZ的脉冲，欲构成此分频器至少需要（B）个触发器。
（7）一位8421BCD码计数器至少需要（B）个触发器。
5-4 已知图5-62所示单向移位寄存器的CP 及输入波形如图所示，试画出0Q 、1Q 、2Q 、3Q 波形（设各触发初态均为0）。
时序逻辑电路习题
触发器一、单项选择题：(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0B、1C、QD、(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0B、1C、Q(4)请选择正确的RS触发器特性方程式。
A、B、C、 (约束条件为)D、(5)请选择正确的T触发器特性方程式。
A、B、C、D、(6)试写出图所示各触发器输出的次态函数(Q)。
n+1A、B、C、D、(7)下列触发器中没有约束条件的是。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器二、多项选择题：(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表B、特性方程C、状态转换图D、状态转换卡诺图(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0B、J=Q,K=C、J=,K=QD、J=Q,K=0(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1B、J=0,K=0C、J=1,K=0D、J=0,K=1(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1B、J=1,K=0C、J=K=0D、J=0，K=1三、判断题：(1)D触发器的特性方程为Q n+1=D，与Q无关，所以它没有记忆功能。
（）n(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
（）(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
(9)D触发器的特性方程为Q n+1=D，与Q n无关，所以它没有记忆功能( )。
(10)对于边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次( )。
四、填空题：(1)触发器有（）个稳态，存储8位二进制信息要（）个触发器。
(2)在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的（），触发方式为（）式或（）式的触发器不会出现这种现象。
时序逻辑电路习题解答
5-1分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程, 画出电路的状态转换图和时序图。
解：从给定的电路图写出驱动方程为:D o (Q 0Q i n)e Q 2D i Q 01D 2 Q i nQ 01 1(Q 0Q n)eQ ；Q i n 1Q 0Q 21Q ；由电路图可知，输出方程为Z Q ；CLK将驱动方程代入D 触发器的特征方程Q n 1D ，得到状态方程为:5-1(a )所示，时序图如图题解Z图题5-1图根据状态方程和输出方程，画出的状态转换图如图题解题解5-1(a )状态转换图综上分析可知，该电路是一个四进制计数器。
5-2分析图所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。
A 为输入变量。
解：首先从电路图写出驱动方程为：D o A& D i A Qg ：A （Q ： Q i n）将上式代入触发器的特征方程后得到状态方程Q 0 1AQ ：Q ：1 AQ 0Q ：A （Q nQ ：）电路的输出方程为：CLKQ i12345——-A1 11 t----------- 1------------ 1|| 1 » 1 1 1----------- 1 ---------- 1 --------------►CLK0 Q 2/Z 仝题解5-1（b ）时序图0 Q o 胃AY图题5-2图丫AQoQ；根据状态方程和输出方程，画出的状态转换图如图题解5-2 所示综上分析可知该电路的逻辑功能为：当输入为0时，无论电路初态为何，次态均为状态" 00”，即均复位；当输入为1时，无论电路初态为何，在若干CLK 的作用下，电路最终回到状态“10”。
5-3已知同步时序电路如图（a ）所示，其输入波形如图 （b ）所示。
试写出电路的驱动方 程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。
CLK 1 2345678（b ）输入波形 图题5-3图解：电路的驱动方程、状态方程和输出方程分别为:J 。
时序逻辑电路14
功能说明： 当 CR = 1 时，计数器置零。
当 CR = 0 时，计数器输出状态与 LD、CP+ 与CP- 有关。
当 LD = 0 时，QA、QB、QC 、QD 由输入数据A、B、C、D
直接控制，达到预置数码之目的。
当 LD = 1 时，若计数脉冲从 CP+ 端输入则进行加法计数； 若计数脉冲从 CP- 端输入则进行减法计数。
在电源 Vcc 和地之间接入一只 0.1 µF 的旁路电容。与 CT74LS194 相容的
组件有 CC40194 和 C422 等。
CT74LS194 功能表
CR
M1
M0
0
x
x
1
0
0
1
0
1
1
1
0
1
1
1
功能
清零 保持 右移 左移 并行输入
14.2.3 环形脉冲分配
环形脉冲分配器：使一个矩形脉冲，按一定的顺序在输出 端 Q0 ~ Q3 之间，轮流分配反复循环输出的电路。
14.2.2 移位寄存器
在实际应用中，经常要求寄存器中数码能逐位向左或向右 移动。
一、单向移位寄存器
1．右移寄存器 各触发器的输出端 Q 与右邻触发器 D 端相连；各 CP 脉冲 输入端并联；各清零端并联。
工作过程：
寄存器初始状态 Q0Q1Q2Q3 = 0000，D0D1D2D3 = 0000，输入 数据为 1010； 第 1 个 CP上升沿出现前：Q3Q2 Q1Q0 = 0000，D3D2D1D0 = 0000 第 1 个 CP 上升沿出现时：Q0Q1Q2Q3 = 0000，D0D1D2D3 = 1000 第 2 个CP 上升沿出现时：Q0Q1Q2Q3 = 1000，D0D1D2D3 = 0100 第 3 个 CP 上升沿出现时：Q0Q1Q2Q3 = 0100，D0D1D2D3 = 1010 第 4 个 CP 上升沿出现时：Q0Q1Q2Q3 = 1010
触发器和时序逻辑电路测试题
触发器和时序逻辑电路测试题（十二章，十三章）一、填空题1、存放N为二进制数码需要_______个触发器。
2、一个四位二进制减法计数器状态为_______时，在输入一个计数脉冲，计数状态为1111，然后向高位发_____信号。
3、时序逻辑电路在结构方面的特点是;由具有____逻辑门电路和具有______的触发器两部分组成。
4、十进制计数器最少要用______个触发器。
5、用N个触发器可以构成存放_______位二进制代码寄存器。
6、在数字电路系统中，按逻辑功能和电路特点，各种数字集成电路可分位________逻辑电路和_________逻辑电路两大类。
7、8421BCD码位1001，它代表的十进制是_________。
8、8421BCD码的二一进制计数器当前计数状态是1000，再输入三个计数脉冲，计数状态位________。
9、数码寄存器主要由______和______组成，起功能是用来暂存_______数码。
10、同步计数器各个触发器的状态转换，与________同步，具有______特点。
11、寄存器在断电后，锁存的数码_______。
12、4个触发器构成8421BCD码计数器，共有______个无效状态，即跳过二进制数码_________到______6个状态。
二、判断题、1、移位寄存器每输入一个脉冲时，电路中只有一个触发器翻转。
（）2、移位寄存器即可并行输出也可串行输出。
（）3、右移寄存器存放的数码将从低位到高位，依次串行输入。
（）4、八位二进制能表示十进数的最大值是256. （）5、表示一位十进制数至少需要二位二进制。
（）6、触发器实质上就是一种功能最简单的时序逻辑电路，是时序逻辑存储记忆的基础。
（）7、数码寄存器存放的数码可以并行输入也可以串行输入。
（）8、显示器属于时序逻辑电路类型。
（）9、计数器、寄存器和加法器都属于时序逻辑电路。
（）10、时序逻辑电路具有记忆功能。
（）11、用4个触发器可构成4位二进制计数器。
时序逻辑电路习题解答
自我测验题1．图T4.1所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是。
A．SR=0B．SR=1C．S+R=0D．S+R=1QG22QRS图T4.1 图T4.22．图T4.2所示为由与非门组成的基本SR锁存器，为使锁存器处于“置1”状态，其RS⋅应为。
A．RS⋅=00C．RS⋅=10D．RS⋅=113．SR锁存器电路如图T4.3所示，已知X、Y波形，判断Q的波形应为A、B、C、D 中的。
假定锁存器的初始状态为0。
XYXYABCD不定不定（a）(b)图T4.34．有一T触发器，在T=1时，加上时钟脉冲，则触发器。
A．保持原态B．置0C．置1D．翻转5．假设JK触发器的现态Q n=0，要求Q n+1=0，则应使。
A．J=×，K=0B．J=0，K=×C．J=1，K=×D．J=K=16．电路如图T4.6所示。
实现AQQ nn+=+1的电路是。
A AA AA ．B ．C ．D ．图T4.67．电路如图T4.7所示。
实现n n Q Q =+1的电路是 。
CPCPCPA ．B ．C ．D ．图T4.78．电路如图T4.8所示。
输出端Q 所得波形的频率为CP 信号二分频的电路为 。
1A ． B ． C ．D ．图T4.89．将D 触发器改造成T 所示电路中的虚线框内应是 。
TQ图T4.9A ．或非门B ．与非门C ．异或门D ．同或门 10．触发器异步输入端的作用是 。
A ．清0 B ．置1 C ．接收时钟脉冲 D ．清0或置1 11．米里型时序逻辑电路的输出是 。
A ．只与输入有关B ．只与电路当前状态有关C ．与输入和电路当前状态均有关D ．与输入和电路当前状态均无关12．摩尔型时序逻辑电路的输出是 。
A ．只与输入有关 B ．只与电路当前状态有关C ．与输入和电路当前状态均有关D ．与输入和电路当前状态均无关13．用n 只触发器组成计数器，其最大计数模为 。
A ．nB ．2nC ．n 2D ．2 n14．一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数B ．01100C ．01010D ．00111图T4.1516．电路如图T4.16所示，假设电路中各触发器的当前状态Q 2 Q 1 Q 0为100，请问在时钟作用下，触发器下一状态Q 2 Q 1 Q 0为 。
用VHDL语言描述时序逻辑电路
第14章 触发器和时序逻辑电路
接上，相同 qb是q非 q是q 流程 如果clr=’1’ 计数器清零 时钟上升沿来到 d向q敷值
2010.03
END rtl; LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL； ENTITY rplcont IS
PORT(clk,clr,:IN STD_LOGIC;
U:dffr PORT MAP(clk=>count_in_bar(i), clr=>clr,d=>count_in_bar(i+1),
q=>count(i),qb=>count_in_bar(i+1); END GENERATE; END rtl;
接上，相同
第14章 触发器和时序逻辑电路
2010.03
qa<=count_4(0); qb<= count_4(1); qc<= count_4(2);
qd<= count_4(3);
PROCESS(clk,clr) BEGIN IF(clr=’1’) THEN count_4<=”0000”;
构造一个12进制计数器 四位计数器位数从3到0
计数器中的qa是0位 计数器中的qb是1位 计数器中的qc是2位 计数器中的qd是3位 流程
表14.27 计数器的功能表
输入端 clr en clk 1×× 00×
01
输出端 qd qc qb qa
0 00 0 不变 不变 不 不变
变 计数值加1
第14章 触发器和时序逻辑电路
2010.03
LIBRARY IEEE;
IEEE库
USE IEEE.STD_LOGIC_1164.ALL；
电工电子技术与技能 第3版 教案第14章 组合逻辑电路和时序逻辑电路
课题14.1组合逻辑电路概述14.2编码器课型新课授课班级授课时数 2教学目标1.了解组合逻辑电路的种类，理解组合逻辑电路的读图方法和步骤。
2.了解编码器的基本功能及典型集成电路各引脚功能。
3.能根据集成电路逻辑功能表，正确使用编码器。
教学重点1.了解组合逻辑电路的种类，理解组合逻辑电路的读图方法和步骤。
2.了解编码器的基本功能及典型集成电路各引脚功能。
教学难点1.了解组合逻辑电路的种类，理解组合逻辑电路的读图方法和步骤。
2.了解编码器的基本功能及典型集成电路各引脚功能。
教学方法读书指导法、分析法、演示法、练习法。
学情分析教后记新课A. 话题引入数字逻辑电路是由基本逻辑门按照所实现的逻辑功能需要而拼装组合成的，根据数字电路逻辑功能的不同特点，可以将数字电路分成两大类,一类称为组合逻辑电路（简称组合电路），另一类称为时序逻辑电路（简称时序电路）。
B. 新授课14.1组合逻辑电路概述1. 组合逻辑电路的特点组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
也就是说，组合逻辑电路不具记忆功能，输出与输入信号作用前的电路状态无关。
常见的组合逻辑电路有编码器和译码器。
2. 组合逻辑电路的分析就是通过分析给定的逻辑电路图，找出电路的逻辑功能来，即求出逻辑函数式和真值表。
分析步骤一般为：a) 根据逻辑电路，从输入到输出逐级推出输出逻辑函数式。
b) 化简逻辑函数式，使逻辑关系简单明了。
c) 根据化简后的逻辑函数式写出真值表，分析电路的逻辑功能。
例15-1 试分析图14-1所示逻辑电路的逻辑功能。
解：1. 根据逻辑电路图逐级写出电路逻辑函数式ABC Y =1， ABC A AY Y •==12 ABC B BY Y •==13 ABC C CY Y •==14 432Y Y Y Y ++=ABC C ABC B ABC A •••++=2. 化简图14-1 例14-1逻辑电路ABC C ABC B ABC A Y•••++=)(C B A ABC ++=• C B A ABC +=3. 根据化简后的表达式写出真值表，如表14-1所示。
《时序逻辑电路》单元基础练习题
《时序逻辑电路》单元基础练习题一、填空题1、触发器具有种稳定状态。
在输入信号消失后，能保持输出状态不变，也就是说它具有功能。
在适当触发信号作用下，从一个稳态变为另一个稳态，因此，触发器可作为信息的存贮单元。
2、主从型触发器可以避免现象的产生。
3、触发器按照逻辑功能来分，类型主要有、、和，以及只具有功能的计数型触发器。
4、与非门构成的基本RS触发器的约束条件是R+S不能为。
5、触发器电路中，S D端、R D端可以根据需要预先将触发器或，而不受的同步控制。
6、JK触发器具有、、和逻辑功能。
7、为提高触发器工作的可靠性，增强抗干扰能力，常用触发器。
其输出状态仅取决于CP 或时触发器的状态。
8、在数字电路中，按照逻辑功能和电路特点，各种数字集成电路可分为逻辑电路和逻辑电路两大类。
9、时序电路一般由具有作用的电路和具有作用的电路两部分组成。
10、常用于接收、暂存、传递数码的时序电路是。
存放n位二进制数码需要个触发器。
11、能实现操作的电路称为计数器。
计数器按CP控制方式不同可分为计数器和计数器。
进制计数器是各种计数器的基础。
12、一个完整的数字译码显示电路通常由，，和四部分组成。
13、数码寄存器采用的方式存储数码，移位寄存器具备的特点。
14、计数电路还常用作器。
15、在频率测试电路中，若在0.0002s内，显示器显示为1000，则待测频率为KH Z。
二、选择题1、基本RS 触发器电路中，触发脉冲消失后，其输出状态（ ）A ：恢复原状态B ：保持现状态C ：出现新状态D ：不能确定 2、触发器与组合逻辑电路比较（ ）A ：两者都有记忆能力B ：只有组合逻辑电路有记忆能力C ：只有触发器有记忆能力D ：两者都没有记忆能力 3、在图中，由JK 触发器构成了（ ）A ：D 触发器B ：基本RS 触发器C ：T 触发器D ：同步RS 触发器 4、D 型触发器逻辑功能为（ ）A ：置0、置1B ：置0、置1、保持C 、保持、计数D ：置0、置1、保持、计数 5、下列真值表为JK 触发器的真值表的是（A 、B 为输入）（ ）6、某四位右移寄存器初始并行输出状态为1111，若串行输入数据为1001，则第三个CP 脉冲作用下，并行输出的状态为（ ）A ：1111B ：0111C ：0011D ：1001 7、下列电路中不属于时序电路是（ ）A ：同步计数器B ：数码寄存器C ：译码器D ：异步计数器 8、为了提高电路抗干扰能力，触发脉冲宽度是（ ）A ：越宽越好B ：越窄越好C ：无关的J KC A B C D9、不能完成计数功能的逻辑图为（ ）A B C D 10、如图对该触发器波形图说法正确的是（ ）A ：第1时钟脉冲Q 状态错 CP 1 2 3 4B ：第2时钟脉冲Q 状态错C ：第3时钟脉冲Q 状态错 CPD ：第4时钟脉冲Q 状态对 Q 11、下列说法错误的是A ：JK 触发器的特性方程是Q n+1=J Q n +K Q nB ：n 进制计数器，所计最大十进数为n-1。
数电习题及答案
２．能实现算术加法运算的电路是____。
（a）与门（b）或门（c）异或门（d）全加器
答案（d）注释：与门，或门，异或门等实现的是逻辑运算，半加器，全加器，加法器实现的是算术运算
３．N位二进制译码器的输出端共有____个。
（a）2n个（b） 个（c）16个（d）12个
答案（b）
４．3线-8线译码器74LS138，若使输出 ，则对应的输入端 应为____.
0 0 1
0 1 0
0 1 1
1 0 0
0 0 0
0
0
0
0
1
（3）求状态方程
（4）驱动方程 （5）逻辑图（略）
[题7.1]分析图P7.1所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。
解：触发器的驱动方程
触发器的状态方程
输出方程
状态转换图如图A7.1所示
解：采用同步预置数法， 。
计数器起始状态为0011，结束状态为1010，所以该计数器为八进制加法计数器。
状态转换图略。
[题8.4] 分析图P8.4的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。十进制计数器74160的功能表如表8.2.6所示。
解：该计数器采用异步清零法， 。
计数器起始状态为0000，结束状态为1000（状态1001只是维持瞬间），所以该计数器为九进制加法计数器。
（a）001（b）100（c）101（d）110
答案（c）
5．要使3-8线译码器正常工作，使能控制端 、 、 的电平信号为____。
（a）011（b）100（c）000（d）0101
答案（b）
二、试用３线－８线译码器74LS138和门电路实现一个判别电路，当输入的三位二进制代码能被２整除时电路输出为１，否则为０。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第14章 触发器和时序逻辑电路
A 选择题
14.1.1 触发器如图14.01所示，设初始状态为0，则输出Q的波形为图14.02中的（ ）。
图14.01 习题14.1.1的图 图14.02 习题14.1.1的图
14.1.2 触发器如图14.03所示，设初始状态为0，则输出Q的波形为图14.04中的（ ）。
图14.03 习题14.1.2的图 图14.04 习题14.1.2的图
14.1.3 图14.05所示的触发器具有（ ）功能。
（1）保持 （2）计数 （3）置1
图14.05 习题14.1.3的图
14.1.4 在图14.06所示的电路中，触发器的原状态Q1Q0＝01，则在下一个CP作用下，Q1Q0
为（ ）。
（1）00 （2）01 （3）10
图14.06 习题14.1.4的图 图14.07 习题14.1.5的图
14.1.5在图14.07所示的电路中，触发器的原状态Q1Q0＝00，则在下一个CP作用下，Q1Q0为
（ ）。
（1）00 （2）01 （3）10
14.3.1 图14.08所示的是（ ）计数器。
（1）七进制 （2）八进制 （3）九进制
图14.08 习题14.3.1的图
14.4.1 由555定时器组成的单稳态触发器如图14.4.2（a）所示，若加大电容C的电容值，
则（ ）。
（1）增大输出脉冲u0的幅度
（2）增大输出脉冲u0的宽度
（3）对输出脉冲u0无影响
14.4.2 由555定时器组成的多谐振荡器如图14.4.3（a）所示，欲使振荡频率增高，则可（ ）。
（1）减小C （2）增大R1,R2 （3）增大U CC
B基本题
14.1.6 当基本RS触发器D R和D S端加上图14.09所示的波形时，试画出Q端的输出波形。
设初始状态为0和1两种情况。
14.1.7 当可控RS触发器CP，S和R端加上图14.10所示的波形时，使画出Q端的输出波形。
设初始状态为0和1两种情况。
图14.09 习题14.1.6的图 图14.10 习题14.1.7的图
14.1.8 当主从型JK触发器的CP，J、K端分别加上图14.11所示的波形时，试画出Q端的
输出波形。
设初始状态为0。
14.1.9 已知时钟脉冲CP的波形如图14.1.6所示，试分别画出14.12中各触发器输出Q的
波形。
设它们的初始状态均为0.指出哪个具有计数功能。
14.1.10 在图14.13所示的逻辑图中，试画出Q1和Q2端的波形，时钟脉冲CP的波形如图
14.1.6所示。
如果时钟脉冲的频率是4000Hz，那么Q1和Q2波形的频率各为多少？
设初始状态Q1＝Q2＝0。
图14.11 习题14.1.8的图
图14.12 习题14.1.9的图
图14.13 习题14.1.10的图
14.1.11 图14.14所示电路是一个可以产生几种脉冲波形的信号发生器。
试从所给的时钟脉
冲CP画出Y1，Y2，Y3三个输出端的波形。
设触发器的初始状态为0。
14.1.12 图14.15（a）所示是一个单脉冲输出电路，试用一片74LS112型双下降沿JK触发
器[其外引线排列如图14.15（b）所示]和一片74LS00型四2输入与非门[图13.2.3
（b）]连接该电路，画出接线图，并画出CP，Q1，Q2，Y的波形图。
图14.14 习题14.1.11的图
图14.15 习题14.1.12的图
14.1.13 74LS75型四上升沿D触发器和74LS112型双下降沿JK触发器的接线图如图14.16
（a）所示，它们的外引线排列分别如图14.5.2（b）和图14.15（b）所示。
（1）试画出逻辑电路；（2）设CP，D R，D1的波形如图14.16（b）所示，试画出两个触发器输出端Q的波形。
两个触发器的初始状态为0.
图14.16 习题14.1.13的图
14.3.2 试用反馈置“9”法将74LS290型计数器改成七进制计数器。
14.3.3 试用两片74LS290型计数器接成二十四进制计数器。
14.3.4 试列出图14.17所示计数器的状态表，从而说明它是一个几进制计数器。
设初始状
态为000.
图14.17 习题14.3.4的图
14.3.5 逻辑电路如图14.18所示。
设Q A＝1，红灯亮；Q B＝1，绿灯亮；Q C＝1，黄灯亮。
试
分析该电路，说明三组彩灯点亮的顺序。
在初始状态，3个触发器的Q端均为0.
此电路可用于晚会对彩灯采光。
图14.18 习题14.3.5的图
14.3.6 分析图14.19的逻辑电路，说明发光二极管作亮3s、暗2s、的循环。
图14.19 习题14.3.6的图
14.4.3 图14.20所示是一个防盗报警电路，a、b两端被一细铜丝接通，此铜丝置于盗窃者
必经之处。
当盗窃者闯入室内将铜丝碰断后，扬声器即发出报警声（扬声器电压为
1.2V，通过电流为40mA）。
（1）试问555定时器接成何种电路？（2）说明本报警
电路的工作原理。
图14.20 习题14.4.3的图
14.4.4 图14.21所示是一简易触摸开关电路，当手摸金属片时，发光二极管亮，经过一定
时间，发光二极管熄灭。
试说明其工作原理，并问发光二极管能亮多长时间？（输
出端电路稍加改变也可接门铃、短时用照明灯、厨房排烟风扇等）。
14.4.5 图14.22所示是一门铃电路，试说明其工作原理。
图14.21 习题14.4.4的图 图14.22 习题14.4.5的图
C 拓宽题
14.1.14 图14.23所示是有或非门组成的基本RS触发器，输入端R D和S D高电平有效，试仿
照表14.1.1列出它的逻辑状态表，并与由与非门组成的基本RS触发器作一比较。
图14.23 由或非门组成的基本RS触发器
（a）逻辑图； （b）逻辑符号
14.2.1 试用3个D触发器组成4位移位寄存器。
14.3.7 图14.24所示的是两个3位异步二进制计数器，试列出它们的状态表，画出波形图，
判断是加法还是减法计数器，并说明在电路结构上有何区别。
图14.24 习题14.3.7的图。