七路抢答器报告

电子课程设计实验报告

名称：

学号：

专业：

姓名：

目录

一、前言 (2)

二、设计内容与要求 (3)

三、设计思想和原理 (4)

3.1 总体设计方案 (4)

3.1.1 设计思路 (4)

3.1.2 设计框图 (5)

3.2 单元电路设计 (5)

3.2.1 抢答部分 (5)

3.2.2 定时部分 (9)

四、芯片管脚图和真值表 (14)

五、心得与体会 (20)

附录 (21)

1、元器件清单21

2、电路原理图 (22)

3、PCB板图与工艺图 (23)

一、前言

随着科学技术的不断发展，人们学科学、学技术、学知识的手段也多种多样，例如七路抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。利用本次设计出的电路制造成的定时抢答器，即可轻松实现在7人或7个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。

在本次课程设计中，将主要设计一个供七人使用的定时抢答器。主要实现以下功能：（1）为7位参赛选手各提供一个抢答按钮，分别编号S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示；（5）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（6）若设定时间内无选手进行抢答（按对应按钮），则系统禁止选手超时抢答；（7）优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出。

数字抢答器由主体电路与扩展电路组成，优先编码电路、锁存器、译码电路将选手的输入信号在显示器上输出；用控制电路和主持人开关启动电路，以上两部分组成主体电路。经过布线、焊接、调试等工作后数字抢答器成形。

二、设计内容与要求

设计目的：

通过本课程设计，掌握数字电路系统的设计方法。

基本功能：

1.设计一个智力抢答器，可同时供7名选手参加比赛，对应7个抢答按钮。

2.主持人设置一个控制开关，用来控制系统的清零（显示数码管灭）和抢答开

始。

3.抢答器具有数据所存功能，抢答开始后，若有选手抢答，编号立即锁存，LED

显示选手编号，并封锁输入电路。

4.参赛选手在设定的时间（9秒倒计时）内抢答，抢答有效，定时器停止工作，

显示选手编号和抢答时刻的时间，并保持到主持人将系统清零为止。

5.如果定时抢答的时间已到，却没有选手抢答，本次抢答无效，并封锁输入电

路，禁止超时抢答。

扩展功能：

1.扬声器给出抢答音响提示或报警提示。

2.延长抢答时间（如30秒倒计时）。

3.主持人设定抢答时间，启动开始后，定时器立即减计时，并用显示器显示。

三、设计思想和原理

3.1总体设计方案

3.1.1设计思路

①主持人按下复位按钮后，控制电路对编码电路、锁存电路控制使抢答器允许输入，使之处于等待状态。

②当有人抢答时，信号通过按钮送到编码电路，编码电路通过编码把结果送入锁存电路锁存，锁存电路把结果又传给译码电路，译码电路把送来的信号译码驱动显示电路，显示出抢答者的组号。

③在优先抢答者按钮的同时控制电路通过对编码电路和锁存电路的使能控制使别的抢答者再按钮时失去作用，实现第一抢答信号得鉴别和锁存功能。

接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置"开始"状态，宣布"开始"抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成——优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。

3.1.2设计框图

3.2单元电路设计

3.2.1抢答部分

此部分电路主要完成的功能是实现7路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。

使用优先编码器 74LS148 和锁存器 74LS279 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。

编码部分主要由芯片74LS148优先编码器完成。它对由按钮送来的信号进行优先编码，并输出结果。以下是对74LS148的介绍：

74LS148的输入端和输出端为低电平有效。0—7是输入信号，A2A1A0为三位二进制编码输出信号。EI为使能输入端，当EI＝1时，编码器禁止编码，当EI＝0时，允许编码。EO是使能输出端，只有在EO＝0，而0—7均无编码输入

信号时为0。GS为优先编码输出端，在GS＝0而0—7的其中之一有信号时，GS ＝0。0—7各输入端的优先顺序为：7的级别最高，0的级别最低。如果7端输入为0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按7端编码，A2A1A0＝000。

本设计中位七路抢答，0端应接高电平或悬空，这样才会对其他路抢答没有影响。1—7分别接到7个选手按钮，当某路选手最先按下抢答按钮，即该路输入低电平，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端代码。如按下S3，且优先级别比它高的4，5，6，7输入均为1时，输出代码为100，这就是编码器的工作原理。

锁存部分用的是74LS279，以下是对它的介绍：

74LS279是由与非门构成的基本RS触发器，它有4种基本状态：

1.保持状态。当输入端接入S=R=1的电平时，如果基本SR触发器现态

Q=1、Q=0，则触发器次态Q=1、Q=0；若基本SR触发器的现态Q=0、Q=1，则触发器次态Q=0、Q=1。即S=R=1时，触发器保持原状态不变。

2.置0状态。当S=1，R=0时，如果基本SR触发器现态为Q=1、Q=0，因R=0，会使Q=1，而Q=1与S=1共同作用使Q端翻转为0；如果基本SR触发器现态为Q=0、Q=1，同理会使Q=0，Q=1。只要输入信号S=1，R=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。

3.置1状态。当S=0、R=1时，如果触发器现态为Q=0、Q=1，因S=0，会使G1的输出端次态翻转为1，而Q=1和R=1共同使G2的输出端Q=0；同理当Q=1、Q=0，也会使触发器的次态输出为Q=1、Q=0；只要S=0、R=1，无论触发器现态如何，均会将触发器置1。

当Q=1、Q=0，也会使触发器的次态输出为Q=1、Q=0；只要S=0、R=1，无论触发器现态如何，均会将触发器置1。

4.不定状态。当S=R=0时，无论触发器的原状态如何，均会使Q=1，Q=1