ALLEGRO常见问题大全

合集下载

allegro常见问题解答

allegro常见问题解答allegro常见问题解答allegro是Cadence 推出的先进 PCB 设计布线工具，下面店铺准备了关于allegro常见问题解答，欢迎大家参考!1 无论哪个版本都经常出现自动退出，提示为非法操作，然后不能存盘，自动退出。

(ALLEGRO)(出现这种情况，主要是操作系统方面的原因，ALLEGRO要求在英文NT或WINDOWS 2000下使用.在中文WINDOWS 2000下,出错概略提高许多。

事实上，设计人员应充分使用Allegro的Autosave 功能，以避免各种情况下引起的数据丢失。

提示：Allegro在异常退出时，会在当前设计目录下产生一个后缀为sav的文件。

用Allegro打开该文件，另存为brd文件即可)2在ALLEGRO中，编辑焊盘时，经常会出现“执行程序错误”而退出程序，且没有备份文件，导致之前的工作白费。

(此问题14.1已经解决，而且同样与操作系统有关)3 在从自动布线器(SPECCTRA)建军回到ALLEGRO后，输出表层的线、孔就与器件成为一个整体，移动器件时，线、孔就附在上面一起移动。

(实际上，这个功能是Cadence应大多数用户要求而添加上的，主要是为了方便移动器件的时候fanout后的引腿和via能跟着一起移动。

如果你实在不愿意这么做，可以执行下面这个Skill程序解决，以后版本将会有选项供用户选择：; The following Skill routine will remove invisible; properties from CLINES and VIAS.; The intent of this Skill program is to provide; users with the ability of deleting the invisible; properties that SPECCTRA/SPIF puts on. This will allow the moving; of symbols without the attached clines/vias once the; design is returned from SPECCTRA if the fanouts were originally; put in during an Allegro session.;; To install: Copy del_cline_prop.il to any directory defined; within your setSkillPath in your; allegro.ilinit. Add a "load("del_cline_prop.il")"; statement to your allegro.ilinit.;; To execute: Within the Allegro editor type "dprop" or; "del cline props". This routine should; only take seconds to complete.;; Deficiencies: This routine does not allow for Window or; Group selection.;; WARRANTIES: NONE. THIS PROGRAM WAS WRITTEN AS "SHAREWARE" AND IS AVAILABLE AS IS; AND MAY NOT WORK AS ADVERTISED IN ALL ENVIRONMENTS. THERE IS NO; SUPPORT FOR THIS PROGRAM.;; Delete invisible cline/via properties.;axlCmdRegister( "dprop" 'delete_cline_prop)axlCmdRegister( "del cline props" 'delete_cline_prop)(defun delete_cline_prop ();; Set the Find Filter to Select only clines(axlSetFindFilter ?enabled (list "CLINES" "VIAS")onButtons (list "CLINES" "VIAS"));; Select all clines(axlClearSelSet)(axlAddSelectAll) ;select all clines and vias(setq clineSet (axlGetSelSet))(axlDBDeleteProp clineSet "SYMBOL_ETCH") ;Remove the property(axlClearSelSet) ;unselect everything4.用贴片焊盘(type=single)做成的package，用toolspadstackmodify design padstack...编辑，发现type变成了blind/buried。

Allegro89个常见问题集锦

1. 更新封装答：封装修改后，在allegro下palce--update symbols。

在package symbol下选择要更新的封装。

注意勾选update symbol padstacks Ignore FIXED property。

2. 如何批量放置VIA？答：比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观Copy Find勾選Via Option填寫數量，間距。

3. Allegro中查看过孔属性及批量替换过孔方法:答：依次单击Tools--Padstack--Modify Design Padstack，然后单击选中某过孔或焊盘，再在右边的Option栏中点Edit按钮即可查看和修改。

依次单击Tools--Padstack--Replace，然后分别在Old 栏跟New栏中填入你想替换的焊盘，按Replace即可。

4. Allegro快捷键设置空格旋转器件答：funckey ' ' iangle 90 #以90度旋转选中的物体funckey ~R iangle 45 #以45度旋转选中的物体空格键90度旋转， Ctrl+R 45度旋转5. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。

是什么地方需要设置，哪位大虾告诉哈我？答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。

6. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。

7. 如何更改Highlight高亮默认颜色？答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。

Allegro问提解答

Allegro问提解答Allegro问题集锦1、问：我在产生NC TAPE 文件时提示error，但并没有生成NCTAPE.LOG可供查找错误原茵，望高手帮助！答：NCTAPE.LOG的内容其实也就是执(de0 nei4 rong2 qi2 shi2 ye3 jiu4 shi4 zhi2)行File/Viewlog命令弹出的文本中的内容。

您可以通过这个来查看，您不能产生log文件的原茵可能是软件的关于TEXT 的路径设置有问题。

您可以去SETUP/USER PERFERENCE中的CONFIG_PATH进行查看2、问：问一个入门的问题：从Capture导入的网表是不是要在Capture里把封装定义好？OrCAD里的封装如何查看？答：一般在Capture中需要定义属性（在原理图编辑器中选择物件查看他的属性）中选择Cadence-Allegro/SPECCTRAQuest/APD，然后查看PCB Footprint属性，这个属性一般是用来和Allegro中的封装做对应的，也就是这里填入的就是Allegro封装（请注意这里的封装是指的在Layout时候用到的封装）的名称，导出网络表的时候软件会做自动的抓取到生成的网络表中，这样在Allegro中导入网络表的时候Allegro才知道是抓取哪个元件，封装有两种：一种是在原理图中用的，一种是在Layout （Allegro）时候(_shi2 hou4)用的，我不知道您是希望在ORCAD中查看哪个封装，如果(zhong cha kan na ge feng zhuang _ru guo)是后者的话在Capture中无法看到，但是如果您建立了Capture CIS的Database的话(de0 hua4)就可以看到了。

3、问：Allegro中的封装和OrCAD里的是否一致？答：对不起，我想问问您所指的ORCAD的封装是指原理图的封装还是指ORCAD LAYOUT软件的封装呢，如果您是指的(de feng zhuang ne _ru guo nin shi zhi de)原理图中的封装的话那是两个完全不同的概念，一个是用在原理图中，我们叫他元件的SYMBOL，另一个呢是在进行Layout的时候需要用到的。

Allegro光绘文件出现问题总结

光绘文件出现问题总结目录目录 (1)6.1 PCB里面有钻孔列表，但是Gerber文件中没有钻孔列表 (2)6.2 生成光绘文件时，提示错误Dynamic shapes are out of date ;please updatethem.check for out of date shapes in setup drawing option dialog (2)6.3 钻孔文件在CAM中显示尺寸不正常 (2)6.4导出的PDF中TOP和BOTTOM层有refdes (3)6.5 同样的gerber文件在CAM350中单位不一致？ (3)6.6 XXX-1-2.drl文件在CAM350里面不显示 (5)6.7 生成gerber文档时出现【Database has errors:artwork generationcanceled.please run dbdoctor】错误。

(5)6.8生成gerber文件某些层没有外框，但在PDF文档里有。

(5)6.9生成gerber文件时出现警告：Photoplot outline rectangle not found ...using drawing extents (5)6.10 生成gerber文件时，很多警告：WARNING: Segment with same start and endpoints at (67.0201 174.2666) will be ignored. Increasing output accuracy may allow segment to be generated.等 (5)6.11导出gerber文件时提示警告：Photoplot outline rectangle not found …using drawing extents (5)6.12 Cadence Allegro 如何输出异型钻孔文件？ (5)6.13如何在CAM350里面检查rou文件？ (6)6.14 Out of shapes 错误提醒 (6)第八章其他问题 (8)8.1 cadence16.6 allegro处理铜皮软件就卡死？ (8)8.2 Dynamic shapes are out of date;please update them.check for out of dateshapes in setup drawing options dialog. (8)8.3用CAM打开光绘文件时，NC（钻孔）文件的格式跟之前选定的不一样 (8)8.4嘉立创上下单解析失败 (8)第六章光绘文件出现问题总结6.1 PCB里面有钻孔列表，但是Gerber文件中没有钻孔列表原因有两个：可能是没有设置线宽Manufacure-->Artwork-->右侧的Undefined line with:设为非0（如0.1）如果照（1）中设置了线宽还是没有列表，那么manufacture”-->“artwork”，在“NC”（自己命名的钻孔文件）层右键“display for visibility”，这时你看下是否有上面的钻孔表，如果没有，就需要添加。

Allegro问题集

Allegro问题集Allegro问题集1、Allegro 如何设置route keepin,package keepin1)、setup->area->route keepin,package keepin ->画框2)、edit ->z-copy->options->package keepin,route keepin->offset->50->点击外框2、ALLEGRO 如何生成钻孔文件Manufacture -> NC -> Drill Customization->auto generate symbolsManufacture -> NC -> Drill LegendManufacture -> NC ->NC parameters->enhanced excellon format->closeManufacture -> NC -> NC Drill->auto tool select->optimize drill head travel3、Allegro 如何设置间距setup -> constraints->set standard values->default value form4、在Allegro中，在布线完成之后如何改变叠层设置选Setup-> Cross-section如果要设置板层厚度, 先定义板层材料setup->materials5、如何在allegro中使specttra保护手工布线route->automatic router->sections-> all but select->选择要保护的net6、如何在allegro中使specttra用45度布线route->route Autormatic->Setup->enable Diagonal Ruoting wireGride,安全间距Via Gride,线宽在specttra出错时可以用route->route Checks 检查错误在allegro中查找多于的线头 clineTOOLS -> REPORTS -> Dangling line Report7、Allegro 过孔定义,查找多余的cline创建过孔setup ->vias->auto define bbvia ->create bbvia->input pad name->generate自动布线的过孔指定Setup-> Constraints->Physical (lines/vias) rule set->Set Values->Via list property->Name清除多余的clineRout->Gloss->Parameters或查找多余的clineTOOLS->REPORTS->Dangling line Reportcline 连接线line 边框线等8、Allegro 的gloss功能45度角转换rote -> gloss-> parameters-> line smoothing -> okgloss圆弧转换rote -> gloss-> parameters->convert corner to arc-> okgloss泪滴和T型走线rote -> gloss-> parameters->pad and T connection fillet->okgloss局部gloss功能rote -> gloss-> windows9、在Allegro中如何修改线宽在Allegro的Setup－>constraints里的set standard values中可定义每一层走线的宽度，比如，可以定义VCC和GND的线宽为10 Mil。

Allegro 使用中的问题集锦(Q：question Aanswer)

Allegro 使用中的问题集锦（Q：question A:answer）1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。

如果用EDIT——COPY的话又不能把A板的线贴到B板上，我该怎幺办？A: 是不是你启动Allegro 时Cadence Product Choices 没选好,要选PCB Dedign Expert 或Allegro Expert~~~[此贴被apple在2004-06-21 2:12 PM重新编辑]2. Q: 在ALLEGRO中，找个器件好难啊，他只是点亮器件而光标不移动到器件那里。

请问各为大侠，有没办法可以象POWERPCB 那样，查找零件时光标跟着移动？A:确认将组件点亮后，将鼠标移动至右下角的小显示框中，单击左键，光标即可自动转到所点亮的组件处.3. Q: 将logic_edit_enabled打开后，只能删除单个的net, logic_edit_enabled打开".是从何处打开???A: 在14.2中的操作：Setup -> User Preferences Editor -> Misc -> logic_edit_enabled然后可以在LOGIC/NET LOGIC 下删除NET。

4. Q: 想移动组件的某一个PIN ，请问该如何做。

用move 命令，总提示Symbol or drawing must have UNFIXED_PINS property。

A: edit -> properties 选中要move Pin的组件的 symbols，增加 UNFIXED_PINS 属性即可。

5.Q: how can i get rid of the "dynamic length" dialogue box?A: Setup -> User Preferences Editor ->Etch>allegro_etch_length_on6 .Q：请问如何将以删除的PIN NUMBER及SILKSCREEN还原??A：删除此零件,再重新导入~~~或可以直接UPDATE 零件也可以7. Q：从orcad导入后，place->quickplace，但是出来的组件上面很多丝横，就和铺铜一样，怎幺回事？A：把PACKAGE GEOMETRY 的 PLACE_BOUND_TOP 勾掉即可.8. Q：请问在allegro中,怎様画一条没有绿漆的线??A：同样位置再画一根sold mask的线9. Q：如何将走线的尖角过渡改成圆弧？A：可以直接画圆弧上去，记得勾上replace etch，原来的线就没了或使用slide 命令﹐然后在右边的tab option选项中的comers改成arc,再去移动线﹐就可以改成圆弧﹗10.Q： allegro中覆铜的基本步骤是怎样的？A：edit/shape进入shape编辑模式——edit/change net(pick)点上GND net——shape/parameters 设置相关参数（看help）——void/auto进行shape处理——shape/fill退出shape编辑模式。

ALLEGRO 问题累积

Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。

Q:ALLEGRO 自动布线后,为直角.如何调整成45度角走线A: ROUTE --GLOSS---PARAMETERS---CONVERT CORNET TO ARC一、群组布线;群组布线包括总线布线和一次布多外Trance.1.一次布多个Trance .鼠标左键进行选择多外PIN,或VIA. 同时可以在布线过程中用右键切换到单线模式。

群组布线只能在一个层中，不允许打过孔。

也可以在群组布线过程中，右键，“CHANGE Control Trace”Cadence CIS即原理图中，放大缩小缩小的快捷键按住CTRL键+鼠标中间滚轮）5. ALLEGRO 出光绘文件前，最好加个PHOTO_OUTLINE,确认输出光绘文件的范围Class: manufacture — Subclass: photoplot outline6. 光绘设置详解/bbs/viewthread.php?tid=28&page=1ALLEGRO 标注 1. dimension linear : 对于比较规则，简单的板子，通常采用.2.dimension datum ：对于较复杂的板子可以采用。

先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。

Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。

产生这种原因的解决办法：一。

一个一个修改Boundary二。

直接操作：在Add Shape 后，shape ---parameters 里，Create pin Voids 选中IN line3.倒角Manufacture------dimension/draft――Fillet 圆角Manufacture------dimension/draft――Chamfer 斜角以上操作只对LINE 画的外框有效，而对Shape 无效。

allegro常见问题集锦1

Allegro 使用中的问题集锦（Q：question A:answer）1. Q：我的ALLEGRO 是14.0版本的，FILE——EXPORT——后面就没有看到SUB DRAWING的命令了。

4. Q: 想移动组件的某一个PIN ，请问该如何做。

用move 命令，总提示Symbol or drawing must have UNFIXED_PINS property。

A: edit -> properties 选中要move Pin的组件的 symbols，增加 UNFIXED_PINS 属性即可。

allegro出光绘文件出现的几个问题

allegro出光绘文件出现的几个问题首先出光绘前要保证没有DRC错误出Gerber时提示如下错误:一：设置好光绘文件参数后，选择check dabase before artwork 后，点击生成光绘时出现错误告警信息：database has errors:artwork generation cancled.please run dbdoctor.可行的解决方法：1.运行内部，或外部dbdoctor ,内部的在tools-database check2.TOOLS-PADSTACK-modify design padstack。

在option中的purge选ALL。

3.place-update symbols-选择器件并选择下方的update symbols padstacks选项4.tools-padstack-refresh上述4种方法过后，基本上能解决问题。

二：WARNING: Shape at （XX XX) contains void at （XX XX)which touches another shape当该层不铺这块铜时可以正常出Gerber.这个主要是敷铜的问题，同一NET的两个独立的shape 重叠就会出现该错误告警。

出 Gerber时 , Allegro不允许2个或更多 Dynamic 类型的形状彼此接触，即使他们用相同的 netname。

解决方法：对动态敷铜与静态敷铜重叠的，可视情况删除掉静态的，或者利用merge shape来将2个分立的shape合并成一块shape。

打开shape boundary 可便于操作。

三：在能成功生成gerber文件时，文件中可能存在的许多告警信息：WARNING: Segment with same start and end points at(67.0201 174.2666) will be ignored. Increasing output accuracy may allow segment to be generated.等这个主要是底片精度设置导致的问题。

转 allegro遇到问题汇总

转 allegro遇到问题汇总1、更新封装封装修改后，在allegro下palce--update symbols。

在package symbol下选择要更新的封装。

注意勾选 update symbol padstacksIgnore FIXED property。

2、如何批量放置VIA？比方在TOP层铺了一片铜到地，然后想规则的放置一批VIA将表面铺铜区连接到地层，能不能自动完成啊？手动放很麻烦也不均与，影响美观CopyFind勾選ViaOption填寫數量，間距。

1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。

是什么地方需要设置，哪位大虾告诉哈我？答：setup/user preferences/display/display_nohilitefont这个选项打勾就行了。

2. 不小心按了Highlight Sov后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是4层板的话，在电源层跟地层都铺上地网络，然后再按Highlight Sov刷新即可。

3. 如何更改Highlight高亮默认颜色？答：可以在Display->Color/Visibility->Display->Temporary Highlight里修改即可，临时修改颜色可以点Display->Assign Color来实现。

4. 如实现Highlight高亮部分网络，而背景变暗，就像Altium Designer那样？答：可以在Display->Color/Visibility->Display->Shadow Mode打开该模式，并且选中Dim active layer即可。

5. 快速切换层快捷键答：可以按数字区里的“-”或“+”来换层。

6. OrCAD跟Allegro交互时，出现WARNING [CAP0072] Could not find component to highlight错误等？答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight 某元件，在Orcad中变会选中该元件。

ALLEGRO常见问题大全

ALLEGRO常见问题大全Q: Allegra中颜色设置好以后，应该可以导出相关设置文件，下次碰到不同设置的板子，看着难受就可以直接读入自己的文件改变设置了A:16.2版本的可以这样做：file->export->parameters,选中颜色就行了，其它的参数一样可以保存。

群组布线只能在一个层中，不允许打过孔。

先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。

Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。

产生这种原因的解决办法：一。

一个一个修改Boundary二。

利用Allegro画封装和布局时常见错误详解

利⽤Allegro画封装和布局时常见错误详解⼀：焊盘篇1. 问题⼀：⽤padstack editor制作完焊盘后，在pcb editor中找不到焊盘。

解决办法：在Pcb editor中选择set→user preference→paths→Library→分别在padpath和psmpath中加⼊焊盘的路径（选中所对应的上层⽂件夹即可）⼆：⽹表导⼊篇（Cadence中⽣成netlist失败的原因）1. 问题⼀：Unable to open c:\Cadence\PSD_14.2\tools\capture\allerro.cfg for reading.Please correct the above error(s) to proceed.错误原因：allegro.cfg⽂件找不到或allegro.cfg⽂件不能打开，这个问题的根源是，有可能每台电脑上安装Allegro的位置不⼀样，allegro.cfg⽂件找不到是理所当然的。

解决办法：点⽣成netlist，点setup，修改路径为capture\allegro.cfa所在路径，把allegro.cfg⽂件的位置选择你现在安装⽬录的⽂件位置。

（⽰例：D:\Cadence\SPB_16.5\tools\capture\allegro.cfg）2.问题⼆：#1 ERROR(ORCAP-36055):Illegal character in \hi-am13-mb-v.ooo(a10)#2 ERROR(ORCAP-36055):Illegal character in \hi-am13-mb-v.ooo(a10)\#3 ERROR(ORCAP-36055):Illegal character in \hi-am13-mb-v.ooo(a10)\…….错误原因：⾸先确认了是⾮法字符，ORCAD包含的⾮法字符有：”/”、”<”、”>”、”#”、”$”、”（”、”）”。

ALLEGRO常见问题大全解析

群组布线只能在一个层中，不允许打过孔。

先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。

Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。

产生这种原因的解决办法：一。

一个一个修改Boundary二。

cadenceallegro16.3常见问题解答

cadence allegro16.3常见问题解答1.Allegro 中我设置了 highlight 的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。

是什么地方需要设置，哪位大虾告诉哈我？答： setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。

2.不小心按了 Highlight Sov 后部分线高亮成白色，怎样取消？答：这个是用来检查跨分割的，取消的办法是：如果是 4 层板的话，在电源层跟地层都铺上地网络，然后再按 Highlight Sov 刷新即可。

3.如何更改 Highlight 高亮默认颜色？答：可以在 Display- 》 Color/Visibility- 》 Display-》 Temporary Highlight 里修改即可，临时修改颜色可以点Display- 》Assign Color 来实现。

4. 如实现 Highlight 高亮部分网络，而背景变暗，就像AlTIum Designer 那样？答：可以在Display- 》Color/Visibility- 》Display- 》Shadow Mode 打开该模式，并且选中Dim acTIve layer 即可。

5.快速切换层快捷键答：可以按数字区里的 -或+来换层。

6.OrCAD 跟 Allegro 交互时，出现 WARNING ［CAP0072］ Could not find component to highlight 错误等？答： OrCAD 输出网表， Allegro 导入网表，确保两者对的上号，然后在Orcad 选中元件，再右键 Editor Select，即可在 Allegro 中选中该元件；反过来，在Allegro 中要先 Highlight 某元件，在 Orcad 中变会选中该元件。

1.ORcad ：首先打开orcad 和allegro 分别占1/2的窗口界面。

allegro学习问题总结日志

Allegro 初学习问题总结1.0 基本功能及常应用 (2)1.1 制作一个板子，对于边框要考虑实际的应用，这时需要将边框做成弧形，以免伤手。

如图下 (2)1.2 分割覆铜图解 (3)1.3 ALLEGRO PCB制版，遇到的问题？ (5)1.3.1焊盘制作 (5)1.3.2 原点定义 (6)1.4.1布局与布线以及细节问题 (7)1.5快捷键设置。

(9)1.6 z-cope 覆铜 (11)1.7 网络属性的修改 (12)1.71 引脚网络属性的修改。

(12)1.72 shape网络属性的修改。

(12)1.9 DRC 处理 (13)1.91 对于out of date shape 错误如何修改 (14)1.10 BGA布线设置规则 (14)2.0 Cadence layout布局布线常见问题详解 (18)丁辉---2010.6.4--1.0 基本功能及常应用1.1 制作一个板子，对于边框要考虑实际的应用，这时需要将边框做成弧形，以免伤手。

如图下可以吧直角转换为圆弧角！选择后点击两边即可。

选择Fillet 之后，在画的长方形两边，点击下就可以形成一个弧形，弧形的大小在OPTION 里面设置。

1.2 分割覆铜图解1.3 ALLEGRO PCB制版，遇到的问题？1.3.1焊盘制作1.制作焊盘时要根据具体尺寸来，在命名时要能够一看就知道什么样的焊盘。

2.在制作封装时候：a)如果要引用自己的做的焊盘，一定要在建package sysbol 的面板中设置好自己焊盘以及封装的路径，焊盘和封装各用一个文件夹装起来，避免混乱不清。

（这个路径一定要设置对，如果你做了一个封装，用了别个库的焊盘，此时也应该把另一个库的焊盘路径设置出来）b)封装做完后：一个要确定做的器件的名称，不然你在PCB调入网络表的时候就调不进去。

在这里面设置焊盘的路径，以及封装的路径。

有热风焊盘的时候，也需要添加到里面去。

1.3.2 原点定义还有要对说做的期间进行定位，就是确定原点。

cadence allegro16.3常见问题解答

cadence allegro16.3常见问题解答1. Allegro中我设置了highlight的颜色为白色，但选中后颜色是白蓝相间的，很不方便查看。

是什么地方需要设置，哪位大虾告诉哈我？答：setup/user preferences/display/display_nohilitefont 这个选项打勾就行了。

3. 如何更改Highlight高亮默认颜色？答：可以在Display-》Color/Visibility-》Display-》Temporary Highlight里修改即可，临时修改颜色可以点Display-》Assign Color来实现。

4. 如实现Highlight高亮部分网络，而背景变暗，就像AlTIum Designer那样？答：可以在Display-》Color/Visibility-》Display-》Shadow Mode打开该模式，并且选中Dim acTIve layer即可。

5. 快速切换层快捷键答：可以按数字区里的-或+来换层。

6. OrCAD跟Allegro交互时，出现WARNING ［CAP0072］Could not find component to highlight错误等？答：OrCAD输出网表，Allegro导入网表，确保两者对的上号，然后在Orcad选中元件，再右键Editor Select，即可在Allegro中选中该元件；反过来，在Allegro中要先Highlight 某元件，在Orcad中变会选中该元件。

1.ORcad ：首先打开orcad和allegro分别占1/2的窗口界面。

然后orcad中Tools/creatnetlist/PCB Editor中Create PCB Editor Netlist下的OpTIons中设置导出网表的路径。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

群组布线只能在一个层中，不允许打过孔。

先确定一个基准点，接下来对每个点所标注的数据都是相对基准点的坐标值。

Manufacture------dimension/draft -----dimension linear / dimension datum2.表层铺铜时，由于铺铜和PIN 的间距问题，在PIN 和PIN 之间经常产生一些尖角。

产生这种原因的解决办法：一。

一个一个修改Boundary二。

4.实时显示走线的长度Setup—user Preferences ETC栏中勾选ALLEGRO etch length on5.LAYOUT 中，使用AUTO Rename具体操作：首先将不需要Rename 的元件FIXED 然后选择：logic -----auto rename Refdes---rename ………..6. DisplaySETUP------user preference------………7. ALLEGRO中如何查找元件：、用Display ----element 或都-Display-----Highlight 然后在FIND 标签中的”FING BY NAME ”下拉SYMBOL，填入所查找的元件编号，ENTER。

8.重复点：依据板子外形OUTLINE 画出Route-keep in等层时（相当于Shape）做法：Shape—compose shape .FIND标签中过虑器选择好。

点选外框线。

最后选择DONE 可以完成操作。

9.文件中的所有线束看起来都是一个的大小，原因是（15.X版本）Setup-user preference 中。

DISPLAY 中的nolinewidth 被勾选上。

只需去掉勾选即可。

10ORCAD，原理图库的中管脚名称不能重复。

（电源管脚除外）设置成电源管脚时，只需将管脚属性设置成POWER.Allegro设计PCB经验1、做元器件封装时,没有电气连接的焊盘,定义pin number 应该为多少?答：放焊盘时，应该选择Mechanical2、在allegro中,如何加泪滴？答：1.要先打开所有的走线层，执行命令route->gloss->parameters..,出现对话框，点选pad and T connection fillet，再点其左边的方格，点选circular pads,pins,vias,T connections./OK/GLOSS即可。

2.route->gloss-> add fillet注: 无论加泪滴还是删掉泪滴，一定要先打开所有的走线层，否则，没打开的走线层就不会有执行3、（1）尺寸标注最好用1x0.3大小的箭头, 设置为：arrow -> 3pointhead length：1.0head width：0.3（2）尺寸标注文本设置为：Text block: 34、问：Allegro层的切换用什么快捷键呀?用" -"" +" 号切换!5、如何实现线框的COPY? 做元器件封装时,有没有办法把Package Geometry -> silkscreen_top 的线COPY 到Package Geometry -> Assembly_top ?选copy，点中silkscreen 线框，把复制的线框拖离原线框，然后再change到assembly，把assembly线框mov回原线框位置，完成复制。

6、Display_Top层、Assemble_Top层和Silkscreen_Top层有什么区别？7、做元器件封装时,焊盘能不能更换?不是删除再放. 比如：smd91x17.pad 换成smd91x16b.pad。

→然后点击Replace 。

8、差分线、蛇型线、等长线这三类线如何设置?又是如何画出来的?9、盲孔（Blind vias）是将几层内部PCB与表面PCB连接，不须穿透整个板子，埋孔（Buried vias）则只连接内部的PCB。

10、能否只关闭覆铜而保留走线（etch）？可以！点SETUP 菜单下的Uers Preference…(参数设置) 选项，选择右边SHAPE选项把no_shape_filt 勾上。

11、做元件怎么改放好的焊盘编号?打开Pin_Number层，用Edit-->Text来修改。

12、怎样在allegro里把PCB板整个旋转90度呢？选中MOVE命令（在Options下面的Point选择User Pick，在Find里勾上所有你要的）右击选中Temp Group选中整个板子（也可选择你需要的一部分或几部分）右击选中Complete点击一点作为User Pick右击选中Rotate就可以旋转了13、在Allegro中,如何设置不同网络有不同的颜色?hilight---在旁边控制栏里面的options选颜色，在finder里面勾net，输入要高亮的网络名，或直接点网络飞线。

14、对整修原理图重新编号Tools –Annotate …15、怎么把一个元件分成两部分画? Capture绘制元件库时，怎么分成part1、part2?点选菜单View下面的Next part就可以了！在新建库下面有个package type选项.homogeneous:同类的.heterogeneous:不同类的,异类的.若你想做两个相同的PART,则选择第一项,同时将parts per PKG.改为2,即可. 若你想做两个不同的PART,则选择第二项,同时将parts per PKG.改为2,即可.16、在原理图中画好的器件,现在在库中修改了,怎么才能把它在原理图中更新(不通过删除原来的器件,重新放置) ?17、在allegro中,如何锁定元器件?点击选择要锁定的元器件。

18、allegro中,在关了网络飞线的情况下,移动元器件时,能否显示网络飞线?只要这两个都不打勾，本来显示了飞线，然后，移动时是可以显示飞线的19、装配层assembly与丝印层silkscreen都要放置元件序号吗？IC元件必須在裝配面(Assembly)及丝印SilkScreen面製作Reference Designators（RefDes），选择“Layout”——“Labels”——“RefDes”便可以在options中设置了，Assembly之RefDes 放在元件內，Silkscreen之RefDes放在元件外。

问:铺铜部分有没有单独的显示设置.我想把铺铜关隐了.答: 可以只显示轮廓吧setup----user--------- pre........SHApe------- display_fill 勾选no shape_fill这样铺铜只显示轮廓ALLEGRO 拼板可能不是叫拼版，只是叫合并。

不过我觉得效果是一样的。

把一块pcb与另一块pcb合并的方法（net 还在）1，打开pcb1，在tools选择create module，然后选中整个pcb，在命令行里输入pick origin。

生成*.mdd文件，放在pcb2的目录下2，打开pcb2，在place选择manually，在advancedsetting内勾上library。

在placement list 上的module definitions会出现刚才生成的*.mdd文件ALLEGRO使用（V16.2）-DRC错误代码对照ALLEGRO使用（V16.2）-DRC错误代码对照一.如果要改变整个一条导线的宽度 1.在find栏里选择Cline; 2.在PCB中选择要改的导线，点击右键，选择Change Width 3.在对话框中输入你想要的线宽3如果要改变整个导线中某一段导线的宽度1.在find栏里选择Cline Segs2.在PCB中选择要改的导线，点击右键，选择Change3.在对话框中输入你想要的线宽edit\change，find栏里选上cline,options里有个linewidth在框框中输入你需要的线宽，然后点击需要修改的clineedit\change，find栏里选上cline,options里有个linewidth在框框中输入你需要的线宽，然后点击需要修改的cline－＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝CADENCE orcad:问题：#2 Warning [ALG0016] Part Name "CAP _POL_CAPAE1030X1050N_35V/330U" is renamed to "CAP _POL_CAPAE1030X1050N_35V/33".[ _)`,]4h l x;W:F解释1. 这个警告有时不可避免，allegro对相关的属性名称进行合并，超过一定数量的字符就截掉；在命名规范的前提下就不考虑这个警告了。