EDA实验教案

endcase
4）保存为test1 .v文件
17
（2） 电路的编译与适配
1） 选择芯片型号 选择当前项目文件欲设计实现的实际芯片进行编译适配，点击Assign\Device 菜单选择芯片。
18
2）编译适配 启动MAX+plus II \ Compiler 菜单，按Start 开始编译，并显示编译结果， 生成下载文件。 如果编译时选择的芯片是CPLD，则生成 * ·pof 文件；如果是FPGA 芯片的 话，则生成* ·sof 文件，以备硬件下载编程时调用。同时生成 * ·rpt 报告文 件，可详细查看编译结果。如有错误待修改后再进行编译适配，如下图所 示。注意，此时在主菜单栏里的 Processing菜单下有许多编译时的选项，视 实际情况选择设置。
.GW48-CK EDA实验箱(硬件环境) . MAX+PLUS II (软件环境)
3
电源开关 和电源插口
25芯下 载接口
模拟信号 输入输出口
G W 48 C K E D A 实 验 箱
RS232串行 接口
4
插上 电源
25芯编程线与 PC机的并行口相接
实 验 箱
与
计
算
机
联
机
方
法
1
5
实
验
箱
将编程下载线与PC
点击‘1’，使拖黑 的电平为高电平
然后先点击此处
将弹出时钟周期
设置窗
23
6、选择仿真时间：视电路实际要求确定仿真时间长短，如下图所示。在本 实验中，我们选择软件的默认时间1us 就能观察到3-8 译码器的8 个输出状 态。
Hierarchy Display:显示当前项目层次图。 Graphic Editor:原理图编辑器。 Symbol Editor:图形符号编辑器。 Text Editor:文本编辑器。 Waveform Editor:波形编辑器。 Floorplan Editor:引脚平面编辑器。 Simulator:仿真窗口。 Timing Analyzer:定时分析窗口。 Programmer:器件编程（下载）窗口。 Message Processor:信息窗口。
20
２、将鼠标移至空白处并单击右键，出现窗口。 ３、选择Ｅnter nodes from snf 选项并按左键确认，出现下图对话筐， 单击list和=>按钮，选择欲仿真的Ｉ／Ｏ管脚。
SNF文件中 的信号节点
最后点击“OK”
用此键选择左窗 中需要的信号
进入右窗
来自百度文库21
４、单击ＯＫ按钮，列出仿真电路的输入、输出管脚图，如下图所示。在 本电路中，３－８译码器的输出为灰色，表示未仿真前其输出是未知的。
与
机的打印机口相接
计
算
机
联
机
方
法
2
6
目标
注意，PCB板面抗高频芯片 干扰的细密栅孔铺层！
适配板
电路结构 模式接N向O.目1 标器件
的时钟信号 CLOCK1
实 验 箱 的 主 要 部 件
编程下载 ASIC
通过短路帽， CLOCK0上可选的 时钟频率有14种：
DSP与1HEzD---A50实MH验z
外 部 注意时钟 时 频率选择
工程名
工程路径
16
（1）建立源程序
1）启动File \ New 菜单命令 2）选择Text Editor file，点击OK； 3）键入Verilog HDL代码：
用Verilog编写模块实现3-8译码器 模块名test1 输入：a,b,c 输出d0,d1,d2,d3,d4,d5,d6,d7
case({c,b,a})
一、实验目的： 1、通过一个3－8 译码器的设计，掌握Verilog HDL设计方法。 2、掌握组合逻辑电路的静态测试方法。 3、初步了解可编程器件设计的全过程。 二、 实验步骤： MaxplusII 软件的基本操作与应用
15
（0）建立一个新工程
• 每个设计都是一个工程，都必须有一个工程名（符合命名规则） • 工程名必须与设计实体名（文本）一致（相符） • 工程路径不能包括汉字
EDA实验指导
1
实验要求
• 实验之前必须预习，写出所需的程序，否则不能进 入实验室做实验，所缺实验和报告必须补上，同时 扣除该实验所占平时成绩。
• 实验中主要调试程序，练习软件的应用。 • 实验报告：内容充实，程序清单可以打印后附于实
验报告中；小结内容必须填写，并以经验总结的形 式回答思考题。
2
EDA实验设施
22
5、准备为电路输入端口添加激励波形，如下图所示。选中欲添加信号的管 脚，窗口左边的信号源即刻变成可操作状态，如箭头和圆括弧所示。根据 实际电路要求选择信号源种类，在本电路中我们选择时钟信号就可以满足 仿真要求。
用此键改变仿真 区域坐标到合适
位置。
先点击‘b’，将其 点为黑色
设置输入信号‘b’ 的周期为200ns
3’b 000 : d[7..0]=1;
3’b 001 : d[7..0]=2;
3’b 010 : d[7..0]=4;
3’b 011 : d[7..0]=8;
3’b 100 : d[7..0]=16;
3’b 101 : d[7..0]=32;
3’b 110 : d[7..0]=64;
default: d[7..0]=128;
9
MAX+plusII的原理图编辑器
10
MAX+plusII的HDL文本编辑器
DSP与EDA实验
11
MAX+plusII的波形编辑器
12
MAX+PLUSII设计框图
设计输入
编译
修改设计
仿真与定时分析 管脚编辑
再编译
编程下载 硬件测试
13
MAX+PLUSII设计流程
14
实验一 MAX+PLUS II 软件的使用
钟 信 号 选 择 区 7
MAX+PLUS II 的操作环境
工程路径 和工程名称
工具栏 提供常 用功能 的快速 启动
“MAX+PLUS II” 菜单使你访问到 MAX+PLUS II的 所有功能
“Help ”菜单为 你提供 联机帮 助
状态提示条简要描述被选中的 菜单命令和工具栏按钮 8
MAX+plus II使用指南
19
（3）电路仿真与时序分析
MaxplusII 教学版软件支持电路的功能仿真（或称前仿真）和时序分析（或 称后仿真）。 1）添加仿真激励信号波形 １、启动ＭaxplusII\Ｗavefrom editor 菜单，进入波形编辑窗口，如下图 所 示。
从SNF文件中 输入设计文件 的信号节点
点击“LIST”