运放基本仿真步骤解析
运放的仿真与分析报告
运放的仿真与分析1.基本仿真流程(1)电路仿真界面：进入UNIX系统，按键“Ctrl+t”出现下图窗口：图1输入“icfb&”回车后出现下图窗口。
图2注：有关镜像的操作：图2中选择“Library Path Editor”出现下图窗口:图3左栏为文件名，右栏为路径；或者打开文件cds.lib 按下图编写文件图4图5File→New→Library(opam)→(New)Cell View进入电路图编辑界面，画相应的放大器电路，如下图图6(2)调用相关器件器件的调用操作：按快捷键“i”，选择library，以及相应的器件（nmos，pmos，res，cap等）注：模型名要与模型库中的相应名称相同。
打开模型库的.scs文件，查看模型名和器件的基本参数（,,t V ）：ox th// Models included in this release ://// Model Name Description// ----------- ----------------------------------------------------------------------// nmos_1p8 BSIM3v3 model for thin-gate (1.8V) NMOS transistor// pmos_1p8 BSIM3v3 model for thin-gate (1.8V) PMOS transistor// nmos_3p3 BSIM3v3 model for thick-gate (3.3V) NMOS transistor// pmos_3p3 BSIM3v3 model for thick-gate (3.3V) PMOS transistor// nmos_1p8_nat BSIM3v3 model for thin-gate (1.8V) Native NMOS transistor// nmos_3p3_nat BSIM3v3 model for thick-gate (3.3V) Native NMOS transistorsection nmos_1p8_tmodel nmos_1p8 bsim3v3 {0: type=n+ lmin=1.8e-007 lmax=3.5e-007 wmin=2.2e-007………………………………………………………….+ xw=0 tox=3.5e-009 toxm=3.5e-009…………………………………………………+ xpart=0 vth0=0.39851301 lvth0=1.1573677e-008…………………………………………………..+ cdscd=0 cit=0.0017786 u0=0.035597185………………………………….//***************************************************************************** section pmos_1p8_tmodel pmos_1p8 bsim3v3 { 0: type=p+ lmin=1.8e-007 lmax=3.5e-007 wmin=2.2e-007………………………………………………….+ xl=0 xw=0 tox=3.5554e-009…………………………………………….+ cgdo=3.051e-010 xpart=0 vth0=-0.39889023…………………………………………..+ u0=0.0078211697 lu0=1.2538533e-010 wu0=5.1065658e-010…………..…………………………….注：在sim.scs 文件中没有表示沟道调制效应的参数λ，因而需要测量计算： 修正后的漏电流为 2()(1)D n GS T DS i K v V v λ=-+图7如图可求出λ。
运放的仿真与分析报告
运放的仿真与分析1.基本仿真流程(1)电路仿真界面：进入UNIX系统，按键“Ctrl+t”出现下图窗口：图1输入“icfb&”回车后出现下图窗口。
图2注：有关镜像的操作：图2中选择“Library Path Editor”出现下图窗口:图3左栏为文件名，右栏为路径；或者打开文件cds.lib 按下图编写文件图4图5File→New→Library(opam)→(New)Cell View进入电路图编辑界面，画相应的放大器电路，如下图图6(2)调用相关器件器件的调用操作：按快捷键“i”，选择library，以及相应的器件（nmos，pmos，res，cap等）注：模型名要与模型库中的相应名称相同。
打开模型库的.scs文件，查看模型名和器件的基本参数（,,t V ）：ox th// Models included in this release ://// Model Name Description// ----------- ----------------------------------------------------------------------// nmos_1p8 BSIM3v3 model for thin-gate (1.8V) NMOS transistor// pmos_1p8 BSIM3v3 model for thin-gate (1.8V) PMOS transistor// nmos_3p3 BSIM3v3 model for thick-gate (3.3V) NMOS transistor// pmos_3p3 BSIM3v3 model for thick-gate (3.3V) PMOS transistor// nmos_1p8_nat BSIM3v3 model for thin-gate (1.8V) Native NMOS transistor// nmos_3p3_nat BSIM3v3 model for thick-gate (3.3V) Native NMOS transistorsection nmos_1p8_tmodel nmos_1p8 bsim3v3 {0: type=n+ lmin=1.8e-007 lmax=3.5e-007 wmin=2.2e-007………………………………………………………….+ xw=0 tox=3.5e-009 toxm=3.5e-009…………………………………………………+ xpart=0 vth0=0.39851301 lvth0=1.1573677e-008…………………………………………………..+ cdscd=0 cit=0.0017786 u0=0.035597185………………………………….//***************************************************************************** section pmos_1p8_tmodel pmos_1p8 bsim3v3 { 0: type=p+ lmin=1.8e-007 lmax=3.5e-007 wmin=2.2e-007………………………………………………….+ xl=0 xw=0 tox=3.5554e-009…………………………………………….+ cgdo=3.051e-010 xpart=0 vth0=-0.39889023…………………………………………..+ u0=0.0078211697 lu0=1.2538533e-010 wu0=5.1065658e-010…………..…………………………….注：在sim.scs 文件中没有表示沟道调制效应的参数λ，因而需要测量计算： 修正后的漏电流为 2()(1)D n GS T DS i K v V v λ=-+图7如图可求出λ。
cadence_运放仿真解读
ac（交流分析）
ac（交流分析） 是分析电路性能随 着运行频率变化而 变化的仿真。 既可以对频率进 行扫描也可以在某个 频率下进行对其它变 量的扫描。
2019/2/24
Variables菜单
包括Edit等子菜单项。 可以对变量进行添加、 删除、查找、复制等操 作。变量variables既可 以是电路中元器件的某 一个参量，也可以是一 个表达式。变量将在参 量扫描parametric analysis时用到。
模拟集成电路的设计流程
1.交互式电路图输入
2.电路仿真 3.版图设计 4.版图的验证（DRC LVS） 5.寄生参数提取
全定制
6.后仿真
7.流片
2019/2/24
各种仿真器简介
SPICE : 由UC Berkeley 开发。用于非线性 DC分析，非 线性瞬态分析和线性的AC分析。
Hspice: 作为业界标准的电路仿真工具，它自带了许多器
schematic子菜单用来在电路原理图上选取要显示的波形（点击 连线选取节点电压，点击元件端点选取节点电流），这个菜单比较 常用。
2019/2/24
其它有关的菜单项（3）
Outputs/Setup
当然我们需要输出的有时不仅仅是电流、电压，还有一些更高级的。 比如说：带宽、增益等需要计算的值，这时我们可以在Outputs/setup中设 定其名称和表达式。在运行模拟之后，这些输出将会很直观的显示出来。
器件 Cell 名称 pnp管 pnp
电阻
电容 电感 NMOS PMOS npn管
2019/2/24
res
cap ind nmos4 pmos4 npn
地
直流电压源 直流电流源 方波发生源 可编程方波发 生源 正弦波发生源
运算放大器的设计与仿真-安超群
9、电源稳定性的判断，可以采用“巴克豪森判据”，即一个稳定的负反馈系 统需要满足的条件是在环路增益为 1时，反馈信号的相位变化小于180deg ；或当 反馈信号相位变化达到180deg 时，环路增益小于1。其数学表达式如下：
一个系统开环传递函数如果在右半平面存在极点，则系统是不稳定的。如果 只存在左半平面极点和零点，那么需要进一步在波特图中分析系统稳定性。
四、应用于DC-DC中的误差放大器
参考资料
模拟CMOS集成电路设计。毕查德.拉扎维。 模拟集成电路设计与仿真。何乐年。 CMOS模拟集成电路设计。P.E.Allen. 下载资料： CMOS运放性能参数仿真规范。 运放稳定性。 Frequency response.
谢 谢！
一、运放基础知识
? 几种常见的运放结构 ? 负反馈的基本原理 ? 运放性能指标参数
1.运放的基本结构
套筒式
折叠式
两级运放
2.负反馈基本原理
H(S)称为开环传输函数 Y(S)/X(S)称为闭环传输函数
T定义为环路增 益
增益误差是实际闭环增益与理想值偏差的百分数
例：图中的电路被设计成额定增益为 10，即1+R1/R2=10。要 求增益误差为1%，确定开环增益的最小值。
判断如下系统是否稳定？
两级运放的补偿 问题：为什么两级运放需要补偿？
密勒补偿原理：
控制零点的密勒补偿
测试原理图如下所示：
环路稳定性测试
环路增益，开环增益，闭环增益的关系？ 零极点的联系？
闭合速度稳定性检查法
如何估计零极点？
实例环路稳定性分析
开环 环路
闭环
由图可知，开环 GBW 必须小于闭环 的零点，才能保证环路的稳定性。
运放的稳定性仿真分析
运放的稳定性仿真分析上期文章《运放11-运放稳定性评估举例》文末提到了，如果我们有（放大器）的Sp（ic）e模型，可以借助（仿真）软件直接仿真电路的稳定性——可以直接得到波特图曲线，这一期就专门来看看具体怎么玩。
我们还是以上期的电路为例子，也就是下面这个电路：这里面的放大器TLV9062，使用的是（TI）官网的S（pi）ce模型，上期没有告诉大家如何使用LTspice导入第三方文件，这里先详细介绍下LTspice怎么用吧（我主要用这个软件做仿真，如果已经知道怎么导入第三方模型的兄弟，可以先跳过下面这一小节）。
LTspice导入TI的TLV9062的模型详细步骤1、TI官网（下载）tlv9062的spice模型，将文件tlv9062放置到库目录下面2、按下面步骤添加理想模型opamp2，放置好器件3、按快捷键“T”，选择“SPICE directive”，输入“.include tlv9062.lib”,点击“OK”4、右键运放，将opamp2改成“tlv9062”，这个模型就可以使用了学会了怎么添加第三方模型，我们下面就正式进入正题——如何仿真稳定性仿真的原理以下图为例，这个放大10倍的电路如何仿真稳定性呢？从前几期文章我们知道，稳定性分析的基本原理就是看环路增益，最直观的莫过于画出环路增益的波特图。
仿真原理就是依据这个：我们让（信号）在环路里面跑一圈，输出与输入的比值就是环路增益。
那如何求呢？容易想到，我们断开环路的一处节点，断开后就会得到两个端点，我们从一个端点注入信号Vin，那么信号跑一圈之后，在另外一个端点就会得到一个信号Vout，按照前面所说的，环路增益=Vout/Vin，我们使用软件画出Vout/Vin的曲线，这个曲线也就是环路增益曲线，通过曲线，我们就可以判断电路是否稳定了。
上面这一段话换成实操就是：1、去掉电路原本的激励输入，即V1两端短接2、剪开环路：剪开输出端到反馈（电阻）（一般都是剪开这里），得到两个端点，反馈那边命名为Vin，另外一个端点命名为Vout 如下图所示：我们在仿真软件里面直接运行右边的电路是否可行呢？答案是不行的，因为断开了反馈环路之后，这个运放的静态工作点受到了影响，即直流偏置不对，因此呢，我们还要把电路改造一下。
virtuoso运放基础参数仿真方法
virtuoso运放基础参数仿真方法Virtuoso is a type of operational amplifier, also known as op-amp, used in electronic circuits to amplify weak electric signals. It is essential to understand the basic parameters of the Virtuoso op-amp in order to effectively simulate its performance and behavior in various circuit designs.Virtuoso运放是一种运算放大器，也称为运放，用于电子电路中放大弱电信号。
在有效地模拟Virtuoso运放在各种电路设计中的性能和行为之前，了解其基本参数是至关重要的。
The first basic parameter to consider when simulating the Virtuoso op-amp is the open-loop gain, which is the gain of the amplifier when there is no feedback in the circuit. This parameter is crucial in determining the overall amplification capability of the op-amp and understanding its linear behavior. To simulate the open-loop gain, one can use SPICE (Simulation Program with Integrated Circuit Emphasis) software to create a test circuit with the op-amp and measure the gain using the simulation results.模拟Virtuoso运放时首先要考虑的基本参数是开环增益，即在电路中没有反馈时放大器的增益。
cadence运放仿真-35页PPT文档资料
其它有关的菜单项（1）
Tools/Parametric Analysis
它提供了一种很重要的分析方法——参量分析的方法， 也即参量扫描。可以对温度，用户自定义的变量variables 进行扫描，从而找出最合适的值。
2019/11/14
其它有关的菜单项（2）
Outputs/To be plotted/selected on schematic
2019/11/14
Calculator的使用
Calculator是 一个重要的数 据处理工具， 可以用来仿真 电源抑制比， 相位裕度，共
模抑制比
2019/11/14
其它有关的菜单项（3）
Results菜单
2019/11/14
模拟结果的显示以及处理
在模拟有了结果之后， 如果设定的output有 plot属性的话，系统 会自动调出waveform 窗口，并显示outputs 的波形，如左图
Sweep Variable： Frequency Sweep Range ：1 Hz~100M Hz 仿真完成后，点击 Result -> Direct Plot -> AC Gain&Phase 查看运放的幅频特性和相频特性
2019/11/14
仿真结果
该运放直流增益为80.9dB，单位增益带宽为82M Hz， 相位裕度为67.32deg。
2019/11/14
Analog Design Simulation菜单介绍
Session菜单
Schematic Window Save State Load State Options Reset Quit
回到电路图
2019/11/14
运放仿真方法整理
运放仿真方法整理运算放大器的仿真包括直流工作点仿真(OP)、直流扫描仿真(DC)、交流小信号仿真(AC)、瞬态仿真(TRAN)等等。
DC仿真又包括共模输入和输出范围、输入失调电压仿真；AC仿真包括开环增益、带宽、相位裕度、共模抑制比、电源抑制比等等；TRAN仿真包括大、小信号摆率、过冲、建立时间等等。
1直流扫描仿真1.1输入失调电压(V OS)仿真图1-1所示为运放输入失调电压的实际测量方法。
将运放接成单位负反馈的形式，并在正输入端加一个合适的直流电平V CM。
只要运放开环增益足够大则输出端电压即为输入直流电平加上输入失调电压。
由此可很方便地测量得到V OS。
实际CMOS运放的V OS约为mV量级，由非无限大开环增益引入的正、负输入端的压差为V CM/(1+A)，因此对于增益大于10000(80dB)的运放该误差对V OS测量造成的影响可以忽略。
图1-1运放输入失调电压测量结构必须注意的是，仿真得到的V OS仅由偏置失配造成，属于系统失调。
实际运放的输入失调电压的主要影响因素为元器件失配，而仿真器中会假设所有器件完全相同，因此仿真得到的失调电压并不能准确表征实际情况。
1.2共模输入范围(ICMR)和输出摆幅(SW)仿真将运放接成如图1-2(a)所示的单位负反馈的形式，将正输入端的电压从0至V DD进行直流扫描，观察输出端的电压变化曲线，即可观察该单位缓冲器的线性范围。
在运放的线性工作区域内，直流扫描曲线的斜率为45°，即输出能够良好跟随输入；在线性范围之外，则曲线发生弯曲，如图1-2(b)所示。
(a)仿真电路结构(b)输出随输入变化曲线图1-2输入共模范围仿真用该结构仿真得到的线性范围同时受到输入共模范围和输出摆幅的限制，因此无法用该结构精确测得ICMR。
对于一般的运放，输出摆幅范围通常大于输入共模范围，故该方法能够大致预估输入共模范围。
图1-3(a)所示的反相电压放大器增益为-10。
cadence_运放仿真解读
2019/2/24
仿真结果
如图我们/2/24
器件 Cell 名称 pnp管 pnp
电阻
电容 电感 NMOS PMOS npn管
2019/2/24
res
cap ind nmos4 pmos4 npn
地
直流电压源 直流电流源 方波发生源 可编程方波发 生源 正弦波发生源
gnd
vdc idc vpulse vpwl vsin
元器件symbol视图
2019/2/24
2019/2/24
电 路 仿 真
Models
2019/2/24
Analyses
Variables
Outputs
Return
分析类型介绍
Tran分析：时间与电路参数的关系
(瞬时分析)
DC分析： 电压与电路参数的关系
(直流分析)
AC分析： 频率与电路参数的关系
(交流分析)
2、点击Tools-> Parametric Analysis设置负载电容的扫描范 围和扫描步长，其中Range Type选择From/To，Step Control选择Linear Steps
2019/2/24
相位裕度与负载电容的关系曲线仿真
3、点击Parametric Analysis中的Analysis->Start得到相位裕 度与负载电容的关系曲线如图：
2019/2/24
仿真结果
该运放直流增益为80.9dB，单位增益带宽为82M Hz， 相位裕度为67.32deg。
2019/2/24
相位裕度与负载电容的关系曲线仿真
1、设置相位裕度输出，点击Outputs ->Setup
《运放基本仿真步骤》课件
PART FOUR
设置仿真参数，如时间、频 率、电压等
建立仿真模型，包括输入、 输出、运算等模块
打开仿真软件，如MATL AB、 Simulink等
运行仿真程序，观察仿真结 果，如波形、数据等
分析仿真结果，验证设计是 否满足要求
调整仿真参数，重新运行仿 真程序，直至满足设计要求
观察输出电压波形：观察输出电压波形的 形状、幅度、频率等参数是否符合预期
观察输入电流波形：观察输入电流波形的 形状、幅度、频率等参数是否符合预期
观察输入电压波形：观察输入电压波形的 形状、幅度、频率等参数是否符合预期
观察电路参数：观察电路参数（如电阻、 电容、电感等）的变化是否符合预期
观察输出电流波形：观察输出电流波形的 形状、幅度、频率等参数是否符合预期
搭建仿真电路：根据实际需求，搭建运放电 路，包括输入、输出、反馈等部分
设置仿真参数：设置仿真时间、步长、精度 等参数，确保仿真结果的准确性
运行仿真：运行仿真，观察输出波形，分析 运放性能
调整参数：根据仿真结果，调整电路参数， 优化运放性能
保存结果：保存仿真结果，以便后续分析或 与其他人分享
PART TWO
仿真模型搭建：搭建符合实际需求的仿真 模型
参数设置：设置合理的参数值和范围
仿真结果分析：分析仿真结果，找出影响 性能的关键参数
参数调整：根据分析结果，调整关键参数值
重复仿真：重复进行仿真，直至达到满意 的性能指标
调整参数：根据仿 真结果调整参数， 如增益、带宽等
优化模型：选择合 适的模型，如 SPICE、Hspice等
,
汇报人：
CONTENTS
运算放大器参数的基本仿真方法示例(2nd edition)
运算放大器参数的基本仿真方法示例（2nd edition）刘泰源，LTC1733 GROUPROOM 237，SOC DESIGN CENTRE目的：仿真一个两级的运放，熟悉模拟电路仿真软件的使用。
采用软件：workview ,hspice 2005.03工艺库的说明：采用韩国MagnaChip 0.5umCMOS工艺库对所采用电路描述：首先在workview中生成一个两级的运算放大器，并导出网表，第一级是差分的输入放大器，其作用是放大差模信号，抑制共模信号，第二级是一个共源放大器，提供更大的增益。
在第一级里，m1、m2为差动输入管，m5提供由基准电压产生的偏置电流，m3、m4两管是一对电流镜，保证m3,m4两管为两个输入端提供相等的电流。
第二级m8是负载管，m7是倒相器的输入管。
主要仿真的运算放大器特性：增益，增益带宽，建立时间，摆率，ICMR，CMRR，PSRR，输出摆幅，失调电压 运放电路结构图：图1运放电路静态工作点的调节在整个模拟电路的设计中是非常重要的，因为不同功能的模块对器件的工作状态有不同的要求，在电路设计初期确定下的管子的工作状态就在这个阶段与以实现。
实现的语句在hspice里面是.op语句。
这个语句会在仿真生成的.lis文件里面形成一个关于管子工作状态的理解，查找.lis文件中的region关键字，就能找到各个管子工作点的列表。
静态工作点的调节：采用的方法，先设计第一级的的工作点，再设计第二级的工作点。
第一级工作点设计要求五个管子都工作在饱和区，并且保证电路的对称，在vcc，in1,in2和bias上要加上适当的偏置电压。
我设定的bias为 1.5v，in1=in2=2.5v，这个时候要注意调节各管子的宽长比使管子达到饱和，如果m3,m4是线形区，则应该调节减小m3,m4的宽长比，同时通过增加m5的宽长比增大偏置电流，如果m5处于线形区，则应该采取与上面所说的相反的方法，如果输入管处于线形区，要考虑输入的偏置电压是否合适，同时折中上面的调节方法。
实验五 运算放大器的仿真方法
Vin-端对Vout直流短路，对地小信号短路。
Vin取幅度为1V且偏置于 vcom上的交流电压源。对 电路进行AC分析。CMRR 的值为: CMRR=Vdb(Vout1)Vdb(Vout2) CMRR的相角为 ∠∮=Vp(Vout1)-Vp(Vout2)
定义：PSRR可用下式表示：PSRR=20log[Av /(dVout/dVcc)] 当双电源供电时，电路的参考点电位一般是零电位点（GND），此时应分别 给出正、负电源Vcc和Vss的PSRR；而对单电源供电情况，电路的参考点电 位一般是GND，此时只要给出电源电压的PSRR即可。 正电源电压用PSRR+，负电源电压用PSRR－表示。
计算机学院 甘波
1、了解运放的各项指标。 2、掌握运放各项指标的仿真方法。
◦ Vcc=Vdd=3.3V
◦ 提示：进行仿真之前， 对该基本运放进行直 流扫描，确定工作点 是必要。
定义：实际运放中，当输入信号为零时，由于输入级的差分对不匹配 及电路本身的偏差，使得输出不为零，而为一 较小值 ，该值为输出 失调电压，折算到输入级即为输入失调电压（VOS）。仿真电路如下：
转换速率（slew rate）、建立时间（setup time）的仿真 转换速率：运放输出电压对时间的变化率，在测试转换速率时，应取 最大变化率。 建立时间：表示大信号工作时运放性能的一个重要参数，是指运放接 成电压缓冲器结构。输入阶跃大信号（Vin），输出电压从开始响应 到稳定值为止的时间。稳定值的误差范围一般为0.1%Vin，建立时间 与运放的转换速率有关，又表示了其阻尼特性（与相位裕度有关）。 将运放连接为缓冲器结构，采用瞬态(TRAN)分析，分别给出输入为 小信号（<20mV）和大信号（>500mv）的瞬态响应曲线。并分别 说明其建立时间。
运放仿真方法
1. 测量V os
注：Vi 与V o 成线性变化时。
它们之差为V
os
注：基于Gray 对V os 定义可知，在开环下，vout=vdd/2时的电压差为V os 。
2. 测量
ICMR
注：对vin 扫描，观察电流源和输入输出线性变化区间
3. 测量摆率和建立时间
注：vin 尽量在共模电压范围，电压差一定要满足一开一合 4. 测量
PSRR
注：vcom 在共模电压范围内
5. 测量
CMRR
注：vcom 在共模电压范围内 6. 测量输出电压
vcom 在共模电压范围内，vout 线性区对应的范围为输出电压，在其他区位，由于不是在输出范围，导致运放不能正常工作，故不是线性
7. 测量增益和相位裕度
注：vcom 为共模电压范围内 8. 测量共模增益
VSS
注：vcom 为共模电压范围内
表1 典型的无缓冲CMOS运算放大器特性。
实验课7 全差分运放的仿真方法
CMOS模拟集成电路实验报告实验课7 全差分运放的仿真方法目标：1、了解全差分运放的各项指标2、掌握全差分运放各项指标的仿真方法,对全差分运放的各指标进行仿真，给出各指标的仿真结果。
本次实验课使用的全差分运放首先分析此电路图，全差分运算放大器是一种具有差分输入，差分输出结构的运算放大器。
其相对于单端输出的放大器具有一些优势：因为当前的工艺尺寸在减少，所以供电的电源电压越来越小，所以在供电电压很小的情况下，单端输出很难理想工作，为了电路有很大的信号摆幅，采用类似上图的全差分运算放大器，其主要由主放大器和共模反馈环路组成。
1、开环增益的仿真得到的仿真图为1.开环增益：首先开环增益计算方法是低频工作时(<200Hz) ，运放开环放大倍数；通过仿真图截点可知增益为73.3db。
2.增益带宽积：随着频率的增大，A0会开始下降，A0下降至0dB 时的频率即为GBW，所以截取其对应增益为0的点即可得到其增益带宽积为1.03GB。
3.相位裕度：其计算方法为增益为0的时候对应的VP的纵坐标，如图即为-118，则其相位裕度为-118+180=62，而为保证运放工作的稳定性，当增益下降到0dB 时，相位的移动应小于180 度，一般取余量应大于60度，即相位的移动应小于120 度；所以得到的符合要求。
在做以上仿真的时候，关键步骤在于设定VCMFB，为了得到大的增益，并且使相位裕度符合要求，一直在不停地改变VCMFB，最初只是0.93,0.94,0.95的变化，后来发现增益还是远远不能满足要求，只有精确到小数点后4为到5位才能得到大增益。
2.CMRR 的仿真分析此题可得共模抑制比定义为差分增益和共模增益的比值，它反映了一个放大器对于共模信号和共模噪声的抑制能力。
因此需要仿真共模增益和差分增益。
可以利用两个放大器，一个连成共模放大，一个连成差模放大，用图1仿真差分增益图1用图2仿真共模增益图2将两个仿真写在一个sp文件中可以得到如下结果：相角仿真因为CMRR 的相角为=Vp(V op,Von)-Vp(V o p)黄色的为Vp(Vo p)，红色的为Vp(V op,Von)，两者相减，得到CMRR 的相角的仿真图为，其中蓝线为CMRR的相角仿真图，其它两条为上面的线，将它们放在一起对比：CMRR的幅度仿真其CMRR 的幅值为=Vdb(V op,V on)-Vdb(V op)，蓝线为Vdb(V op,V on)，粉线为Vdb(V op)，两者相减得到绿线，即为CMRR的幅值特性曲线截取其在100HZ之前的增益值可得低频时增益为49.1db。
折叠式级联运放的仿真_运放基本仿真步骤PPT课件
Setup VN
Setup VP
In this method, VP=VCM_IN +x, and VN=VCM_IN-x Where, VCM_IN is the common voltage, x is a design variables.
ADE of Open-Loop Differential Gain (method 1)
VOUT -VCOM_OUT
Differential Gain is 71.56dB
Test-Bench of Open-Loop Differential Gain (method 2)
AC Sweep VP -VN with fixed frequency
Setup VN
Setup VP
In this method, VP=VCM_IN+ x +VAC, and VN=VCM_IN Where, VCM_IN is the input common voltage, x is a design variables, VAC is a AC voltage for AC Sweep.
ADE of Open-Loop Differential Gain (method 2)
To add a model for the simulation From ADE->Setup->Model libraries
Fixed Freq
To create a AC Sweep From ADE->Analyses->Choose->AC
折叠式级联运放的仿真
The Typical Performance of Op-Amp
Open-Loop Differential Gain (AV) Common-mode Rejection Ratio (CMRR) Power Signal Rejection Ratio (PSRR) Phase Margin (PM) Input Common Mode Range (ICMR) Output Swing Range (OSR) Input/Output Impedance (CIN/ROUT) Slew Rate Noise
折叠式级联运放的仿真_运放基本仿真步骤PPT课件
ADE of Open-Loop Differential Gain (method 2)
To add a model for the simulation From ADE->Setup->Model libraries
Fixed Freq
To create a AC Sweep From ADE->Analyses->Choose->AC
M=2
10/5
10/5
M=1
M=1
12/12 M=1
48/12 M=4
6/12 M=1
VOUT
VP
VN
VOUT
10/5 M=1
In order to decease the power
Consumption, IBIAS is only 30nA.
48/12 M=4
Create Schematic and Symbol in Spectre
Waveform of Open-Loop Differential Gain (method 2)
AV20log10VO U T
The results of the two methods are different, In fact, method 1 is more accurate for DC gain.
To create a symbol of a schematic: From Design->Create Cellview->From Cellview
Open-Loop Differential Gain
Two methods of simulating Open-Loop Differential Gain is available in ADE (Analog Design Environment)
折叠式级联运放的仿真_运放基本仿真步骤PPT课件
Power Signal Rejection Ratio
VDD VP
VDC
VAC
VN
VOUT
VOUT 1 VDD PSRR
You can get detail illustration from “CMOS Analog Circuit Design”, Phillip E. Allen, Oxford University Press, Inc.
To create a AC Sweep From ADE->Analyses->Choose->AC
Waveform of PM
To obtain phase Plot of open-loop: From Calculator->phase
To obtain magnitude Plot of open-loop: From Calculator->dB20
VOUT -VCOM_OUT
Differential Gain is 71.56dB
Test-Bench of Open-Loop Differential Gain (method 2)
AC Sweep VP -VN with fixed frequency
Setup VN
Setup VP
In this method, VP=VCM_IN+ x +VAC, and VN=VCM_IN Where, VCM_IN is the input common voltage, x is a design variables, VAC is a AC voltage for AC Sweep.
ICMR The input common-mode range is 0~4.2V
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
The Schematic of Folded Cascode Op-Amp
BIAS VDD
24/12 M=1 48/12 M=6 6/12 M=1 6/12 M=1
Folded Cascode
IBIAS=30nA
VP
VDD=5V 10/5 M=1 10/5 M=1
48/12 M=2
48/12 M=2
Waveform of Open-Loop Differential Gain (method 2)
AV 20log10 VOUT
The results of the two methods are different, In fact, method 1 is more accurate for DC gain.
ADE of Open-Loop Differential Gain (method 2)
To add a model for the simulation From ADE->Setup->Model libraries
Fixed Freq
To create a AC Sweep From ADE->Analyses->Choose->AC
Differential Gain is 65.56dB
Common-mode Rejection Ratio
Vcm VP VN Vcm VOUT
A VOUT AC 1 C Vcm 1 AV AC AV CMRR
AC AV CMRR
You can get detail illustration from “CMOS Analog Circuit Design”, Phillip E. Allen, Oxford University Press, Inc.
Setup VN
Setup VP=VCM_IN+ x +VAC, and VN=VCM_IN Where, VCM_IN is the input common voltage, x is a design variables, VAC is a AC voltage for AC Sweep.
To obtain VCOM_OUT From Calculator-> Special Functions->Value
VOUT -VCOM_OUT
AV
VOUT VCOM _ OUT VP VN
VOUT VCOM _ OUT 2x
Where,
VCOM _ OUT VOUT |x0
Setup VN In this method, VP=VCM_IN +x, and VN=VCM_IN-x Where, VCM_IN is the common voltage, x is a design variables.
Setup VP
ADE of Open-Loop Differential Gain (method 1)
VN
VOUT
VP VN VOUT
10/5 M=1
10/5 M=1
VBIAS=1.2V
In order to decease the power Consumption, IBIAS is only 30nA.
12/12 M=1
12/12 M=1
48/12 M=4
48/12 M=4
GND
Create Schematic and Symbol in Spectre
To create a symbol of a schematic: From Design->Create Cellview->From Cellview
Open-Loop Differential Gain
Two methods of simulating Open-Loop Differential Gain is available in ADE (Analog Design Environment)
折叠式级联运放的仿真
The Typical Performance of Op-Amp
Open-Loop Differential Gain (AV) Common-mode Rejection Ratio (CMRR) Power Signal Rejection Ratio (PSRR) Phase Margin (PM) Input Common Mode Range (ICMR) Output Swing Range (OSR) Input/Output Impedance (CIN/ROUT) Slew Rate Noise
DC Sweep VP -VN (large signal) AC Sweep VP -VN with fixed frequency (small signal)
Test-Bench of Open-Loop Differential Gain (method 1)
DC Sweep VP -VN (large signal)
To obtain DC gain From Calculator-> Special Functions->deriv
Differential Gain is 71.56dB
Test-Bench of Open-Loop Differential Gain (method 2)
AC Sweep VP -VN with fixed frequency
To add a model for the simulation From ADE->Setup->Model libraries
To create a DC Sweep From ADE->Analyses->Choose->DC
Waveform of Open-Loop Differential Gain (method 1)
Test-Bench of CMRR
Where,
VN VP Vcm VCOM _ IN VAC
VCOM_IN is the input common voltage, VAC is a AC voltage for AC Sweep.