9组合逻辑电路——加法器和数值比较器解析

0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
0 1 1 0 1 0 0 1
0 0 0 1 0 1 1 1
S=ABCI CO=AB+ACI+BCI = CI( A+B )+AB 若不化为最简： CO= CI( AB )+AB
3
全加器: 半加器:
S=ABCI CO=AB+ACI+BCI= CI( AB )+AB
一、1位加法器
半加器
◆A、B为两个1位数，不考虑来自低位的进位，A、 B相加的结果为S，产生的进位为CO，称半加。
A 0 B 0 S 0 CO 0
0 1 1
1 0 1
1 1 0
0 0 1
S=AB CO=A•B
2
全加器
◆如果将两个对应位的加数和来自低位的进位相加， 则为全加。 CI A B S CO
a3=b3 a2=b2 a3=b3 a 2=b2
a3=b3 a2=b2 a3=b3 a2=b2
a1<b1 a1= b1
a 1= b 1 a 1= b 1
a0 >b0
a0 <b0 a0 =b0
0 1
0 0
0 0
0 1
1 0
1 16 0
根据比较规则，可得四位数值比较 器逻辑式：
A=B: E A B
S=AB CO=A•B
由半加器构 成全加器
A
B
半 加 器 半 加 器
s' c' s' c' S
1
A B
A B
ABCI CI(A B) CO CI( AB )+AB
CI
双全加器74LS183：
Vcc 管 脚 图 1 输甩 输 出空 出 2A 2B 2CI 2CONC 2S 输入 8 7
b
1
b
S 1 (a<b) E (a=b) & L (a>b) ab 比 较 器 S
ab
E ab ab a b
a 逻辑符号:
E
L
14
b
二、多位数值比较器
输入：
A=a3a2a1a0
B=b3b2b1b0 E (A=B) S (A<B) L (A>B) 自高而低， 逐位比较。
15
输出：
比较规则：
四位数值比较器的真值表：
a3 b3
比 较 输 入 a2 b2 a1 b1 a0 b0
a1> b1 Fra bibliotek输 出
L E S (A>B) (A=B) (A<B) 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0
a3 >b3 a3 <b3 a3=b3 a2>b2 a3=b3 a2<b2 a3=b3 a2=b2
10
数值比较器示意图：
E(equal:A=B) 数值 S(small:A<B) L(large:A>B)

A B
比较器
11
一、1位数值比较器
设计： 输入 1.列出真值表：
输入 a 0 0 1 1 b 0 1 0 1 L a>b 0 0 1 0 输出 E a=b 1 0 0 1
A=a
B=b
A0 B0
C-1
0 C0
CI
A1 B1
C1
CI
A2 B2
C2
CI
A3 B3
CI
CO
CO
CO
CO
C3
S0
S1
S2
S3
低位的进位输出端接高位的进位输入端，因此， 任一位的加法运算必须在低位的运算完成之后才 能进行，这种进位方式称为串行进位。 串行进位的特点是电路简单，缺点是运算速度慢。
2.超前进位加法器
14 13 12 11 10 9
SN74LS183
2 3 4 5 6 1A NC 1B 1CI 1CO 1S GND 甩 输入 空 输入 输出
5
二、 多位加法器
1.串行进位加法器 若有多位数相加,则可采用并行相加串行进位的 方式来完成。例如，有两个4位二进制数A3A2A1A0 和B3B2B1B0相加，可以用4个全加器来构成，其原 理图如下图所示。
A<B:
(a3 b3 )(a2 b2 )(a1 b1 )(a0 b0 )
第9讲 加法器和数值比较器
4.3.4 加法器
◆加法器是计算机系统中最常用的算术运 算单元，它是计算机CPU中算术运算器 的基本单元。 ◆其他算术运算如减、乘、除等都可以由 加法运算演变而来。 ◆加法器一次能计算的数据的长度就是加 法器的长度，常用的8、16、32位等，当 然最简单的是1位的加法器。
1
S a<b 0 1 0 0
12
1位数值比较器真值表
输入 a b L a>b 0 0 输出 E a=b S a<b 0
0 0 1 1
0 1 0 1
1
0 0
1
0 0
1
0
1
2.由真值表写逻辑式：
E ab ab a b （同或运算）
S ab
L ab
13
3.画出逻辑图: a 1
a
&
这两个函数都与进位信号无关。 由上式可得各进位位的分步式：
CO0=G0+P0CI0 CO1= G1+P1CI1 =G1+P1G0+P1P0CI0
CO2=G2+P2G1+P2P1G0+P2P1P0CI0
CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0 可见进位信号只与函数Gi、Pi和CI0有关，而CI0是最低位 的进位输入，其值为0，所以各位进位信号是可以并行产生的。
根据超前进位概念构成的集成4位超前进位加 法器74LS283的逻辑图见P137。逻辑符号如下：
S3 S2 S1 S0
CO
74LS283
CI
B3 B2 B1 B0
A3 A2 A1 A0
4.3.5 数值比较器 比较大小的规则（三条）：
1. 先从高位比起,高位大的，数值一定大； 2. 若高位相等,则需再比较低位数， 最终结果由低位的比较结果决定； A=B 3. 比较结果应有三个标志： A<B A>B
为了提高运算速度，必须设法减少或消除由于 进位信号逐级传递所消耗的时间。 高位的进位输入信号是否有可能只由加数和被 加数来判断，而与低位的进位无关？ 全加器的输出：
S A B CI
i i i
i i i i
i
CO A B ( A B )CI
i
i
定义两个中间变量Gi 和 Pi ：
G A B P A B 则：CO G PCI
i i i
i i i
i i i
i
CO G PCI
i i i
i
当Ai=Bi=1时，Gi=1，COi=1，即产生进位，所以Gi称 为进位生成函数。 若Pi=1， 即Ai+Bi=1时，COi= Gi + CIi，低 位的进位能传送到高位的进位输出端，故Pi称为进位传送 函数。