数字逻辑 第十讲 数据选择器和分配器
电子科技大学数字逻辑设计及应用作业答案
答案+我名字查看考卷——作业提交1当前得分：15 分(总分：100 分)，折合成百分制共 15 分。
返回作业提交11.逻辑函数，请问其反函数 。
()()()[参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分2. 有关异或逻辑的描述不正确的是 。
() 异或逻辑的反函数是同或逻辑 () 异或逻辑的对偶逻辑是同或逻辑() 一个逻辑变量和0异或得到的是其反函数 [参考答案：] 分值：5 得分：分 系统自动批改于2019年9月19日 14点35分3. 已知一个逻辑的最小项之和为F(, , )=∑m(0,4,7) ，以下哪个等式成立。
()()()[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分4. 下面所描述的逻辑函数表达式中，哪一种可以直接从真值表中得到，而无需其他中间步骤。
() 标准形式() 最简与或式() 与非-与非形式[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分5.下面有关最小项的描述正确的是。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分6. 下面有关逻辑函数的描述中，正确的是。
() 逻辑函数的最小项之和是唯一的() 逻辑函数的最简与或表达式是唯一的() 逻辑函数的与非-与非逻辑表达式是唯一的[参考答案：] 分值：5得分：5分系统自动批改于2019年9月19日14点35分7. 请问或非逻辑的对偶关系是。
() 或非逻辑() 与非逻辑() 与或非逻辑[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分8.逻辑函数，请问其最小项之和为。
()()()[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分9. 逻辑函数Y(, , , )=∑m(0,2,4,6,9,13) + (1,3,5,7,11,15)的最简与或式为（）() +’’() ’+() +[参考答案：] 分值：5得分：0分系统自动批改于2019年9月19日14点35分10.逻辑函数Y的真值表如下：。
《数据选择器》PPT课件
74LS151的真值表（功能表）
S＝1时，选择器被封锁。 S为低电平使能端， 即S＝0时，选择器正常工作。
2n －1
Y m i Di i0
Y = m0 D0 + m1 D1 + m2 D2 + m3 D3
+ m4 D4 + m5 D5 + m6 D6 + m7 D7
输入
D A2 A1 A0 S
A B C D A B C D A B C 1A B0 C A B C D
A B C D AC B 1AB 0C
与八选一数据选择器输出Y的表达式比较
15
F 2A B C D A B C D A B C 1A B0 C A B C D
A B C D AC B 1AB 0 C比较两式
YA 2A 1A 0D 0A 2A 1A 0D 1A 2A AA1A BB0 CCD 2 DD67A 2A 1A 100D 3
函数 ∑m（0, 3, 5, 6, 7） 也可以用四选一芯片来实现。
可见, 当逻辑函数的变量个数和数据选择器的地址 输入变量个数相同时，直接将逻辑函数输入变量有序 地与数据选择器的地址输入端连接即可。
若函数的变量数小于地址变量数， 应如何处理多余的数据选择器的地址输 入端 ？
13
对于一个组合逻辑函数, 可以根据它的最小项表达 式借助于MUX来实现它，当函数变量数等于地址输入 变量数时，方法如下: (1) 将给定函数化为最小项与或表达式。
量或反变量。
14
例 3-14 实现函数：
F 2 B C A B C D A B C D A B C A B D C D
解：首先将要实现的函数化成最小项表达式。即：
数据选择器与数据分配器的设计与仿真
数据选择器与数据分配器的设计与仿真数据选择器与数据分配器的设计与仿真摘要：基于量⼦元胞⾃动机的双稳态特性和数字电路，本⽂探讨了4位数据选择器和4位数据分配器的设计⽅法，并利⽤QCADesigner仿真验证了其电路设计的正确性，对以后8位、16位或更⾼位的数据选择器与数据分配器具有⼀定的借鉴意义。
关键词：量⼦元胞⾃动机、数据选择器和数据分配器、QCADesigner仿真1、引⾔有研究认为，当电⼦器件的尺⼨达到70 nm 时, 由于功率耗散和相互连接等问题使得基于传统CMOS 技术的器件尺⼨的进⼀步减⼩变得不太可能[1]，这就需要发展⼀种不同于传统CMOS 的器件技术来使电⼦器件能继续朝纳⽶级⽅向发展。
近年来，有些学者提出量⼦元胞⾃动机(Quantum Cellular Automaton，QCA)的结构，它通过电⼦在量⼦元胞⾃动机上占据的位置来携带⼆进制信息⽽不是通过传统的电流开关来表⽰⼆进制信息。
量⼦细胞⾃动机的结构, 在⽤分⼦实现时, 其特征尺⼨仅为⼏纳⽶，具有低功耗、⾼集成度和⽆引线集成等优点, 将是新⼀代的电⼦元件之⼀。
然⽽，基于QCA实现数字逻辑系统，均需要展开⼤量的研究⼯作。
作为基于QCA数字逻辑系统的基础，需要有完整的逻辑单元库。
迄今，虽然有⼈提出了各种加法器[2-4]、乘法器[5]和其他电路[6]的设计，但是，数据选择器和数据分配器的设计还缺乏研究。
本⽂结合QCA和数字电路相关知识和化简思想的设计了数据分配器和数据选择器，并利⽤QCADesigner仿真验证了其电路设计的正确性。
此外，此电路设计中采⽤基本QCA器件组合和相同逻辑功能电路合并的思想，具有较强的普适性，对以后的电路设计也有⼀定的借鉴意义。
2、量⼦元胞⾃动机的基本元素QCA是由基本的逻辑器件组成的，这些基本量⼦器件主要有含有两个静电⼦的标准元胞和旋转元胞，每个元胞通过内部电⼦所处的位置定义它的极性，元胞之间极性的传递或改变是依靠两元胞间电⼦的库仑作⽤和元胞内电⼦的隧穿作⽤，每个元胞中的电⼦被⾼度极化，电⼦云密度沿元胞两个垂直的对⾓分布中的⼀个⽅向分布，⼀个元胞的极化能引起临近元胞的极化，从⽽实现数据的传递。
2017.0310.数字电路与系统-数据选择器分配器的理解
2017.0310.数字电路与系统-数据选择器分配器的理解数据选择器1.依照定义，数据选择器的核⼼在于选择⼆字上，要从⼀组输⼊信号中选择⼀个信号输出。
相当于多路到⼀路的开关，多路提供的是数据，可以假定输⼊的是D0~D7,⼋个数据，⾄于开关会打到哪个输⼊端上导致那⼀路数据输出，是有专门的控制端的。
从另⼀个⾓度来说，在光纤通信中相当于复接器，将多路低速的信号转变为⼀路⾼速的信号，怎么理解从低速到⾼速？这对于光纤传输确实是有效的，⾄少节省传输通路。
2.以视频的讲解来看，将多路低速数据变为⼀路⾼速数据就是在⼀段时间内，集中了多路数据中的所有数据。
具体怎么将多路并联数据集成⼀路串联数据？在⼀路⾼速数据的某⼀个时间段内，将时间段分成n个⼩段，每⼀⼩段时间都对应相应的低速数据信号，这样⼀来⼀路⾼速数据信号可以表征多路低速信号。
简单点讲，⼀路多速数据在单位时间内体现⼋位数据（假定输⼊的是D0~D7），⽽低速数据在单位时间内只体现⼀路数据。
从字⾯粗浅地理解来看，⼀路单位时间传送⼋位信号，⽽多路的输⼊单位时间只传输⼀位信号，明显⼀路的传输速度是快的，⽽D0~D7传输速度是慢的，速度体现在单位时间能够传输数据的数⽬上。
从后⾯的讲解看，数据选择器是实现了逻辑函数表达式，单⼑多掷开关在控制端的指挥下，将多路信号整合在了⼀起（多个变量相与，再进⾏下⼀步运算）多路数据选择器的基本思想就是，将多路信号整合到⼀路信号上，但是怎么整合需要有控制端，控制端能控制的选择的数⽬必须包含所有的输⼊端的数⽬，如果假定的输⼊端数⽬是D0~D7，⼋个端⼝，那么控制端必须是3位⼆进制。
3.双四选⼀的74153数据选择器，它实际上是共⽤了两个地址端（也就是控制端）。
我可以理解为两个四选⼀数据选择器集合在⼀起，“双”代表有两个四选⼀数据选择器。
从这⾥开始讲解实际的数据选择器模块。
双四选⼀74153数据选择器数据输⼊端哪⼀个被送出去，是由地址端决定的，同时在逻辑图中配备有⼀个使能端E N，这个使能端决定了数据选择器输出还是不输出，enable。
数据选择和分配器
S1 — 数据输入（D）
Y 0 ~ Y 7 — 数据输出（ D）
S2 、S3 — 使能控制端
S2 S3 0时, 实现数据分配器的功能 。
S3 — 数据输入（D） Y 0 ~ Y 7 — 数据输出（ D） S1 、S2 — 使能控制端 S1 1 , S 2 0时 , 实现数据分配器的功能 。
四、用数据选择器实现组合逻辑函数
1ST = 1 时，禁止数据
0 0
00××× 00×××
0 1
0 1
1D0
选择器工作，输出 1Y = 0。
0 0
01×× 01××
0 1
× ×
0 1
1D1
1ST = 0 时，数据选择 器工作。输出哪一路数据 由地址码 A1 A0 决定。
0 1 0 × 0 × ×0 0 1 0 × 1 × × 1 1D2 0 1 1 0 × × ×0 0 1 1 1 × × × 1 1D3
数据输出
数据
输入 D
1 路-4 路 数据分配器
选择控制
A1 A0
真
A1 A0 Y0 Y1 Y2 Y3
0 0 D0 0 0
值 0 1 0 D0 0
表 1 0 0 0D 0
1 1 0 0 0D
Y0 D A1 A0
函
Y1 D A1 A0
数
Y2 D A1 A0 Y3 D A1 A0
式
Y0 Y1 Y2 Y3
1 C1
1 D2 D3
令 A1 = A, A0 = B 则 D0 = 0 D1 =D2 = C D3 = 1
（4）画连线图(略)
用数据选择器实现函数 Z m 3,4,5,6,7,8,9,10,12,14
[解] (1) n = k-1 = 4-1 = 3 用 8 选 1 数据选择器 74LS151
数字电子技术电路组合逻辑电路数据选择器、分配器
数据输出 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
S1 — 数据输入（D）
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2 STB STC STA
S2 — 数据输入（D）
A0 A1 A2 地址码
S3 S2 S1
数据输入 (任选一路)
用 MSI 实现组合逻辑函数
3. 4. 1 用数据选择器实现组合逻辑函数 一、基本原理和步骤 1. 原理：选择器输出为标准与或式，含地址变量的
选择控制
1 路-4 路 数据分配器
A1
A0
Y0
函
Y1
数
Y2
式
Y3
Y0
Y1
Y2
Y3
&&&&
真
00
D0 0 0
值
表
01
0 D0 0
10
0 0Hale Waihona Puke 0110 0 0D
D
1
1
逻辑图
A1
A1
二、集成数据分配器 用 3 线-8 线译码器可实现 1 路-8 路数据分配器
二、集成数据分配器
用 3 线-8 线译码器可实现 1 路-8 路数据分配器
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
74LS138
A0 A1 A2 STB STC STA
A0 A1 A2
S3 S2 S1
…
任何一个函数都可以 写成最小项之和的形式
2. 基本步骤 (1) 选择集成二进制译码器 (2) 写函数的标准与非-与非式 (3) 确认变量和输入关系 (4) 画连线图 二、应用举例 [例] 用集成译码器实现函数 [解] (1) 三个输入变量，选 3 线 – 8 线译码器 74LS138
第10讲数据选择器和分配器
第10讲 数据选 择器和分配器
Digital Logic Circuit
教学方法设计： 比较学习选择器和分配器 课堂讨论： 实际：数字波段开关在仪表中的使用，信道复用 分时传送技术 现代教学方法与手段： 大屏幕投影 复习（提问）： 3线—8线MSI译码器的逻辑功能？
数据选择器
Digital Logic Circuit
第10讲 数据选 择器和分配器
Digital Logic Circuit
相应逻辑电路图如图(d)所示，只附 加一个与非门。显然，实现给定函数 用B、C作为选择控制变量更简单。
第10讲 数据选 择器和分配器
Digital Logic Circuit
由上述可见，用n个选择控制变量的MUX 实现m个变量(m-n≥2)的函数时，MUX的 数据输入函数Di一般是2个或2个以上变量 的函数。函数Di的复杂程度与选择控制变 量的确定相关，只有通过对各种方案的比 较，才能从中得到最简单而且经济的方案。
第10讲 数据选 择器和分配器
Digital Logic Circuit
上述两种方法表明：用具有n个选择控制变 量的MUX实现n个变量的函数或n+1个变量 的函数时，不需要任何辅助电路，可由 MUX直接实现。
第10讲 数据选 择器和分配器
Digital Logic Circuit
(3) 用具有n个选择控制变量的多路选择器 实现n+1个以上变量的函数 当函数的变量数比MUX的选择控制变量 数多两个以上时，一般需要加适当的逻辑 门辅助实现 。在确定各数据输入时，通常 借助卡诺图。
第10讲数据选择器和分配器2a数据发送端数据接收端选择控制端数据分配器的应用数据分配器和数据选择器一起构成数据分时传送系统演示74ls151第10讲数据选择器和分配器小结第10讲数据选择器和分配器作业第10讲数据选择器和分配器确定数据选择器确定地址变量n个地址变量的数据选择器不需要增加门电路最多可实现n1个变量的函数
数据选择器和数据分配器
集成数据选择器的规格、品种较多，因此，重要的是要能够看懂真值表，理 解其逻辑功能。
集成数据选择器的芯片种类很多，常用的有2选1，如CT54157、CT54158；4 选1，如CT54LS153、CT54LS353；8选1，如CT74151、CT74LS251。16选1，如 CT54150等。CT74LS251的引脚排列如图（a）所示，逻辑符号如图（b）所示。
（a）引脚排列
（b）逻辑符号
CT74LS251的引脚排列和逻辑符号
如果现有的集成数据选择器通道不够，则可利用多片级联来进行扩展。例如， 用一片CT74LS251（8选1数据选择器）做低位芯片，用另一片CT74LS251做高位芯 片，要使16个通道的数据选1输出，必须有四个地址输入端A、B、C、D，将A端与 高位芯片的 相连，并经过非门与低位芯片的 相连，如下图所示。
3）根据最小项表达式将数据输入端做如下赋值：
D0 D1 D3 D5 D6 D7 1
画出函数的逻辑图，如下图所示。
D2 D4 0
例7.5的逻辑图
本例函数Y m(0,1,3,5,6,7,) 也可以用4选1芯片来实现，如CT74153，
逻辑图如下图所示。选择 、 作为地址输入，即用两变量 、 组成最小项，用第 3个变量作为数据输入，即可实现该函数。
用74LS251实现16选1数据选择器
当A=1时，低位芯片工作，高位芯片处于禁止状态。根据 的地址输入信 号，输出低八路数据 中的一路。
当 时，高位芯片工作，低位芯片处于禁止状态。根据 的地址输入信号， 输出高八路数据 中的一路。
该电路具有16选1数据选择器的功能。
用数据选择器可以实现组合逻辑函数，其方法如下。 1）将给定的函数转化为最小表达式。 2）以最小项因子做数据选择器的输入地址。 3）将函数式中已存在的最小项mi相对应的数据输入端Di赋值为1，将函数 式中不存在的最小项相对应的数据输入端赋值为0。
实验四_数据选择器和数据分配器
实验四_数据选择器和数据分配器实验四数据选择器和数据分配器⼀、实验⽬的1. 掌握数据选择器和数据分配器的⼯作原理和特点；2. 熟悉数据选择器、数据分配器的管脚排列和逻辑功能；3. 熟悉数据选择器、分配器的扩展⽅法。
⼆、预习要求1. 复习有关数据选择器和数据分配器的章节；2. 按实验内容的要求，做好实验预习报告，画好实验线路图和记录表格。
三、实验设备与器件1. TDN-DS 数字逻辑电路/数字系统设计教学实验系统。
2. 74LS151和74LS138各⼀⽚。
3. 数字万⽤表，连接导线若⼲。
四、实验的原理数据选择器⼜叫多路开关，其基本功能相当于多位开关，其集成电路有“四选⼀”、“⼋选⼀”、“⼗六选⼀”等多种类型。
我们以“⼋选⼀”数据选择器74LS151为例进⾏实验论证。
数据选择器的应⽤很⼴，它可实现任何形式的逻辑函数、将并⾏码变成串⾏码和组成数码⽐较器等。
例如在计算机数字控制装置和数字通信系统中，往往要求将并⾏形式的数据转换成串⾏的形式。
若⽤数据选择器就能很容易完成这种转换。
只要将欲变换的并⾏码送到数据选择器的信号输⼊端，使组件的控制信号按⼀定的编码（如⼆进制码）顺序依次变化，则可在输出端获得串⾏码输出，如图1所⽰。
CB ASQ 0Q 1Q 2并⾏数据输⼊选通D 7D 6D 5D 4D 3D 2D 1D 0串⾏数据输出Y⼆进制计数器数据选择器图4-1 变并⾏码为串⾏码的⽰意图数据分配器实际上其逻辑功能与数据选择器相反，它的功能是使数据由⼀个输⼊端向多个输出端中的某⼀个进⾏传送，它的电路结构类似于译码器，所不同的是多了⼀个输⼊端。
若数据分配器的输⼊端恒为1，它就成了译码器。
实际上，我们可以⽤译码器集成电路充当数据分配器。
例如，⽤2-4线译码器充当四路数据分配器，3-8线译码器充当⼋路数据分配器。
具体是将译码器的译码输出充当数据分配器输出，⽽将译码器的使能输⼊充当数据分配器的数据输⼊。
数据选择器和分配器组合起来，可实现多路分配，即在⼀条信号线上传输多路信号，图4-2即为多路信号的⽰意图。
数据选择器及数据分配器PPT课件
输出逻辑函数：本位和Si，向相邻高位的进位数为Ci
第13页/共19页
Ai
Bi
Ci1
Si
Ci
0
0
0
0
0
0
0
0
1
1
1
0
0
1
0
0
1
1
0
1
1
0
1
0
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
第14页/共19页
（2）写出输出逻辑函数表达式 Si Ai BiCi1 Ai Bi Ci1 Ai Bi Ci1 Ai BiCi1
第4页/共19页
2．数据选择器CT74LS151的真值表
使能端
A2
1
×
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
A1
A0
Y
×
×
0
0
0
D0
0
1
D1
1
0D211源自D300D4
0
1
D5
1
0
D6
1
1
D7
第5页/共19页
3．输出逻辑函数：
Y ( A2 A1 A0D0 A2 A1 A0D1 A2 A1 A0D2 A2 A1 A0D3 A2 A1 A0D4 A2 A1A0D5 A2 A1 A0D6 A2 A1A0D7 )ST
多路数据分配器的功能正好和数据选择器的相反， 它是根据地址码的不同，将一路数据分配到相应 的一个输出端上输出。
CH34数据选择器和分配器
S1
0 1
0 1
1/2 74LS139
0 1 A2 A1 A0 0∼7
0 1
74LS139 双 2 线 - 4 线译码器
S A4 A3 1 1 1 0 1 0 1 0
3. 4. 2 数据分配器 一、1 路- 4 路数据分配器
数据 输入
第三章 组合逻辑电路 数据输出
D
1 路-4 路 数据分配器 A1 0 1 0 1 D 0 0 0 A0 0 D 0 0 0 0 D 0 0 0 0 D
二、集成数据选择器 集成双4 集成双4选1数据选择器74LS153 数据选择器74LS153
第三章 组合逻辑电路
Y = D0 A A0 + D A A0 + D2 A A0 +D3 A A0 1 1 1 1 1
第三章 组合逻辑电路
例
将四选一数据选择器扩为八选一数据选择器。 将四选一数据选择器扩为八选一数据选择器。
Y0 Y1 Y2 Y3
= D⋅ A1 A0 ⋅ = D⋅ A1 A ⋅ 0 = D⋅ A A0 ⋅ 1 = D⋅ A A ⋅ 1 0
函 数 式 Y1 Y2
&
选择控制
Y0
&
Y3
&
真 值 表
A A Y0 Y1 Y2 Y3 1 0
0 0 1 1 D
&
1
1
逻辑图
A1
A1
第三章 组合逻辑电路
用74LS138组成八路分配器 组成八路分配器
第三章 组合逻辑电路
(2) 不 用 使 能 端 进 行 扩 展。
第三章 组合逻辑电路
四片 8 选 1（74151） （ ）
32 选 1 数据选择器
电工电子技术基础知识点详解4-4-1-数据选择器与数据分配器
A1 A0
控制信号
确定将信号送 到哪个输出端
数
据
输D
入
端
Y3 Y2 Y1 Y0
数 据 输 出
端
使能端
S 确定芯片是否工作
数据分配器的功能表
使能 控 制
输出
S A1 A0 Y3 Y2 Y1 Y0 1 00 00 0 0 0 00 0D 0 0 1 0 0 D0 0 1 0 0D00 0 1 1 D0 0 0
数据选择器与数据分配器在数字电路中当需要进行远距离多路数字传输时为了减少传输线的数目发送端常通过一条公共传输线用多路选择器分时发送数据到接收端接收端利用多路分配器分时将数据分配给各路接收端其原理如图所示
数据选择器与数据分配器
主要内容： 数据选择器和数据分配器的作用；数据选择器和数据分配器的
正确使用。
选择器
Y1
AAA021
(1)
≥1
Y
Y3
AA12 A0
(2)
A
S D7D6... D1D0
S D15 D14... D9D8
B
C
S S1 0时, 第一片工作; S1 1时, 第二片工作。
1
D7D6... D1D0
D15D14... D9D8
16选1数据选择器
74LS151功能表
选通 选 择 输出
Y D0 A1 A0 S D1 A1 A0 S D2 A1 A0 S D3 A1 A0 S 74LS153功能表
使能 选 通 输出
S A1 A0 Y
1 0
0
0 0 D0
0
0 1 D1
0
10
D2
0
数据选择器、数据分配器
2、控制信号约定： 、控制信号约定： 令A1A0=00时，Y=D0 时 A1A0=01时，Y=D1 时 A1A0=10时，Y=D2 时 A1A0=11时，Y=D3 时
3、真值表 输入 、 输出 A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3
• （二）逻辑表达式
F = A1 A0 ⋅ D 0 + A1 A0 ⋅ D1 + A1 A0 ⋅ D 2 + A1 A0 ⋅ D 3
D 7 D6 D5 D 4 D3 D 2 D1 D0
A2 A1 A0 S
0
D7 D7
三、数据选择器的扩展
将两片74LS151连接成一个十六选一的数据选择器。 连接成一个十六选一的数据选择器 例：将两片 连接成一个十六选一的数据选择器。 解：十六选一的数据选择器的地址输入端有四位，最高位A3的输入可 十六选一的数据选择器的地址输入端有四位，最高位 以由两片八选一数据选择器的使能端接非门来实现， 以由两片八选一数据选择器的使能端接非门来实现，低三位地址输入 端由两片74LS151的地址输入端相连而成，连接图如下图所示。当A3 的地址输入端相连而成， 端由两片 的地址输入端相连而成 连接图如下图所示。 工作， 选择数据D ＝0时，由下图可知，低位片 时 由下图可知，低位片74LS151工作，A3A2A1A0选择数据 0~D7 工作 输出； 进行输出。 输出；A3＝1时，高位片工作，选择 8~D15进行输出。 时 高位片工作，选择D
• 四、用数据选择器实现组合逻辑函数 • （一）基本原理和步骤 4选1的数据选择器输出信号表达式
1 0 0 1 0 1 1 0 原理： 原理： 3 = ∑ mi Di 1.数据选择器输出信号逻辑 数据选择器输出信号逻辑 i =0 表达式的一般形式； 如右) 表达式的一般形式；(如右) m选1数据选择器的表达式 2.数据选择器输出信号逻辑 数据选择器输出信号逻辑 m -1 Y = ∑ m i Di , m = 2 n 表达式的主要特点： 表达式的主要特点： i =0 a.具有标准与或表达式的形式； 具有标准与或表达式的形式； 具有标准与或表达式的形式 b.提供了地址变量的全部最小项； 提供了地址变量的全部最小项； 提供了地址变量的全部最小项 c.一般情况下，Di可以当成一个变量处理（取值为原变 一般情况下， 可以当成一个变量处理（ 一般情况下 反变量、 或 ）； 量、反变量、0或1）； d.受选通（使能）信号 S 控制，当 S = 0 时有效， 受选通（ 控制， 时有效， 受选通 使能） S =1 时，Y=0。 。 3.组合逻辑函数的标准表达式：最小项之和的标准式。 组合逻辑函数的标准表达式： 组合逻辑函数的标准表达式 最小项之和的标准式。
数据选择器与多路分配器
1 1 0 D0~D3 D3
数据选择器（MUX）
• 常用的集成数据选择器 双 四选1 MUX：74LS153 四 二选1 MUX：74LS158 八选1 MUX：74LS151 十六选1 MUX：74LS150
• 扩展方法
利用使能端 不用使能端
数据选择器（MUX）
• 扩展方法 用使能端
例：用数据选择器实现三变量多数表决器。
A2 A1 A0 F 0000 0010 0100 0111 1000 1011 1101 1111
A1A0
A2 00 01 11 10
0 D0
1D1
1 D2 1 1D3 1
选A2、A1为地址端
D0 0 D1 A0 D2 A0 D3 1
数据选择器（MUX）的应用
例：用四选一数据选择器实现二变量异或式。
F A1 A0 A1A0
A1 A0 F Di 0 0 0 D0 0 1 1 D1 1 0 1 D2 1 1 0 D3
D0 0, D1 1 D2 1, D3 0
数据选择器（MUX）的应用
例：用四选一数据选择器实现二变量异或式。
F A1 A0 A1A0
数据选择器（MUX）的应用
例：由双四选一组成电路如图所示。 （1）写出F1的函数表达式。 （2）写出F2的真值表。
1
数据选择器（MUX）的应用
F A1 A0D0 A1A0D1 A1 A0D2 A1A0D3 F1 ABC ABC ABC ABC F2 ABC ABC AB
A B C F2 000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
A2 A1 A0 F 0000 0010 0100 0111
数字逻辑 第十讲 数据选择器和分配器
S
GND
数据选择器74LS151的扩展 的扩展 数据选择器
D5 Y
Y2 Y
不工作
Y2 Y
≥1
0 D5
Y1 Y
工作
Y1 Y
74LS151(2) D7 … D0 A2 A1 A0 EN
1S2 1
74LS151(1) D7 … D0 A2 A1 A0 EN
0S1
D15 … D8
D7
… D0 A3 A2 A1 A0
由此可绘制出电路图。 由此可绘制出电路图。 此图可以看出， 此图可以看出，当逻 辑变量数大于数据选 择器地址变量数时， 择器地址变量数时， 由降维图绘制电路需要增加部分门 器件。 器件。 还可以继续降维得到图(C)。 图(b)还可以继续降维得到图 。用 还可以继续降维得到图 四选一数据选择器和部分门电路即 可实现逻辑函数的组合逻辑电路。 可实现逻辑函数的组合逻辑电路。
0 1 0 1
数据选择器74LS151的扩展 的扩展 数据选择器
D12 Y
Y2 Y
工作
Y2 D12 Y
≥1
0
Y1 Y
不工作
Y1 Y
74LS151(2) D7 … D0 A2 A1 A0 EN
0S2 1
74LS151(1) D7 … D0 A2 A1 A0 EN
1S1
D15 … D8
D7
… D0 A3 A2 A1 A0
第十讲 数据选择器和分配器
内容： 内容：数据选择器和分配器 目的与要求： 目的与要求： 1．掌握四选一、八选一的逻辑功能，对应 ．掌握四选一、八选一的逻辑功能，对应MSI器件的使用 器件的使用 2．掌握用数据选择器实现逻辑函数的方法 ． 3．了解数据分配器的逻辑功能 ． 重点与难点： 重点与难点： 数据选择器的逻辑功能及其实现逻辑函数的方法
2017.0313.数字电路与系统-数据选择器分配器的理解
2017.0313.数字电路与系统-数据选择器分配器的理解数据分配器1.数据分配器是数据选择器的逆过程。
2.1-4路的数据分配器，这是个设计组合电路的过程。
⾸先，我们先明确1-4路的数据分配器的功能：⼀路串⾏输⼊数据，输出四路数据。
控制信号（地址信号）地址信号是和⼀路串⾏输⼊数据连在⼀起构成函数表达式么？数据⽐较器1.顾名思义，这个逻辑电路就是⽤来进⾏两个数值间的⽐较的，⽐较的结果有三种，⼤于，⼩于，等于。
每次⽐较两个数值时，总会在这三种情况中出现⼀种。
这说明逻辑电路的设计过程中要注意的问题，每⼀个逻辑电路都是由不同的输⼊变量和不同的输出变量组成，然后要明确输⼊变量有哪⼏个，输出变量有哪⼏个，同时，每⼀个输出变量的函数表达式都是由所有输⼊变量组成的，⽽这些逻辑函数的表达式很多时候就是之前常见的逻辑功能，同或，异或.......最常见的写逻辑函数表达式的⽅法就是依照真值表写标准的与或式（最⼩项表达式）。
这⾥还要说明的⼀点就是，当有多个输出时，在画逻辑图是需要共⽤所有输⼊，所有的输出在同⼀张逻辑图上表⽰出来。
2.前述的是两个⼀位的数值之间的⽐较，每⼀个都是取0或1。
接着⼜谈论到两个⼆位的数值之间的⽐较，所有的输⼊数据均是⼆进制的0或1，在计算机⾥，所有的数据均是⽤⼆进制来表⽰的，⽆论是⽂字，图⽚还是数值均是⽤⼆进制代码来表⽰的，这⾥进⾏数制上的⽐较，⼀定是计算机将⼗进制的数字转变成了⼆进制，所有的数据输⼊计算机时都要被转化成⼆进制的编码，区别在于数值被转化后，是具有权位的⼆进制数码。
3.⼀位的数值⽐较器是两个⼀位的数值在⽐较，⼆位的数值⽐较器是两个⼆位的数值在⽐较，以此类推，随着位数不断的增加，再通过真值表的⽅法来⽐较显得很⿇烦。
第⼆次理解数据⽐较器和校验器数据⽐较器1.数值⽐较器最常见的是对两个数值A和B⼤⼩进⾏⽐较，但是我们是不清楚A,B的具体数值，或者说，任意两个数值间进⾏⽐较，⽐较过后会产⽣三种结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
≥1
0
D5
Y1 Y
工作
Y1 Y
74LS151(2) D7 … D0 A2 A1 A0 EN
1S2 1
74LS151(1) D7 … D0 A2 A1 A0 EN
0S
1
D15 … D8
D7
… D0 A3 A2 A1 A0
0 1 0 12 Y
工作
Y2 D12 Y
真
求Di 的 方法
值
m1
表 m2
m3
（3）图形法
求Di 的 方法
AB C 0 1
00 0 1
m0
01 1 0
m1
11 1 1
m3
10 0 0
m2
D0=C
D1=C
D3=1
D2=0
例：用数据选择器实现函数：
L( A, B, C, D) m(0,3,4,5,9,10,11 ,12,13)
①选用8选1数据选择器74LS151 ②设A2=A、A1=B、A0=C ③求Di D2=1 D0=D
解二：卡诺图比较法求解。 （1）分别作出逻辑函数卡诺图和8选1数据选择器卡诺图如下 AB C
（2）令A2=A、A1=B、A0=C，比较两个卡诺图可得： D0=D1=D2=D4=0，D3=D5=D6=D7=1
2）有n个地址端的数据选择器实现m变量函数（m>n）
一般将卡诺图的变量数称为该图维数。如果把某些变量 也作为卡诺图小方格内的值，则会减小图的维数，这种图称 为降维图。 当函数输入变量的数目大于数据选择器的地址端的数目 ,只有将函数卡诺图的维数降到与选择器卡诺图的维数相同， 两个卡诺图的才能一一对应。也就是说，对于函数输入变量 多于选择器地址端的电路设计，必须先对函数的卡诺图进行 维图。 例如：下图（a）为一个四变量的卡诺图，若把变量D作为 记图变量，把它从卡诺图的变量中消去，则得三变量的降维 图，如图（b）所示。
逻辑函数
n个地址变量的 数据选择器， 不需要增加门 电路，最多可 实现n＋1个变 量的函数。
L A B C A BC AB
3个变量，选用4 选1数据选择器。
1
1
确定数据选择器
2 2
选用74LS153
74LS153有两 个地址变量。
确定地址变量
A1=A、A0=B
3 （1）公式法 函数的标准与或表达式： 3
0 0 1 1 0 0 0 0 D3 0 0 D2 0 0 D1 1 1 D0
1. 4 选1数据选择器
地址输入端 （选择控制信号）
使能端 数（ 据数 输据 入通 端道 ）
EN是使能端，低电平有效： 当EN=1时，输出Y=0，即无效。 当EN=1时，在地址输入A1A0的 控制下,从D0~D3中选择一路输出。
地址输入端
1
0 1
数据分配器的应用
数据分配器和数据选择器一起构成数据分时传送系统
数据发送端 数 据 输 入 D0 D1 D2 D3 D4 D5 D6 D7 数据接收端 Y0 Y1 低电平 Y2 G2B ST C 74LS138 Y3 Y4 G1高电平 ST A Y5 ST B Y6 G2A Y7 低电平 A2 A1 A0
D0 D1 D2 D3
画连线图
C C 0 1
A B 0
（2）真值表法
mi m0 A B C 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 L 0 1 1 0 0 0 1 1
C=1时L=1， 故D0=C C=0时L=1， 故D1=C L=0， 故D2=0 L=1， 故D3=1
≥1
0
Y1 Y
不工作
Y1 Y
74LS151(2) D7 … D0 A2 A1 A0 EN
0S2 1
74LS151(1) D7 … D0 A2 A1 A0 EN
1S
1
D15 … D8
D7
… D0 A3 A2 A1 A0
1 1 0 0
3. 数据选择器实现逻辑函数
原理：从前述分析可知，数据选择器是地址选择变量最小 项的输出器；而任何一个逻辑函数都可以表示为最小项之 和的标准形式。因此，用数据选择器可以很方便地实现逻 辑函数。 方法：表达式比较法（公式法）；卡诺图比较法。 1）当逻辑函数的变量个数和数据选择器的地址输入变量 个数相同时，可直接用数据选择器来实现逻辑函数。 2）当逻辑函数的变量个数多于数据选择器的地址输入变 量个数时（逻辑函数的变量个数最多比数据选择器的地址 输入变量个数多一个），应分离出多余的变量，将余下的 变量分别有序地加到数据选择器的地址输入端上。
选择器
73LS151 Y S 1
分配器
数 据 输 出
低电平
A2 A1 A0
EN
1 1 0
选择控制端
入 A1 × 0 0 1 1 A0 × 0 1 0 1
输 出 Y 0 D0 D1 D2 D3
74LS153 1 2 3 4 5 6 7 8
1S
A1 1D 3 1D 2 1D 1 1D 0 1Y GND
选通控制端S为低电平有效，即 S 0 时芯片被选中，
处于工作状态； S 1 时芯片被禁止， Y 0。
D5 14
D6 D 7 A0 13 12 11
A1 A 2 10 9
D0 D 0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7
74LS151 1 2 3 4 5 6 7 8
D3
D2
D1
D0
Y
Y
S
GND
数据选择器74LS151的扩展
D5 Y
Y2 Y
不工作
Y2 Y
L A B C A BC AB m0C m1C m2 0 m3 1
4选1数据选择器输出信号的表达式：
Y m0 D0 m1D1 m2 D2 m3 D3
求Di 比较L和Y，得：
D0 C、D1 C 、D2 0、D3 1
4
L
4
Y
1 2
74LS153 A1 A0 ST
1）用具有n个地址端的数据选择器实现n变量函数
例1：用8选1数据选择器实现逻辑函数Y=AB+AC+BC。 解一：表达式比较法求解。 （1）将函数表达式转换为标准与-或表达式如下： Y AB AC BC
ABC ABC ABC ABC m3 m 5 m6 m7
（2）令A=A2、B=A1、C=A0，将上述表达式与8选1数据选 择器输出函数表达式比较可得： Y m0 D0 m1 D1 m2 D2 m3 D3 m4 D4 m5 D5 m6 D6 m7 D7 D0=D1=D2=D4=0，D3=D5=D6=D7=1
若用八选一数据选择器实现该图（a）表示的函数，用 图（b）降维卡诺图与八选一数据选择器的卡诺图相对应得：
D 0 0, D 2 0, D 4 D, D 6 D, D1 D D3 D D5 D D7 1
由此可绘制出电路图。 此图可以看出，当逻 辑变量数大于数据选 择器地址变量数时， 由降维图绘制电路需要增加部分门 器件。 图(b)还可以继续降维得到图(C)。用 四选一数据选择器和部分门电路即 可实现逻辑函数的组合逻辑电路。
Y0 DA1 A0 Y2 DA1 A0 Y1 DA1 A0 Y3 DA1 A0
逻辑图
Y0 & D & Y1 Y2 & Y3 &
1 A1
1 A0
集成数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码 输入端作为地址码输入端，则带使能端的二进制译码器就是 数据分配器。 由74LS138构成的1路-8路数据分配器 Y0 Y1 数 Y 数据输入端 2 0 G2B ST C 74LS138 Y3 据 D Y4 高电平 G1 输 1 ST A Y5 出 ST B Y6 G2A低电平 Y7 A 2 A1 A0
D6=1
D4=D
AB CD 00 01 11 10
D1=D
00 1 0 1 0
D3=0
01 1 1 0 0
D7=0
11 1 1 0 0
D5=1
10 0 1 1 1
④画连线图
L Y 74LS151 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 EN
D D 1 0 D 1 1 0
A B C 0
地址码决定从４路输入中选哪１路输出
0
0
0 1 0 Y0 Y0 1 Y0
0
0
四选一选择器构成八选一选择器
集成数据选择器
集成双4选1数据选择器74LS153
VCC 2S A0 2D 3 2D 2 2D1 2D0 2Y 16 15 14 13 12 11 10 9
输 S 1 0 0 0 0 D × D0 D1 D2 D3
1. 4 选1数据选择器
输 D D0 D1 D2 D3 A1 0 0 1 1 入 A0 0 1 0 1 输 出 Y D0 D1 D2 D3
D0
D0 0 0 0 D0
Y A1 A0D0 A1A0 D1 A1 A0D 2 A1 A0 D3 m0 D0 m1 D1 m2 D2 m3 D3
数据分配器
数据分配是数据选择的逆过程。 根据地址信号的要求，将一路数据分配到指定输出通道 上去的电路，称为数据分配器。 地 输 输 入 输出 址 入 变 数 A1 A0 Y0 Y1 Y2 Y3 量 据 0 0 D 0 0 0 由地址码决 D 0 1 0 D 0 0 定将输入数 1 0 0 0 D 0 据Ｄ送给哪 １路输出。 1 1 0 0 0 D 逻辑表达式
内容：数据选择器和分配器 目的与要求： 1．掌握四选一、八选一的逻辑功能，对应MSI器件的使用 2．掌握用数据选择器实现逻辑函数的方法 3．了解数据分配器的逻辑功能 重点与难点： 数据选择器的逻辑功能及其实现逻辑函数的方法