数字电路与逻辑设计习题9第九章脉冲单元电路
数字电路与系统分析第九章习题答案
9.3 习题答案9.1 在ROM中，什么是“字数”，什么是“位数”？如何标注存储器的容量？解：地址译码器的输出线称作字线，字数表示字线的个数；存储矩阵的输出线称作位线(数据线)。
位数表示位线的个数。
字线和位线的每个交叉占处有—个存储单元。
因此存储容量用“字数×位数”表示。
9.2 固定ROM、PROM、EPROM、E2PROM之间有何异同？解：固定ROM、PROM、EPROM、E2PROM都是只读存储器，它们的工作原理和结构相同，都是由地址译码器、存储矩阵和输出电路构成，当地址译码器选中某一个字后，该字的若干位同时由输出电路输出，存储矩阵由M个字、每个字N位的存储单元构成。
它们的不同之处在于存储单元的写入和擦除方式不同。
固定ROM出厂时结构数据已经固定，用户不能更改，适于存储大批量生产的程序和数据，常被集成到微控制器中作为程序存储器；PROM可由用户写入数据，但只能一次性写入，之后不能更改。
适于存储中、小批量生产的程序和数据；EPROM数据可通过紫外线擦除，重新写入。
可擦除数百次，写入一个字节需50ms。
适用于开发研制阶段存储数据和程序，并可经常修改；E2PROM数据可通过电擦除，因此在工作时间可随时擦写。
可擦除数10~1000万次，写入一个字节需20ms。
适合于信息量不大，经常要改写，掉电后仍保存的场合。
9.3 试用ROM阵列图实现下列一组多输出逻辑函数F1(A,B,C)=⎺AB+A⎺B+BCF2(A,B,C)=∑m(3,4,5,7)F3(A,B,C)=⎺A⎺B⎺C+⎺A⎺BC+⎺ABC+AB⎺C+ABC解：将F1 ,F2 ,F3都用最小项表达式表示：F1(A,B,C)=⎺AB+A⎺B+BC=∑m(2,3,4,5,7)F2(A,B,C)=∑m(3,4,5,7)F3(A,B,C)=⎺A⎺B⎺C+⎺A⎺BC+⎺ABC+AB⎺C+ABC=∑m(0,1,3,6,7)ROM的阵列图如下图：9.4 用适当规模PROM 设计2位全加器，输入被加数及加数分别为a 2a 1和b 2b 1，低位来的进位是CI ，输出本位和∑2∑1以及向高位的进位C O2。
数字电路与逻辑设计李晓辉第9章习题答案
四、习题解答9-1 题9-1图所示为ＴＴＬ与非门构成的微分型单稳态电路，试画出在输入信号I v 作用下，a 、b 、d 、e 、0v 各点波形，求输出0v 的脉冲宽度。
Iv 0v abde0.01Fμ100Ω5.1k Ω题 9-1图解 在输入信号I v 作用下，a 、b 、d 、e 、0v 各点波形如图9-8所示。
3.6V3.6V3.6V3.6V3.6V 0.3V 0.3V0.3V 0.3V 0.3V0.3V-1.5V1.4V 1.4V1.4V-1.5Vd ab etwv Iv脉宽3300.7()(100100)0.0110210w t R R C s s --=+=+⨯⨯=⨯9-2 题9-2图所示为ＣＭＯＳ反相器构成的多谐振荡器，试分析其工作原理，画出a 、b 点及O v 的工作波形，写出振荡周期的公式。
Ov C2R 1R ba题9-2图图9-8 题9-1 波形图解 题9-2图中电路是教材中CMOS 型多谐振荡器的改进电路，阈值电压V T 不同，振荡频率会改变。
C 两端电压峰值变为2V DD ，从而大大减小了由于阈值电压V T 的离散性导致振荡频率的变化。
1R 接入后保护了CMOS 门输入二极管。
a 、b 点及0v 的工作波形如图9-9所示。
振荡周期计算 令1210R R =，有12lnDD T w T V V t R C V +=，222ln DD Tw DD TV V t R C V V -=-，12w w T t t =+ 若1,2T DD V V =则ln 9 2.2T RC RC =≈。
9-3 利用图9-13所示的集成单稳态触发器，要得到输出脉冲宽度等于3ms 的脉冲，外接电容C 应为多少？（假定内部电阻int R Ω（2k ）为微分电阻。
） extC ext R extR intR ext C C CV CC V Ov O v '74121ext/C CCV 2A 1A BIv extC extR int R ext C C CV CCV Ov O v '74121ext/C 2A 1A BIv (b )(a)解 因为int 0.7w t R C =，所以33int 310 2.140.70.7210w t C uF uF R -⨯===⨯⨯ 9-4 题9-4图是用两个集成单稳态触发器74121组成的脉冲变换电路，外接电阻和外接电容的参数如图所示。
数字电路逻辑设计(第二版) 王毓银 电子科技大学
3.5.4 CMOS逻辑门电路
3.5.5 BiCMOS门电路
3.5.6 CMOS电路的正确使用方法
3.6 VHDL描述逻辑门电路
3.6.1 VHDL描述电路的基本方法
3.6.2 VHDL描述逻辑门电路
习题
第4章 组合逻辑电路
4.1 组合逻辑电路分析
6.4.1 设计给定序列信号的产生电路
6.4.2 根据序列循环长度M的要求设计发生器电路
6.5 时序逻辑电路的VHDL描述
6.5.1 移位寄存器的VHDL描述
6.5.2 计数器的VHDL描述
习题
第7章 半导体存储器
7.1 概述
7.1.1 半导体存储器的特点与应用
5.3 主从触发器
5.3.1 主从触发器基本原理
5.3.2 主从J-K触发器主触发器的一次翻转现象
5.3.3 主从J-K触发器集成单元
5.3.4 集成主从J-K触发器的脉冲工作特性
5.4 边沿触发器
5.4.1 维持一阻塞触发器
5.4.2 下降沿触发的边沿触发器
10.2.6 DAC的转换精度与转换速度
10.3 模数转换器（ADC）
10.3.1 模数转换基本原理
10.3.2 并联比较型ADC
10.3.3 逐次逼近型ADC
10.3.4 双积分型ADC
10.4 集成ADC及其应用举例
双积分型集成ADC
10.4.2 逐次逼近型集成ADC
2.1.3 真值表与逻辑函数
2.1.4 逻辑函数相等
2.1.5 三个规则
2.1.6 常用公式
2.1.7 逻辑函数的标准形式
数字电路与逻辑设计(第二版) 第9章
555定时器是一种多用途的数字—模拟混合集成电路， 利用它能方便地构成施密特触发器、单稳态触发器和多谐振 荡器，因而在定时、控制、检测、报警等方面得到了广泛的 应用。
9.2 555定时器
555定时器因输入端设计有三个5kΩ电阻而得名，它的 电源电压范围宽(双极型555定时器为5～16V，CMOS555定 时器为3～18V)，可提供与TTL及CMOS数字电路兼容的接 口电平，还可输出一定功率，驱动微电机、指示灯、扬声器 等。555定时器的产品型号繁多，但所有双极型产品型号最 后三位数码都是555，所有CMOS产品型号最后的四位数码 都是7555。它们的功能和外部引脚的排列完全相同。下面以 双极型555定时器为例介绍555定时器的电路组成。
(3) 当TH UR1 ， TR U R2 时， R 1, S 1 ，触发器
的状态保持不变，因此 V 管的状态维持不变，OUT 输出也不 变。这样我们就得到了表 9-1 所示的 555 定时器的功能表。
TH
×
>
2 3
VCC
2 < 3 VCC
2 < 3 VCC
表9-1 555定时器功能表
输入
TR
1 3 VC C
。如果在电压控制 端
CO 加输入电压 UCO ，则 UR1 = UCO，UR2 = UCO /2。电压比较器 C1
和 C2 通过比较 TH 与 UR1 和TR 与 UR2 的大小输出为高电平或低电
平，作为基本 RS 触发器的输入信号。基本 RS 触发器的输出控制放 电三极管 V，并决定输出信号。
种情况。
(1)当 TH U R1 ， TR U R2 时， R 0, S 1 ，RS
触发器被置 0，G1 输出高电平，OUT 输出低电平，同时 V 管导通。
第9章时序逻辑电路习题解答word精品
(9-1)第九章习题参考答案9-1对应于图9-1a 逻辑图，若输入波形如图 9-54所示，试分别画出原态为 0和原态为1对应时刻得Q 和Q 波形。
图9-54题9-1图解得到的波形如题9-1解图所示。
9-2逻辑图如图9-55所示，试分析它们的逻辑功能，分别画出逻辑符号，列出逻辑 真值表，说明它们是什么类型的触发器。
解对于（a ）：由图可写出该触发器的输出与输入的逻辑关系式为：Q= R DQ原态为原态为232a )b)图9-55题9-2图下面按输入的不同组合，分析该触发器的逻辑功能。
⑴ R D = 1、S D = 0若触发器原状态为 0,由式(9-1)可得Q = 0、Q = 1;若触发器原状态为I ，由式(9-1) 同样可得Q = 0、Q = 1。
即不论触发器原状态如何，只要 R D = 1、S D = 0,触发器将置 成0态。
(2)R D =0、S D = I用同样分析可得知，无论触发器原状态是什么，新状态总为： Q = 1、Q = 0,即触发器被置成1态。
(3)R D= S D = 0按类似分析可知，触发器将保持原状态不变。
(4)R D = S D = 1两个“与非”门的输出端 Q 和Q 全为0，这破坏了触发器的逻辑关系，在两个输入 信号同时消失后，由于“或非”门延迟时间不可能完全相等，故不能确定触发器处于何 种状态。
因此这种情况是不允许出现的。
逻辑真值表如表 9-1所示，这是一类用或非门实现的基本 RS 触发器，逻辑符号如题 9-2(a )的逻辑符号所示。
对于(b ):此图与(a )图相比，只是多加了一个时钟脉冲信号，所以该逻辑电路在CP=1时的功能与(a )相同，真值表与表 9-1相同；而在CP = 0时相当于(玄)中(3)的 情况，触发器保持原状态不变。
逻辑符号见题 9-2 ( b )逻辑符号。
这是一类同步 RS 触发器。
RDS DQ 1 0 0 0 1 1 00 不变 11不定表9-1题9-2 (a )真值表SCP RJ233题9-3解图9-3同步RS 触发器的原状态为 1 出对应的Q 和Q 波形。
数字逻辑电路王秀敏第9章检测+习题答案081016
检 测 题 (第9章)一、选择题 答案：1. （D ）2. （D ）3. （D ）4. （C ）5. （B ）二、填空题答案：1.单稳态2.截止，高电平3.定时元件R 、C4.微分电路5.输出波形的幅度 三、分析计算解：（1）T+CC 22128,33V V V ==⨯=T-CC 11124,33V V V ==⨯=T+T-844V V V V ∆=-=-= （2）根据I V 上升过程中，I CC 23V V >时，O 0V =，I V 下降过程中，I CC 13V V <时，O 1V =画出波形图如图R9.1（3）T+A T-A 114,4222V V V V V V ====⨯=，T+T-422V V V V ∆=-=-=04812v i (V)v O (V)V OH V OLtt图R9.1四、解：以最简单的三个与非门组成的环形振荡器为例，V A V B V C VD2tpd tpd3tpd图R9.2图T9.2，它是由三个反相器组成的环形振荡器，环形振荡器是由奇数个与非门依次首尾相接组成的环形电路，这个电路没有稳定状态，它必然会产生自激振荡。
其振荡频率完全取决于与非门的平均延迟时间。
设初始瞬态为1A =，经过第1个门的延迟在经第2门延迟，最后第3门延迟而反馈到A 点，使0A =，从1A =到0A =总过需要经历D1D2D31t t t T ++=的时间。
同理，使0A =变为1A =也要经历相同的时间过程。
因此振荡周期为126pd T T t ==（在美级门的平均延迟时间相等的情况下），故每级门的平均传输延迟时间为D /6t T =，从示波器荧光屏上读出波形周期T ，算出D t 的值。
各门输出波形如图图T9.2所示。
基于上述原理，将任何3≥的奇数个反相器首尾连接成环形电路都能产生自激振荡，振荡周期2pd T nt =。
五、答：（1）图P9.3（a ）构成对称式多谐振荡器，图T9.3(b)构成石英晶体多谐振荡器 （2）T9.3（a ）的振荡周期频率为OH IK OH TH 12,nV V T Rfcl f V V T-≈=-，T （或f ）与R 、C及OH V 、OL V 、T V 有关，图T9.3(b)的振荡频率f 非常稳定，仅由晶体的谐振荡频率决定。
2019A班数电第九章-69页PPT精选文档
G1
v1 &
Ri
vO1 C
v2
G2
&
5100pF
R 33 0
vO2
vO1上跳至高电平 v2跳变为高电平 vO2为低电平
3.6V
vI
0.3V
1.4V
v1
0.3V
触发器受触发发生一次翻转，
进 入 暂 稳 态 （ vO1=VOH ，
vO1
3.6V 0.3V
3.6V
vO2=VOL）。
v2 0.3V 1.4V
于稳定状态。
当t=t1时，vI上跳变
触发器翻转一次，进入暂稳态
3.6V
vO1
0.3V
3.6V
v2
1.4V 0.3V
vO2
tw 0 t1 t2
9.2 集成门构成的脉冲单元电路
（2） 积分型单稳态触发器
②t1～t2暂稳态 vI=VOH vO1=VOL
&
v2
& vO2
vI
vO1 R
G2
G1
C
电容C放电,电压v2下降
③t≥t2电路的恢复过程
反馈线
Ci vI
G1
v1 &
Ri
vO1 C
v2
G2
&
5100pF
R 33 0
vO2
3.6V
电容C开始放电，电路进入 vI
0.3V
恢复阶段。
恢复时间为 tre(3～ 5)RCvv1O1
当下一个触发脉冲出现时，
1.4V 0.3V
3.6V 0.3V
3.6V
触发器再次进入暂稳态，经 v2 0.3V 1.4V
R1 R2 R2
数字电路与逻辑设计复习题
数字电路与逻辑设计复习题一、填空题1．将十进制数转换成等值的二进制数、八进制数、十六进制数。
(23.375)10=( )2=( )8=( )162．十进制数74的余3BCD码是。
3．逻辑函数BCCDBA+++))((的对偶式和反演式（用反演规则）分别为：对偶式：；反演式：；4．若采用奇较验方式，信息码为1000101的校验码为0 。
5．若采用偶较验方式，信息码1101101校验位为 1 。
6．钟控RS触发器的特征方程是Sd+!Rd*Qn ，约束条件是(!Sd)=(!Rd) 。
7．同步RS触发器的特性方程为Q n+1=S+!R*Qn_____；约束方程为RS=0。
8．四位同步二进制加法计数器的初始状态为Q3Q2Q1Q0=1101,经过3个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 。
9．触发器有个稳态，存储8位二进制信息要个触发器。
10．四位同步二进制减法计数器的初始状态为Q3Q2Q1Q0=1101,经过5个CP时钟脉冲作用后，它的状态为Q3Q2Q1Q0= 1000 。
11．OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能12．三态门的三种可能的输出状态是高电平、低电平、高阻态。
13．具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为64K*8位。
14．具有13位地址码可同时存取8位数据的RAM集成片HM6264，其存储容量为8K*8位。
16．（2008）10=（0101 0011 00111011 ）余3BCD。
17．若(,,)(0,1,3,5,7)mF A B C=∑，则：(F = !A*!B+C)*(,,)F A B C=1,3,5 ，(,,)F A B C=2,4,6 。
18数字电路按照是否有记忆功能通常可分为组合逻辑电路和时序逻辑电路两类。
19．74LS00是 TTL 类型的门电路，CC4069是 CMOS 类型的门电路。
（选择填TTL 或CMOS ）20．一数据选择器，A1A0为地址信号，D 1=1，D 2=1,D 0=D 3=C;当A1A0=01时，F= 1 ;当A1A0=10时，输出F= 1 。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字电路与系统设计：第9章习题答案
习题目录9.1 (2)9.2 (2)9.3 (2)9.4 (3)9.5 (4)9.6 (6)9.7 (6)9.8 (6)9.9 (6)9.10 (7)9.11 (7)9.1在ROM中，什么是“字数”，什么是“位数”？如何标注存储器的容量？解：地址译码器的输出线称作字线，字数表示字线的个数；存储矩阵的输出线称作位线(数据线)。
位数表示位线的个数。
字线和位线的每个交叉占处有—个存储单元。
因此存储容量用“字数×位数”表示。
9.2固定ROM、PROM、EPROM、E2PROM之间有何异同？解：固定ROM、PROM、EPROM、E2PROM都是只读存储器，它们的工作原理和结构相同，都是由地址译码器、存储矩阵和输出电路构成，当地址译码器选中某一个字后，该字的若干位同时由输出电路输出，存储矩阵由M个字、每个字N位的存储单元构成。
它们的不同之处在于存储单元的写入和擦除方式不同。
固定ROM出厂时结构数据已经固定，用户不能更改，适于存储大批量生产的程序和数据，常被集成到微控制器中作为程序存储器；PROM可由用户写入数据，但只能一次性写入，之后不能更改。
适于存储中、小批量生产的程序和数据；EPROM数据可通过紫外线擦除，重新写入。
可擦除数百次，写入一个字节需50ms。
适用于开发研制阶段存储数据和程序，并可经常修改；E2PROM数据可通过电擦除，因此在工作时间可随时擦写。
可擦除数10~1000万次，写入一个字节需20ms。
适合于信息量不大，经常要改写，掉电后仍保存的场合。
9.3 试用ROM阵列图实现下列一组多输出逻辑函数F1(A,B,C)=⎺AB+A⎺B+BCF2(A,B,C)=∑m(3,4,5,7)F3(A,B,C)=⎺A⎺B⎺C+⎺A⎺BC+⎺ABC+AB⎺C+ABC解：将F1 ,F2 ,F3都用最小项表达式表示：F1(A,B,C)=⎺AB+A⎺B+BC=∑m(2,3,4,5,7)F2(A,B,C)=∑m(3,4,5,7)F3(A,B,C)=⎺A⎺B⎺C+⎺A⎺BC+⎺ABC+AB⎺C+ABC=∑m(0,1,3,6,7)ROM的阵列图如下图：图9.3.1 题9.3的阵列图9.4 用适当规模PROM 设计2位全加器，输入被加数及加数分别为a 2a 1和b 2b 1，低位来的进位是CI ，输出本位和∑2∑1以及向高位的进位C O2。
数字电路逻辑设计第9章 脉冲电路
1 3 VCC
1 2
vCO
vI1 6
R1 5KΩ
vI2
2
VREF2
C2 RD
＆
R2 5KΩ
G2
Q
G3
1
3
vO
v I1
v
I1
23VCC 23VCC
SD SD
0 1
vO ' 7
VTD
1
vI2
1 3VCC
RD
1
v
I2
1 3 VCC
RD
0
10
2、555定时器的基本功能（P313）
VREF1 23VCC , VREF2 13VCC
24
9.2.2 集成施密特触发器
CMOS CC40106（P316）
VTP1
VTP4
VDD
VTP3
VTN4
vI
VTP2 vO'
●
VTN1 VTN3
VTP5
vO''
VTN2
VDD
VTN5
VTP6
vO VTN6
VT+
1 2
VDD＋VGS(th)N1
;
VT－ 12VDD- VGS(th)P2
25
9.2.3 施密特触发器的应用
23
9.2.2 集成施密特触发器
CMOS CC40106（P316）
VTP1
VTP4
1 2
VDD＋VGS(th)N1
vI
VDD
VDD
VTP3
VTN4
vI
VTP2 vO' v' 0
v'' 1
VTP6
数字电路逻辑设计脉冲单元电路PPT课件
(b) t1～t2暂稳定状态。输入vI为高电平，vO1
输出均为低电平，电容C放电。当t=t2时，电压v2 vO2
下降至Vth，G2状态发生翻转，vO2上跳至高电平， 触发器状态自动翻转一次。
tw
0 t1 t2 (b)
图10-2-13 积分型单稳态 触发器及其工作波形
第22页/共67页
2、 积分型单稳态触发器
t1至t2的时间称为暂态时间，其长短取决于 RC的充电速度，因此RC称为定时电路，由它决 定输出vO1和vO2的宽度。暂态时间通常近似估 计为
tW 0.7(RO + R)C
第20页/共67页
反馈线
G1
G2
Ci v1 & vO1C v2 & vO2
vI
5100pF
Ri
R 330
(a)
3.6V
vI
0.3V
反馈线
G1
G2
Ci v1 & vO1C v2 & vO2
vI
5100pF
Ri
R 330
电平，vO2=3.6V。触发器处于稳定状态 （vO1=VOL，vO2=VOH ）。
(a)
3.6V
vI
0.3V
1.4V 0.3V
v1
当t=t1时，输入端vI下跳变，v1产生一个负 尖峰脉冲，vO1上跳至高电平，v2随之跳变为高 电平，使vO2为低电平，触发器受触发发生一次 翻转，从而进入暂稳态（vO1=VOH， vO2=VOL）。
（a） 电路 （b）逻辑符号
第6页/共67页
2. 工作原理
（1）工作过程 设CMOS反相器的阈值电压UTH=VDD/2，输入信号uI为三角波。
第7页/共67页
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。
18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。
19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。
20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。
* * * * *21.正逻辑约定是( 、( 。
22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。
数电课后习题
1、 什么是有权码、无权码？格雷码是否是有权码？格雷码有什么特点？BCD 代码代表的信息是什么？2、 ◤写出四位二进制码与格雷码的变换关系？将二进制数(1011100)2转换成典型的格雷码为 。
3、 有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD 码时，它相当于十进制数 。
4、 ()()()2101610110______==；108421BCD (56)( ) =；2421BCD 10(10110011)(____)=5、 ()()()108421369____________________BCD BCD ==余6、 ()()()()102816131.5625____________________________________________===7、 ()()()310842*********.1001______________________________BCD BCD ==余8、 余3BCD 码1100所对应的十进制数是多少？ （ ）9、 与二进制数(011101010110100.101011)2 对应等值的16进制数是：（ ）1610、 与十进制数(29.68)10 对应等值的二进制数是多少(精度要求小数点后取3位)为：（ ）11、 将十进制小数0.85937转换成二进制小数，要求截断误差不大于0.02，则这个二进制小数为12、 2006个1连续进行异或运算的结果是 。
13、 逻辑代数中三个规则的重要名称是： 、 、 。
14、 已知某函数()()D C AB D C A B F +++= ，该函数的对偶函数F*= 。
15、 求函数F 的反演和对偶式.[()]F A B BC CD AD E =++16、 求函数F [()]F A B BC CD AD E =++的反演和对偶式17、 直接写出()=+++⋅+F ABC BCD AB C B D 的反函数及对偶函数表达式（不必化简）。
数电填空题
1.在数字电路和计算机中只用高电平和低电平两种符号表示信息。
2.数字电路只有与，或，非，三种基本电路。
3.将二进制，八进制和十六进制数转换为十进制的共同规则是按权展开4.传统的逻辑代数的表示方法有真值表，卡诺图，逻辑状态表达式和逻辑图5.逻辑变量和函数只有0和1两种取值，而且它们只有表示两种不同的逻辑状态.6.逻辑代数的基本逻辑运算是与，或，非。
7.逻辑函数表达式的标准形式有最小项表达式和最大项表达式。
8.最简与或式是指乘积项最少的与或式。
9.任意两个最小项之积恒为0，全体最小项之和恒为1。
10.门是一种能实现某种逻辑关系的电路。
11.三种基本逻辑门是与门，非门，或门。
12.与门是可以实现与逻辑关系的门电路。
13.直接把两个门的输出连接在一起“与”逻辑关系的接法叫线与。
14.三态输出门的输出端可以出现高电平，低电平和高阻态三种状态。
15.三态输出门的主要用途是可以在相同的信号线上分的轮流传送几个不同的数据或控制信号。
16.正逻辑的与门是负逻辑的或门，正逻辑的或门是负逻辑的与门。
17.正逻辑的或非门是负逻辑的与非门，负逻辑的与非门是正逻辑的或非门。
18.在TTL三态门，OC门，与非门，异或门和或与门电路中，能实现“线与”逻辑关系的门为OC门，能实现总线链接方式的门是三态门。
19.对于与非门，只要有一个输入为高电平，则输出就为低电平，所以对于与非门多余的输入端处理不能接高电平。
20.对于TTL与非门，只要有一个输入为低电平，则输出就为高电平，所以对于与非门多余的输入端的处理不能接低电平。
21.从结构上看，组合逻辑电路构成，不含记忆电路，也不含反馈信号，信号从输入开始单向传输到输出。
22.组合逻辑电路是之任何适合电路的输入仅由当时的输入决定。
23.用文字，符号或者数码表示特定对象的过程，叫做编码。
24.两个1位二进制数相加叫做半加，两个同位的加数和来自地位的进制数相加叫做全加25.从若干输入数据中选择一个作为输出的电路叫数据选择器。
数字电路与逻辑设计习题学生常见问题答疑[1]
![数字电路与逻辑设计习题学生常见问题答疑[1]](https://img.taocdn.com/s3/m/fe7dfaf63086bceb19e8b8f67c1cfad6195fe988.png)
数字电路与逻辑设计习题学生常见问题答疑[1]第一章绪论1、数字电路有什么优点？答：首先数字电路能产生更廉价，更可靠的数字处理系统。
其次数字处理硬件允许可编程操作，同时数字硬件和软件实现与模拟电路和模拟信号处理系统相比，通常具有更高的精度。
2、数字电路与模拟电路有什么区别？答：数字电路与模拟电路同等重要，构成数字电路与模拟电路的基本元件都是半导体器件。
但是它们工作状态不同，实现功能不同，工作信号不同，如:数字电路中三极管工作在饱和区和截止区，模拟电路中三极管工作在放大区。
数字电路实现逻辑功能，完成逻辑运算，模拟电路主要是放大电信号。
数字电路处理离散信号，模拟电路处理连续信号。
3、数字电路设计的趋势?答：当前数字电路设计的趋势是，越来越大的设计，越来越短的推向市场的时间，越来越低的价格，设计方法越来越依赖于电子设计自动化（EDA）工具。
多层次的设计表述，集成电路的设计与制造分离，芯片生产厂家提供模型或标准单元库，设计公司负责电路功能设计。
电路功能设计已进入片上系统（SOC）时代，知识产权模块（IP 核）产品化。
第二章逻辑函数及其简化1、逻辑函数为什么要化简？答：一个逻辑函数可以写成不同的表达式形式，表达式越简单，所表示的逻辑关系越明显。
化简电路的目的，就是为了降低系统的成本，提高电路的可靠性，以用最少的逻辑门实现逻辑函数。
2、公式法化简中那么多公式怎么记？它有什么优缺点？答：逻辑代数的常用公式，反映了逻辑代数运算的基本规律，是化简逻辑函数、分析和设计逻辑电路的基本公式，必须熟悉和掌握。
公式法化简没有固定的步骤。
能否以最快的速度进行化简，与经验、技巧和对公式掌握及运用的熟练程度有关。
该方法的优点是输入变量个数不受限制，缺点是结果是否为最简有时不易判断。
3、卡诺图法化简的优点？答：利用卡诺图可以直观、方便地化简逻辑函数，并且克服了公式化简法对最终化简结果难以确定等缺点。
第三章集成逻辑门1、第三章感觉和其它章节没关系，是否不重要？答：第三章介绍了常用逻辑门的内部电路结构以及外部特性，对后续学习非常重要。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
9章习题答案
第9章 习 题9.1.1 由与非门组成的基本RS 触发器输入端D R 和D S 波形如图9.01所示时，试画出Q 端的输出波形。
设初始状态为“0”和“1”两种情况。
9.1.2 可控RS 触发器的时钟脉冲CP 和输入端S 、R 的波形如图所示，试画出Q 端的输出波形。
设初始状态为“0”和“1”两种情况。
9.1.3 主从型JK触发器的时钟脉冲CP和输入端J，K的波形分别如图9.03所示，试画出Q 端的输出波形。
设初始状态为“0”。
9.1.4 已知时钟脉冲CP的波形如图所示，试分别画出（a）~（f）中各触发器输出端Q的波形。
设它们的初始状态均为“0”。
指出哪个具有计数功能。
（输入端悬空时，认为接高电平）除了最后一个，都具有计数功能9.1.5 在逻辑图中，时钟脉中CP 的波形如图所示，试画出Q 1和Q 2端的波形。
如果时钟脉冲的频率是 4 000HZ ，那么Q 1和Q 2波形的频率各为多少？设初始状态Q 1=Q 2=0。
Z Q H f 20001= , Z Q H f 10002=9.1.6 电路如图所示，试画出Q 1和Q 2的波形。
设两个触发器的初始状态均为0。
9.1.7 图9.07所示电路是一个可以产生几种脉冲波形的信号发生器。
试从所给出的时钟脉冲CP 画出Y 1，Y 2和Y 3三个输出端的波形。
设触发器的初始状态为0。
9.2.1 试用四个JK触发器构成四位右移移位寄存器。
9.3.1 试用74LS161型同步二进制计数器接成十一进制计数器：（1）用清零法；（2）用置数法。
9.3.2 试用两片74LS161型同步二进制计数器接成128进制计数器：（1）用清零法；（2）用置数法。
9.3.3 试用74LS290型计数器接成五进制计数器。
9.3.4 试用两片74LS290型计数器接成三十六进制计数器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第九章脉冲单元电路
一、选择题
1．脉冲整形电路有。
A.多谐振荡器
B.单稳态触发器
C.施密特触发器
D.555定时器
2．多谐振荡器可产生。
A.正弦波
B.矩形脉冲
C.三角波
D.锯齿波
3．石英晶体多谐振荡器的突出优点是。
A.速度高
B.电路简单
C.振荡频率稳定
D.输出波形边沿陡峭
4．TTL单定时器型号的最后几位数字为。
A.555
B.556
C.7555
D.7556
5．555定时器可以组成。
A.多谐振荡器
B.单稳态触发器
C.施密特触发器
D.JK触发器
6．用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为。
A.3.33V
B.5V
C.6.66V
D.10V
7．以下各电路中，可以产生脉冲定时。
A.多谐振荡器
B.单稳态触发器
C.施密特触发器
D.石英晶体多谐振荡器
二、判断题（正确打√，错误的打×）
１．施密特触发器可用于将三角波变换成正弦波。
（）
２．施密特触发器有两个稳态。
（）
３．多谐振荡器的输出信号的周期与阻容元件的参数成正比。
（）
４．石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。
（）
５．单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。
（）
６．单稳态触发器的暂稳态维持时间用t W表示，与电路中RC成正比。
（）
７．采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽t W。
（）
８．施密特触发器的正向阈值电压一定大于负向阈值电压。
（）
三、填空题
1．555定时器的最后数码为555的是产品，为7555的是产品。
2．施密特触发器具有现象，又称特性；单稳触发器最重要的参数为。
3．常见的脉冲产生电路有，常见的脉冲整形电路
有、。
4．为了实现高的频率稳定度，常采用振荡器；单稳态触发器受到外触发时进入态。
四、555定时器由哪几部分组成？各部分功能是什么？
五、由555定时器组成的施密特触发器具有回差特性，回差电压△U T的大小对电路
有何影响，怎样调节？当U D D=12V时，U T+、U T-、△U T各为多少？当控制端C-U外接8V电压时，U T+、U T-、△U T各为多少？
六、电路如图题六（a）所示，若输入信号u I如图(b)所示，请画出u O的波形。
图题六
七、由555定时器构成的多谐波发生器见图七（a）所示，若U D D=9V，R1=10kΩ，
R2=2kΩ，C=0.3μF,计算电路的振荡频率及占空比。
八、如要改变由555定时器组成的单稳态触发器的脉宽，可以采取哪些方法？
九、如图十一所示，由555定时器组成的简易门铃，设（4）端电压小于3V为低电平，U D D=6V，C1=0.01μF，根据图中参数计算：
（1）当按钮S按一下放开后，门铃能响多长时间？
（2）门铃声的频率是多少？
十、如图题十一所示，这是一个根据周围光线强弱可自动控制VB亮、灭的电路，其中VT是光敏三极管，有光照时导通，有较大的集电极电流，光暗时截止，试分析电
路的工作原理。
图题十一
十一、如图题十一所示，电路工作时能够发出“呜…呜”间歇声响,试分析电路的工作原理。
R1A=100kΩ,R2A=390kΩ，C A=10μF，R1B=100kΩ，R2B=620kΩ，C B=1000pF，则f A、f B分别为多少？定性画出u O1、u O2波形图。
图题十一
第九章答案
一、选择题
1．BC
2．B
3．C
4．A
5．ABC
6．B
7．B
二、判断题
1．× 2.√ 3.√ 4.× 5.×
6.√
7.×
8.√
三、填空题
1． TTL CMOS
2． 回差 电压滞后 脉宽
3． 多谐振荡器 单稳态触发器 施密特触发器
4． 石英晶体 暂稳态
四、它是由电阻分压器：R 1、R 2、R 3；电压比较器：C 1、C 2；基本RS 触发器：G 1、G 2；
放电管VT 几个部分构成。
电阻分压器包括三个5k Ω电阻，对电源U D D 分压后，确定比较器C 1、C 2的参考电压分别为DD R132U U =，DD R23
1U U =。
如果C-U 端外接控制电压U C ，则C R1U U =，C R221U U =。
比较器C 1、C 2的输出作为基本RS 触发器的触发信号。
五、 回差电压越大，施密特触发器的抗干扰能力越强，但灵敏度越低；当U D D =12V
时，U T +=8V ，U T -=4V ，ΔU T =4V ；U T +=8V ，U T -=4V ，ΔU T =4V 。
六、 U0的波形如图所示
七、
f=340HZ ；q=85.7% 八、 可以改变R 和C 的值。
九、S按钮松开后，门铃能响7S。
f=476.2HZ。
十、当光线强时，光敏三极管导通，U I的值增大，当大于ΔU T时，输出位低电平，发光二极管LED灭。
十一、fa=0.2HZ；fb=1.1HZ。