基于EDA技术的正弦信号发生器设计

基于EDA技术的正弦信号发生器设计摘要现代eda技术是当今电子设计技术的最新发展方向，具有极大的灵活性和通用性、测试硬件方便快捷、系统开发快速、降低产品成本、技术维护简单、工作稳定性好等特点。本文着重介绍了基于eda技术的正弦信号发生器电路的设计方案、程序设计输入、编译和仿真等操作，比较完整的说明了正弦信号发生器的设计过程、功能和正弦信号发生器电路的设计过程。

关键词电子eda技术；正弦信号发生器设计；文件编译

中图分类号tn702 文献标识码a 文章编号1674-6708（2012）80-0206-01

电子eda技术的主要特点是使用硬件描述语言进行电子电路系统设计操作，具有较高的系统级仿真能力及综合能力。使电子eda 技术得以实现的硬件基础是超大规模可编程逻辑器件，它的设计操作过程具有很大的灵活性和可移植性。进行eda技术开发的quartusii软件是用于开发可编程逻辑器件的常用工具软件，此软件功能强大、操作方便，主要用于实现电路系统的设计输入、电路综合、电路布局布线、时序分析和仿真操作、系统配置操作、时序逼近、系统调试和项目管理等功能。本文中的正弦信号发生器电路就是基于quartusii软件平台设计的。

1 设计方案

信号发生器是数字设备运行过程中不可缺少的一部分，以前的

信号发生器，几乎都使用的是分立元件，产品体积庞大且不方便携带。而现在专用的数字电路信号发生器，硬件成本高、操作复杂。由于上述原因，小型、成本低且易用的信号发生器比较实用。基于以上原因，选择使用quartus ii软件创建项目工程xhfs，使用自底向上的混合编辑方法并结合rom宏功能模块设计一个简易正弦信号发生器。选择cyclone ii系列的ep2c8q208c8器件并进行引脚分配、项目编译、仿真、生成目标文件，使用eda实验箱对目标器件进行编程与配置。

正弦信号发生器设计共由四部分组成，其系统设计框图如图1

所示，包括rom地址发生器（六位计数器）、正弦数据只读存储器rom和一个八位数模转换电路。当前系统各部分工作所对应的时钟信号都是由系统时钟信号经过分频得到的，电路系统时钟输入端就可以满足输入方波信号的要求。

rom地址发生器正弦信号数据存储器八位数/模转换电路。

2 正弦信号发生器电路设计

1）在quartusii软件中使用向导创建项目工程xhfs

指定目标器件为cyclone ii系列中的ep2c8q208c8器件。

2）设计存储器编辑文件sj.mif，用于存放正弦波形数据

选择菜单“file”→“new”→“other files”→“memory initialization file”，弹出“设置rom数据文件大小”对话框，在这里使用64点8位数据。输入好数据后，单击ok按钮，在弹出

的mif数据表格。将波形数据填入数据表格中，表格中任意数据的存储地址为左列数和顶行数之和，保存并命名当前文件为

“sj.mif”。

3）使用mega wizard plug-in manager定制正弦信号数据rom 宏功能模块

（1）选择菜单“tools”→“mega wizard plug-in mange”，在弹出的“创建宏功能模块”对话框中选择“create a new custom megafunction variation”选项，即新建一个宏功能模块；（2）单击next按钮，在弹出的“选择rom宏功能模块”对话框中选择“rom-1port”宏功能模块、“cyclone ii”器件，输入文件路径和文件名dj.vhd；（3）单击next按钮，弹出“设置rom地址位宽和数据线宽”对话框。在数据位宽选项中选择“8”、在数据数选项中选择“64”、在时钟类型选项中选择“auto”、在时钟控制信号选项中选择“single clock”；（4）单击next按钮，在弹出的“选择数据文件”对话框中选择“yes， use this file for the memory content data”选项，接着单击browse按钮并从弹出的对话框中选择“sj.mif”文件。选中下方的复选框，即允许通过jtag口对下载于fpga中的当前rom进行测试和读写；（5）单击next按钮，在弹出的“仿真库信息”对话框中可以观察到仿真库的相应信息；（6）单击next按钮，在弹出的“rom简要信息”对话框中选择生成的类型文件（包括电路符号文件.bsf）。单击finish按钮，完成

当前rom的创建操作。

4）在当前项目工程中创建rom地址发生器文件xhfsq.vhd并生成电路符号xhfsq.bsf。

5）创建顶层设计文件xhfs.bdf。

将电路符号xhfsq.bsf放置在当前原理图文件中，连接并命名好输入/输出引脚。将其保存在当前项目工程中，指定其为顶层文件。选择菜单“processing”→“start”→“start analysis & elaboration”，分析当前项目工程设计并检查语法和语义错误。

6）顶层设计文件编译

首先，选中菜单“assignments”→“device”，选中适当的逻辑器件；其次，再选中菜单“file”→“project”→“save&check”，保存当前文件并进行错误检查；再次，选中菜单“file”→“project”→“save&compile”，对当前文件进行编译，此时则生成相应的烧写文件（扩展名为.sof）。最后，将当前项目中所生的配置文件通过下载电缆下载到eda实验箱中，以验证当前项目的正确性。

参考文献

[1]周润景，图雅，张丽敏.基于quartusii的fpga/cpld数字系统设计实例[m].北京：电子工业出版社，2007：239.

[2]赵明富.eda技术与实践[m]，北京：清华大学出版社，2005：269.