IC设计基础笔试集锦

合集下载

IC设计基础笔试

IC设计基础笔试

IC设计基础(流程、工艺、版图、器件)笔试集锦1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。

(仕兰微面试题目)什么是MCU?MCU(Micro Controller Unit),又称单片微型计算机(Single Chip Microcomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。

MCU的分类MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。

MASK ROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;FALSH ROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;OTP ROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。

RISC为Reduced Instruction Set Computing的缩写,中文翻译为精简执令运算集,好处是CPU核心很容易就能提升效能且消耗功率低,但程式撰写较为复杂;常见的RISC处理器如Mac的Power PC系列。

CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。

DSP有两个意思,既可以指数字信号处理这门理论,此时它是Digital Signal Processing的缩写;也可以是Digital Signal Processor的缩写,表示数字信号处理器,有时也缩写为DSPs,以示与理论的区别。

IC设计面试笔试题目

IC设计面试笔试题目

IC设计面试笔试题目集合分类笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。

(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。

(未知)答案:FPGA是可编程ASIC。

ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。

根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。

(未知)3、最基本的如三极管曲线特性。

(未知)4、描述反馈电路的概念,列举他们的应用。

(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。

(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。

(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。

(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。

(未知)11、画差放的两个输入管。

(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。

并画出一个晶体管级的运放电路。

ic笔试题目汇总100-图文

ic笔试题目汇总100-图文

ic笔试题目汇总100-图文数字IC设计工程师笔试面试经典100题1:什么是同步逻辑和异步逻辑?同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系。

同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。

改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入某有无变化,状态表中的每个状态都是稳定的。

异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。

2:同步电路和异步电路的区别:同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。

3:时序设计的实质:时序设计的实质就是满足每一个触发器的建立/保持时间的要求。

4:建立时间与保持时间的概念?建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。

5:为什么触发器要满足建立时间和保持时间?因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。

这就是为什么要用两级触发器来同步异步输入信号。

这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。

(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D端像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间。

ic笔试题目汇总100

ic笔试题目汇总100

数字IC设计工程师笔试面试经典100题1:什么是同步逻辑和异步逻辑?同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系。

同步时序逻辑电路的特点:各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。

改变后的状态将一直保持到下一个时钟脉冲的到来,此时无论外部输入 x 有无变化,状态表中的每个状态都是稳定的。

异步时序逻辑电路的特点:电路中除可以使用带时钟的触发器外,还可以使用不带时钟的触发器和延迟元件作为存储元件,电路中没有统一的时钟,电路状态的改变由外部输入的变化直接引起。

2:同步电路和异步电路的区别:同步电路:存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源,因而所有触发器的状态的变化都与所加的时钟脉冲信号同步。

异步电路:电路没有统一的时钟,有些触发器的时钟输入端与时钟脉冲源相连,只有这些触发器的状态变化与时钟脉冲同步,而其他的触发器的状态变化不与时钟脉冲同步。

3:时序设计的实质:时序设计的实质就是满足每一个触发器的建立/保持时间的要求。

4:建立时间与保持时间的概念?建立时间:触发器在时钟上升沿到来之前,其数据输入端的数据必须保持不变的最小时间。

保持时间:触发器在时钟上升沿到来之后,其数据输入端的数据必须保持不变的最小时间。

5:为什么触发器要满足建立时间和保持时间?因为触发器内部数据的形成是需要一定的时间的,如果不满足建立和保持时间,触发器将进入亚稳态,进入亚稳态后触发器的输出将不稳定,在0和1之间变化,这时需要经过一个恢复时间,其输出才能稳定,但稳定后的值并不一定是你的输入值。

这就是为什么要用两级触发器来同步异步输入信号。

这样做可以防止由于异步输入信号对于本级时钟可能不满足建立保持时间而使本级触发器产生的亚稳态传播到后面逻辑中,导致亚稳态的传播。

(比较容易理解的方式)换个方式理解:需要建立时间是因为触发器的D端像一个锁存器在接受数据,为了稳定的设置前级门的状态需要一段稳定时间;需要保持时间是因为在时钟沿到来之后,触发器要通过反馈来锁存状态,从后级门传到前级门需要时间。

EE笔试面试题目集合分类--IC设计基础

EE笔试面试题目集合分类--IC设计基础

EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路 在半导体制造工艺基础上,把整个电路中的元器件制作在一块硅片上,构成特定功能的电子电路,包括数字集成电路和模拟集成电路,(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。

(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。

(未知)答案:FPGA是可编程ASIC。

FPGA为代表比较可编程逻辑器件和ASIC,它们最大的区别就是FPGA在不知道使用者的具体需求之前就已经按一定的配置制造好了所有的电路,使用者再根据自己的设计需要选用其中的电路来使用,而ASIC是根据使用者的设计需求来制造其中的电路。

由于以上原因使得这2类集成电路具有如下特点:ASIC由厂家定制,有比较低的单片生产成本,但却有很高的设计成本以及缓慢的上市时间;FPGA则具有高度的灵活性,低廉的设计成本以及适中的器件成本和快速的面世时间。

ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。

根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点,但其改版投资大,灵活性差模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)KCL:在集总电路中,任何时刻,对任一节点,所有流出节点的支路电流的代数和恒等于0 KVL:。

沿任一回路,所有支路电压的代数和恒等于02、平板电容公式(C=εS/4πkd)。

(未知)3、最基本的如三极管曲线特性。

(未知)4、描述反馈电路的概念,列举他们的应用。

(仕兰微电子)在电子系统中,把输出回路的电量馈送到输入回路的过程。

IC设计基础(流程、工艺、版图、器件)_笔试集锦doc

IC设计基础(流程、工艺、版图、器件)_笔试集锦doc

IC设计基础(流程、工艺、版图、器件)笔试集锦1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA 等的概念)。

(仕兰微面试题目)什么是MCU?MCU(Micro Controller Unit),又称单片微型计算机(Single Chip Microcomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。

MCU的分类MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。

MASK ROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;FALSH ROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;OTP ROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。

RISC为Reduced Instruction Set Computing的缩写,中文翻译为精简执令运算集,好处是CPU核心很容易就能提升效能且消耗功率低,但程式撰写较为复杂;常见的RISC处理器如 Mac的Power PC系列。

CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。

DSP有两个意思,既可以指数字信号处理这门理论,此时它是Digital Signal Processing 的缩写;也可以是Digital Signal Processor的缩写,表示数字信号处理器,有时也缩写为DSPs,以示与理论的区别。

芯片设计基础知识题库单选题100道及答案解析

芯片设计基础知识题库单选题100道及答案解析

芯片设计基础知识题库单选题100道及答案解析1. 芯片制造过程中,用于光刻的光源通常是()A. 紫外线B. 红外线C. 可见光D. X 射线答案:A解析:芯片制造光刻过程中通常使用紫外线作为光源,因为其波长较短,能够实现更高的分辨率。

2. 以下哪种材料常用于芯片的绝缘层?()A. 硅B. 二氧化硅C. 铝D. 铜答案:B解析:二氧化硅具有良好的绝缘性能,常用于芯片的绝缘层。

3. 在芯片设计中,CMOS 技术的主要优点是()A. 低功耗B. 高速度C. 高集成度D. 低成本答案:A解析:CMOS 技术的主要优点是低功耗。

4. 芯片中的晶体管主要工作在()A. 截止区和饱和区B. 截止区和放大区C. 饱和区和放大区D. 饱和区和线性区答案:A解析:芯片中的晶体管主要工作在截止区和饱和区。

5. 以下哪个是衡量芯片性能的重要指标?()A. 功耗B. 面积C. 时钟频率D. 封装形式答案:C解析:时钟频率是衡量芯片性能的重要指标之一。

6. 芯片布线过程中,为了减少信号延迟,通常采用()A. 长导线B. 短而宽的导线C. 细而长的导线D. 弯曲的导线答案:B解析:短而宽的导线电阻小,能减少信号延迟。

7. 下列哪种工艺可以提高芯片的集成度?()A. 减小晶体管尺寸B. 增加芯片面积C. 降低工作电压D. 减少引脚数量答案:A解析:减小晶体管尺寸可以在相同面积上集成更多的晶体管,从而提高集成度。

8. 芯片设计中,逻辑综合的主要目的是()A. 优化电路性能B. 生成门级网表C. 验证功能正确性D. 确定芯片布局答案:B解析:逻辑综合的主要目的是将高级描述转化为门级网表。

9. 以下哪种存储单元在芯片中速度最快?()A. SRAMB. DRAMC. FlashD. EEPROM答案:A解析:SRAM 的速度通常比DRAM、Flash 和EEPROM 快。

10. 芯片测试中,功能测试的目的是()A. 检测芯片的制造缺陷B. 验证芯片的功能是否符合设计要求C. 评估芯片的性能D. 确定芯片的可靠性答案:B解析:功能测试主要是验证芯片的功能是否符合设计要求。

IC设计基础笔试题

IC设计基础笔试题

8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知)
9、Asic的design flow。(威盛VIA 2003.11.06 上海笔试试题)
10、写出asic前期设计的流程和相应的工具。(威盛)
11、集成电路前段设计流程,写出相关的工具。(扬智电子笔试)
2. 建立时间是指触发器的时钟信号上升沿到来以前,数据稳定不变的时间。输入信号应提前时钟上升沿(如上升沿有效)T时间到达芯片,这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器,只有在下一个时钟上升沿,数据才能被打入触发器。保持时间是指触发器的时钟信号上升沿到来以后,数据稳定不变的时间。如果hold time不够,数据同样不能被打入触发器。
27、说明mos一半工作在什么区。(凹凸的题目和面试)
28、画p-bulk 的nmos截面图。(凹凸的题目和面试)
29、写schematic note(?), 越多越好。(凹凸的题目和面试)
30、寄生效应在ic设计中怎样加以克服和利用。(未知)
31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题,因为全是微电子物理,公式推导太罗索,除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cade
亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态。当一个触发器进入亚稳态时,既无法预测该单元的输出电平,也无法预测何时输出才能稳定在某个正确的电平上。在这个稳定期间,触发器输出一些中间级电平,或者可能处于振荡状态,并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。
解决方法:
6、什么是竞争与冒险现象?怎样判断?如何消除?(汉王笔试)

芯片设计基础知识题库100道及答案(完整版)

芯片设计基础知识题库100道及答案(完整版)

芯片设计基础知识题库100道及答案(完整版)1. 芯片设计中,用于描述电路功能和连接关系的语言通常是()A. C 语言B. 汇编语言C. 硬件描述语言D. Java 语言答案:C2. 以下哪种不是常见的硬件描述语言()A. VHDLB. VerilogC. PythonD. SystemVerilog答案:C3. 在芯片设计流程中,逻辑综合的主要作用是()A. 将高级语言描述转换为门级网表B. 进行功能仿真C. 布局布线D. 生成测试向量答案:A4. 芯片的制造工艺通常用()来表示A. 纳米B. 微米C. 厘米D. 毫米答案:A5. 以下哪个不是芯片设计中的时序约束()A. 建立时间B. 保持时间C. 恢复时间D. 传播时间答案:D6. 芯片中的存储单元通常使用()实现A. 触发器B. 计数器C. 加法器D. 减法器答案:A7. 下列哪种工具常用于芯片的功能仿真()A. ModelSimB. QuartusC. CadenceD. Synopsys答案:A8. 芯片设计中的布线主要是为了()A. 连接各个电路模块B. 优化芯片性能C. 节省芯片面积D. 以上都是答案:D9. 以下哪种不是常见的数字电路基本单元()A. 与门B. 或门C. 非门D. 乘法器答案:D10. 在芯片设计中,降低功耗的方法不包括()A. 降低工作电压B. 减少晶体管数量C. 提高时钟频率D. 采用低功耗工艺答案:C11. 芯片的性能指标通常不包括()A. 工作频率B. 功耗C. 价格D. 面积答案:C12. 以下哪种不是芯片设计中的验证方法()A. 形式验证B. 静态验证C. 动态验证D. 随机验证答案:D13. 芯片设计中的可测性设计主要是为了()A. 提高芯片的可靠性B. 方便芯片测试C. 降低生产成本D. 增强芯片功能答案:B14. 下列哪种不是常见的芯片封装类型()A. DIPB. BGAC. PGAD. IDE答案:D15. 芯片设计中,时钟树综合的目的是()A. 优化时钟信号的分布B. 减少时钟偏差C. 降低时钟功耗D. 以上都是答案:D16. 以下哪种不是模拟电路的基本元件()A. 电阻B. 电容C. 电感D. 触发器答案:D17. 在芯片设计中,面积优化的主要手段不包括()A. 资源共享B. 逻辑化简C. 增加晶体管尺寸D. 复用模块答案:C18. 芯片中的电源网络主要用于()A. 提供稳定的电源电压B. 传输信号C. 存储数据D. 控制时钟答案:A19. 下列哪种不是常见的EDA 工具()A. Mentor GraphicsB. Altium DesignerC. Adobe PhotoshopD. Xilinx ISE答案:C20. 芯片设计中的逻辑优化通常在()阶段进行A. 前端设计B. 后端设计C. 验证D. 测试答案:A21. 以下哪种不是常见的集成电路制造材料()A. 硅B. 锗C. 铜D. 铝答案:C22. 在芯片设计中,信号完整性问题主要包括()A. 反射B. 串扰C. 电磁干扰D. 以上都是答案:D23. 芯片的可靠性设计不包括()A. 容错设计B. 冗余设计C. 加密设计D. 老化预测答案:C24. 下列哪种不是常见的芯片测试方法()A. 功能测试B. 性能测试C. 压力测试D. 外观测试答案:D25. 芯片设计中的功耗分析通常包括()A. 静态功耗分析B. 动态功耗分析C. 漏电功耗分析D. 以上都是答案:D26. 以下哪种不是常见的芯片架构()A. RISCB. CISCC. DSPD. SQL答案:D27. 在芯片设计中,低功耗设计的策略不包括()A. 门控时钟B. 多阈值电压C. 增加流水线级数D. 电源门控答案:C28. 芯片中的总线类型通常不包括()A. 数据总线B. 地址总线C. 控制总线D. 通信总线答案:D29. 下列哪种不是常见的芯片设计流程模型()A. 瀑布模型B. 迭代模型C. 敏捷模型D. 二叉树模型答案:D30. 芯片设计中的时序收敛主要是指()A. 满足时序约束B. 优化性能C. 降低功耗D. 减小面积答案:A31. 以下哪种不是常见的数字信号处理算法在芯片中的实现方式()A. 专用硬件B. 软件编程C. 混合实现D. 机械传动答案:D32. 在芯片设计中,静电防护的措施不包括()A. 增加保护电路B. 提高工作电压C. 采用防静电材料D. 良好的接地答案:B33. 芯片的封装技术对芯片性能的影响不包括()A. 散热B. 信号传输C. 成本D. 逻辑功能答案:D34. 下列哪种不是常见的模拟电路设计指标()A. 增益B. 带宽C. 分辨率D. 时钟频率答案:D35. 芯片设计中的布局规划主要考虑()A. 模块位置B. 布线资源C. 电源分布D. 以上都是答案:D36. 以下哪种不是常见的芯片验证技术()A. 等价性检查B. 代码审查C. 边界扫描D. 故障注入答案:B37. 在芯片设计中,提高芯片集成度的方法不包括()A. 减小晶体管尺寸B. 多层布线C. 增加芯片面积D. 三维集成答案:C38. 芯片中的模拟数字转换器(ADC)的主要性能指标不包括()A. 转换精度B. 转换速度C. 功耗D. 存储容量答案:D39. 下列哪种不是常见的数字电路设计风格()A. 行为级B. 结构级C. 物理级D. 生物级答案:D40. 芯片设计中的噪声分析主要针对()A. 电源噪声B. 信号噪声C. 环境噪声D. 以上都是答案:D41. 以下哪种不是常见的芯片测试设备()A. 逻辑分析仪B. 示波器C. 频谱分析仪D. 显微镜答案:D42. 在芯片设计中,降低时钟抖动的方法不包括()A. 优化时钟源B. 增加时钟缓冲器C. 提高时钟频率D. 采用锁相环技术答案:C43. 芯片的电磁兼容性设计主要考虑()A. 抗干扰能力B. 辐射发射C. 传导发射D. 以上都是答案:D44. 下列哪种不是常见的芯片可靠性测试()A. 高温测试B. 低温测试C. 湿度测试D. 颜色测试答案:D45. 芯片设计中的电源完整性分析主要关注()A. 电源电压波动B. 电流密度分布C. 地弹噪声D. 以上都是答案:D46. 以下哪种不是常见的芯片加密技术()A. 对称加密B. 非对称加密C. 哈希函数D. 压缩技术答案:D47. 在芯片设计中,减少信号串扰的措施不包括()A. 增加线间距B. 屏蔽C. 降低信号频率D. 增加信号强度答案:D48. 芯片中的数字信号处理器(DSP)通常用于()A. 图像处理B. 音频处理C. 通信D. 以上都是答案:D49. 下列哪种不是常见的芯片设计中的知识产权(IP)核()A. CPU 核B. GPU 核C. 内存控制器核D. 电池核答案:D50. 芯片设计中的性能评估指标通常不包括()A. 吞吐量B. 延迟C. 重量D. 资源利用率答案:C51. 以下哪种不是常见的芯片制造工艺步骤()A. 光刻B. 蚀刻C. 镀膜D. 焊接答案:D52. 在芯片设计中,解决时序违例的方法不包括()A. 调整逻辑B. 改变布局C. 增加时钟周期D. 减少模块数量答案:D53. 芯片的散热设计主要考虑()A. 散热器选择B. 风道设计C. 芯片封装D. 以上都是答案:D54. 下列哪种不是常见的模拟集成电路类型()A. 运算放大器B. 比较器C. 计数器D. 滤波器答案:C55. 芯片设计中的布线拥塞解决方法不包括()A. 重新布局B. 增加布线层数C. 减少布线资源需求D. 降低工作电压答案:D56. 以下哪种不是常见的芯片设计中的仿真类型()A. 前仿真B. 后仿真C. 在线仿真D. 离线仿真答案:C57. 在芯片设计中,提高布线效率的方法不包括()A. 智能布线算法B. 手动布线C. 增加布线资源D. 降低芯片性能答案:D58. 芯片中的锁相环(PLL)主要用于()A. 时钟生成B. 频率合成C. 相位调整D. 以上都是答案:D59. 下列哪种不是常见的芯片验证语言()A. SVAB. PSLC. HTMLD. OVL答案:C60. 芯片设计中的可综合代码编写原则不包括()A. 避免使用不可综合的语法B. 优化代码结构C. 增加注释D. 提高代码可读性答案:C61. 以下哪种不是常见的芯片设计中的优化技术()A. 逻辑重组B. 时钟门控C. 资源共享D. 颜色调整答案:D62. 在芯片设计中,降低电磁干扰的方法不包括()A. 滤波B. 屏蔽C. 增加电磁辐射D. 合理布线答案:C63. 芯片的静电放电(ESD)保护主要针对()A. 输入输出引脚B. 内部电路C. 电源引脚D. 以上都是答案:D64. 下列哪种不是常见的数字电路综合工具()A. Design CompilerB. SynplifyC. VivadoD. Photoshop答案:D65. 芯片设计中的面积估算方法不包括()A. 晶体管计数B. 模块面积累加C. 经验公式D. 重量测量答案:D66. 以下哪种不是常见的芯片设计中的时序分析工具()A. PrimeTimeB. TimeQuestC. ModelSimD. Cadence答案:D67. 在芯片设计中,提高芯片稳定性的方法不包括()A. 增加冗余电路B. 优化电源管理C. 降低工作温度D. 改变芯片颜色答案:D68. 芯片中的数模转换器(DAC)的主要性能指标不包括()A. 分辨率B. 建立时间C. 线性度D. 存储容量答案:D69. 下列哪种不是常见的芯片设计中的布局工具()A. ICCB. EncounterC. QuartusD. Vivado答案:C70. 芯片设计中的功耗估算方法通常不包括()A. 基于公式计算B. 基于仿真C. 基于实测D. 基于猜测答案:D71. 以下哪种不是常见的芯片设计中的验证平台()A. UVMB. VMMC. AVMD. WMM答案:D72. 在芯片设计中,减少布线延迟的方法不包括()A. 缩短布线长度B. 减小线电阻C. 增加线电容D. 提高布线层数答案:C73. 芯片的热分析主要用于()A. 评估芯片温度分布B. 优化散热设计C. 预测芯片寿命D. 以上都是答案:D74. 下列哪种不是常见的模拟电路仿真工具()A. HSPICEB. SpectreC. LTspiceD. Python答案:D75. 芯片设计中的逻辑等效性检查主要检查()A. 前后端设计的逻辑一致性B. 不同版本设计的逻辑一致性C. 不同模块设计的逻辑一致性D. 以上都是答案:D76. 以下哪种不是常见的芯片设计中的故障模型()A. 固定故障B. 桥接故障C. 颜色故障D. 开路故障答案:C77. 在芯片设计中,提高芯片抗干扰能力的方法不包括()A. 增加滤波电容B. 优化布线C. 降低电源电压D. 采用屏蔽技术答案:C78. 芯片中的存储器类型通常不包括()A. SRAMB. DRAMC. ROMD. RAM答案:D79. 下列哪种不是常见的芯片设计中的性能优化策略()A. 流水线设计B. 并行处理C. 串行处理D. 资源复用答案:C80. 芯片设计中的信号完整性仿真主要包括()A. 反射仿真B. 串扰仿真C. 电磁兼容性仿真D. 以上都是答案:D81. 以下哪种不是常见的芯片设计中的低功耗技术()A. 动态电压频率调整B. 多电压域设计C. 增加晶体管数量D. 门控电源答案:C82. 在芯片设计中,解决时钟偏差的方法不包括()A. 插入缓冲器B. 调整时钟树结构C. 增加时钟频率D. 采用时钟网格答案:C83. 芯片的可靠性评估主要包括()A. 失效率分析B. 寿命预测C. 故障模式影响分析D. 以上都是答案:D84. 下列哪种不是常见的数字电路测试向量生成方法()A. 基于算法B. 基于仿真C. 基于模型D. 基于想象答案:D85. 芯片设计中的布线资源评估主要考虑()A. 布线通道数量B. 过孔数量C. 布线层数D. 以上都是答案:D86. 以下哪种不是常见的芯片设计中的知识产权保护方式()A. 专利申请B. 版权登记C. 商业秘密保护D. 公开源代码答案:D87. 在芯片设计中,提高模拟电路性能的方法不包括()A. 采用高性能器件B. 优化电路结构C. 增加电路复杂度D. 进行参数校准答案:C88. 芯片中的控制器通常()A. 负责数据处理B. 协调各部件工作C. 存储数据D. 进行信号转换答案:B89. 以下哪种不是芯片设计中的布线规则()A. 线宽限制B. 线间距要求C. 颜色规定D. 布线层数限制答案:C90. 在芯片设计中,时钟树综合时需要考虑的因素不包括()A. 时钟延迟B. 时钟偏斜C. 时钟频率D. 时钟功耗答案:C91. 芯片的测试覆盖率指标通常不包括()A. 语句覆盖率B. 分支覆盖率C. 颜色覆盖率D. 条件覆盖率答案:C92. 下列哪种不是常见的芯片设计中的时序优化方法()A. 寄存器重定时B. 逻辑复制C. 改变电路结构D. 增加芯片面积答案:D93. 芯片设计中的可测试性设计原则不包括()A. 可观测性B. 可控制性C. 可修复性D. 可装饰性答案:D94. 以下哪种不是常见的芯片设计中的布局约束()A. 模块间距B. 电源分布C. 布线通道D. 外观美观答案:D95. 在芯片设计中,降低串扰的方法不包括()A. 增加屏蔽线B. 调整线的走向C. 提高信号幅度D. 减小并行线长度答案:C96. 芯片的故障诊断技术通常不包括()A. 逻辑分析B. 信号监测C. 外观检查D. 功能测试答案:C97. 下列哪种不是常见的芯片设计中的仿真加速技术()A. 硬件加速B. 并行仿真C. 模型简化D. 色彩优化答案:D98. 芯片设计中的电源网络设计要点不包括()A. 降低电源噪声B. 提高电源效率C. 增加电源颜色D. 保证电源稳定性答案:C99. 以下哪种不是常见的芯片设计中的逻辑化简方法()A. 卡诺图法B. 公式法C. 图形法D. 随机法答案:D100. 在芯片设计中,提高布线资源利用率的方法不包括()A. 合理规划布线通道B. 减少布线层数C. 优化布线算法D. 随意布线答案:D。

IC笔试题大全(部分含答案)

IC笔试题大全(部分含答案)

EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。

(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。

(未知)答案:FPGA是可编程ASIC。

ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。

根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。

(未知)3、最基本的如三极管曲线特性。

(未知)4、描述反馈电路的概念,列举他们的应用。

(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。

(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。

(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。

(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。

(未知)11、画差放的两个输入管。

(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。

并画出一个晶体管级的运放电路。

(仕兰微电子)13、用运算放大器组成一个10倍的放大器。

EE笔试面试题目集合分类--IC设计基础

EE笔试面试题目集合分类--IC设计基础

EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路 相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。

(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。

(未知)答案:FPGA是可编程ASIC。

ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。

根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。

(未知)3、最基本的如三极管曲线特性。

(未知)4、描述反馈电路的概念,列举他们的应用。

(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。

(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。

(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。

(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。

(未知)11、画差放的两个输入管。

(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。

并画出一个晶体管级的运放电路。

(仕兰微电子)13、用运算放大器组成一个10倍的放大器。

IC设计基础

IC设计基础

EE笔试/面试题目集合分类--IC设计基础1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路 相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。

(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。

(未知)答案:FPGA是可编程ASIC。

ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。

根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)2、平板电容公式(C=εS/4πkd)。

(未知)3、最基本的如三极管曲线特性。

(未知)4、描述反馈电路的概念,列举他们的应用。

(仕兰微电子)5、负反馈种类(电压并联反馈,电流串联反馈,电压串联反馈和电流并联反馈);负反馈馈的优点(降低放大器的增益灵敏度,改变输入电阻和输出电阻,改善放大器的线性和非线性失真,有效地扩展放大器的通频带,自动调节作用)(未知)6、放大电路的频率补偿的目的是什么,有哪些方法?(仕兰微电子)7、频率响应,如:怎么才算是稳定的,如何改变频响曲线的几个方法。

(未知)8、给出一个查分运放,如何相位补偿,并画补偿后的波特图。

(凹凸)9、基本放大电路种类(电压放大器,电流放大器,互导放大器和互阻放大器),优缺点,特别是广泛采用差分结构的原因。

(未知)10、给出一差分电路,告诉其输出电压Y+和Y-,求共模分量和差模分量。

(未知)11、画差放的两个输入管。

(凹凸)12、画出由运放构成加法、减法、微分、积分运算的电路原理图。

并画出一个晶体管级的运放电路。

(仕兰微电子)13、用运算放大器组成一个10倍的放大器。

IC笔试面试基础题目集合

IC笔试面试基础题目集合

模拟电路1、基尔霍夫定律的内容是什么基尔霍夫定律(Kirchhoff Law)基尔霍夫电流定律(KCL):对任一集总参数电路中的任一节点,在任一瞬间,流出该节点的所有电流的代数和恒为零。

基尔霍夫电压定律(KVL):对任一集总参数电路中的任一回路,在任一瞬间,沿此回路的各段电压的代数和恒为零。

2、平板电容公式 C=εS/4πkd3、三极管曲线特性:三极管外部各极电压和电流的关系曲线,称为三极管的特性曲线,又称伏安特性曲线。

它不仅能反映三极管的质量与特性,还能用来定量地估算出三极管的某些参数,是分析和设计三极管电路的重要依据。

对于三极管的不同连接方式,有着不同的特性曲线。

应用最广泛的是共发射极电路,其基本测试电路如图Z0118所示,共发射极特性曲线可以用描点法绘出,也可以由晶体管特性图示仪直接显示出来。

一、输入特性曲线:在三极管共射极连接的情况下,当集电极与发射极之间的电压UBE 维持不同的定值时,UBE和IB之间的一簇关系曲线,称为共射极输入特性曲线,如图Z0119所示。

输入特性曲线的数学表达式为:IB=f(UBE)| UBE = 常数GS0120 GS0121由图Z0119 可以看出这簇曲线,有下面几个特点:(1)UBE = 0的一条曲线与二极管的正向特性相似。

这是因为UCE = 0时,集电极与发射极短路,相当于两个二极管并联,这样IB与UCE 的关系就成了两个并联二极管的伏安特性。

(2)UCE由零开始逐渐增大时输入特性曲线右移,而且当UCE的数值增至较大时(如UCE>1V),各曲线几乎重合。

这是因为UCE由零逐渐增大时,使集电结宽度逐渐增大,基区宽度相应地减小,使存贮于基区的注入载流子的数量减小,复合减小,因而IB减小。

如保持IB为定值,就必须加大UBE ,故使曲线右移。

当UCE 较大时(如UCE >1V),集电结所加反向电压,已足能把注入基区的非平衡载流子绝大部分都拉向集电极去,以致UCE再增加,IB 也不再明显地减小,这样,就形成了各曲线几乎重合的现象。

IC设计基础笔试面试常见题目(含详细答案)

IC设计基础笔试面试常见题目(含详细答案)

EE 笔试/面试题目集合分类--IC 设计基础模拟电路1、基尔霍夫定理的内容是什么?(仕兰微电子)(1)基尔霍夫电流定律,简记为KCL ,是电流的连续性在集总参数电路上的体现,其物理背景是电荷守恒公理。

基尔霍夫电流定律是确定电路中任意节点处各支路电流之间关系的定律,因此又称为节点电流定律,它的内容为:在任一瞬时,流向某一结点的电流之和恒等于由该结点流出的电流之和;在列写节点电流方程时,各电流变量前的正、负号取决于各电流的参考方向对该节点的关系(是“流入”还是“流出”);而各电流值的正、负则反映了该电流的实际方向与参考方向的关系(是相同还是相反)。

通常规定,对参考方向背离(流出)节点的电流取正号,而对参考方向指向(流入)节点的电流取负号。

(2)第二定律又称基尔霍夫电压定律,简记为KVL ,是电场为位场时电位的单值性在集总参数电路上的体现,其物理背景是能量守恒公理。

基尔霍夫电压定律是确定电路中任意回路内各电压之间关系的定律,因此又称为回路电压定律,它的内容为:在任一瞬间,沿电路中的任一回路绕行一周,在该回路上电动势之和恒等于各电阻上的电压降之和;KVL 定律是描述电路中组成任一回路上各支路(或各元件)电压之间的约束关系,沿选定的回路方向绕行所经过的电路电位的升高之和等于电路电位的下降之和2、平板电容公式(C=εS/4πkd)。

4r o r SS SC ddkdξξξξπ===, 其中,14o kξπ=为真空中的介电常数;r ξ为相对介电常数;S 为平行板的面积; d 为平行板之间的距离;3、最基本的三极管曲线特性。

4、描述反馈电路的概念,列举他们的应用。

(仕兰微电子)负反馈种类:(电压并联反馈(shunt-shunt feedback),电流串联反馈(series-series feedback),电压串联反馈(series-shunt feedback)和电流并联反馈(shunt-series feedback);负反馈的优点:4.1降低放大器的增益灵敏度,因此广泛应用在放大器的设计中(amplifier design);4.2改变输入电阻和输出电阻;4.3改善放大器的线性和非线性失真,因此高质音频放大器通常在power output stage采用负反馈;4.4有效地扩展放大器的通频带,因此负反馈广泛应用在broadband amplifiers中。

IC设计基础笔试(1)

IC设计基础笔试(1)

IC设计基础(流程、工艺、版图、器件)笔试集锦1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。

(仕兰微面试题目)什么是MCU?MCU(Micro Controller Unit),又称单片微型计算机(Single Chip Microcomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。

MCU的分类MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM 等类型。

MASK ROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;FALSH ROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;OTP ROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。

RISC为Reduced Instruction Set Computing的缩写,中文翻译为精简执令运算集,好处是 CPU核心很容易就能提升效能且消耗功率低,但程式撰写较为复杂;常见的RISC处理器如 Mac的Power PC系列。

CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是 CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。

DSP有两个意思,既可以指数字信号处理这门理论,此时它是Digital Signal Processing的缩写;也可以是Digital Signal Processor的缩写,表示数字信号处理器,有时也缩写为DSPs,以示与理论的区别。

IC基础题

IC基础题

IC笔试面试题目集合1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPG 等的概念)。

(仕兰微面试题目)2、FPGA和ASIC的概念,他们的区别。

(未知)FPGA是可编程ASIC。

ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。

根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点模拟电路3、基尔霍夫定律的内容是什么(仕兰微电子)基尔霍夫定律(Kirchhoff Law)基尔霍夫电流定律(KCL):对任一集总参数电路中的任一节点,在任一瞬间,流出该节点的所有电流的代数和恒为零。

基尔霍夫电压定律(KVL):对任一集总参数电路中的任一回路,在任一瞬间,沿此回路的各段电压的代数和恒为零。

4、平板电容公式 C=εS/4πkd5、三极管曲线特性。

(未知)6、描述反馈电路的概念,列举他们的应用。

(仕兰微电子)反馈是将放大器输出信号(电压或电流)的一部分或全部,回授到放大器输入端与输入信号进行比较(相加或相减),并用比较所得的有效输入信号去控制输出,这就是放大器的反馈过程.凡是回授到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈.反之则反.按其电路结构又分为:电流反馈电路和电压反馈电路.正反馈电路多应用在电子振荡电路上,而负反馈电路则多应用在各种高低频放大电路上.因应用较广,所以我们在这里就负反馈电路加以论述.负反馈对放大器性能有四种影响: 1.负反馈能提高放大器增益的稳定性. (温度稳定性)2.负反馈能使放大器的通频带展宽. 3.负反馈能减少放大器的失真. 4.负反馈能提高放大器的信噪比. 5.负反馈对放大器的输出输入电阻有影响。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

IC设计基础(流程、工艺、版图、器件)笔试集锦1、我们公司的产品是集成电路,请描述一下你对集成电路的认识,列举一些与集成电路相关的内容(如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念)。

(仕兰微面试题目)什么是MCU?MCU(Micro Controller Unit),又称单片微型计算机(Single Chip Microcomputer),简称单片机,是指随着大规模集成电路的出现及其发展,将计算机的CPU、RAM、ROM、定时数器和多种I/O接口集成在一片芯片上,形成芯片级的计算机。

MCU的分类MCU按其存储器类型可分为MASK(掩模)ROM、OTP(一次性可编程)ROM、FLASH ROM等类型。

MASK ROM的MCU价格便宜,但程序在出厂时已经固化,适合程序固定不变的应用场合;FALSH ROM的MCU程序可以反复擦写,灵活性很强,但价格较高,适合对价格不敏感的应用场合或做开发用途;OTP ROM的MCU价格介于前两者之间,同时又拥有一次性可编程能力,适合既要求一定灵活性,又要求低成本的应用场合,尤其是功能不断翻新、需要迅速量产的电子产品。

RISC为Reduced Instruction Set Computing的缩写,中文翻译为精简执令运算集,好处是CPU核心很容易就能提升效能且消耗功率低,但程式撰写较为复杂;常见的RISC处理器如Mac的Power PC系列。

CISC就是Complex Instruction Set Computing的缩写,中文翻译为复杂指令运算集,它只是CPU分类的一种,好处是CPU所提供能用的指令较多、程式撰写容易,常见80X86相容的CPU即是此类。

DSP有两个意思,既可以指数字信号处理这门理论,此时它是Digital Signal Processing的缩写;也可以是Digital Signal Processor的缩写,表示数字信号处理器,有时也缩写为DSPs,以示与理论的区别。

2、FPGA和ASIC的概念,他们的区别。

(未知)答案:FPGA是可编程ASIC。

ASIC:专用集成电路,它是面向专门用途的电路,专门为一个用户设计和制造的。

根据一个用户的特定要求,能以低研制成本,短、交货周期供货的全定制,半定制集成电路。

与门阵列等其它ASIC(Application Specific IC)相比,它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点3、什么叫做OTP片、掩膜片,两者的区别何在?(仕兰微面试题目)otp是一次可编程(one time programme),掩膜就是mcu出厂的时候程序已经固化到里面去了,不能在写程序进去!(4、你知道的集成电路设计的表达方式有哪几种?(仕兰微面试题目)5、描述你对集成电路设计流程的认识。

(仕兰微面试题目)6、简述FPGA等可编程逻辑器件设计流程。

(仕兰微面试题目)7、IC设计前端到后端的流程和eda工具。

(未知)8、从RTL synthesis到tape out之间的设计flow,并列出其中各步使用的tool.(未知)9、Asic的design flow。

(威盛VIA 2003.11.06 上海笔试试题)10、写出asic前期设计的流程和相应的工具。

(威盛)11、集成电路前段设计流程,写出相关的工具。

(扬智电子笔试)先介绍下IC开发流程:1.)代码输入(design input)用vhdl或者是verilog语言来完成器件的功能描述,生成hdl代码语言输入工具:SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic (viewdraw)2.)电路仿真(circuit simulation)将vhd代码进行先前逻辑仿真,验证功能描述是否正确数字电路仿真工具:Verolog:CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具:AVANTI HSpice pspice,spectre micro microwave: eesoft : hp3.)逻辑综合(synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路;将初级仿真中所没有考虑的门沿(gates delay)反标到生成的门级网表中,返回电路仿真阶段进行再仿真。

最终仿真结果生成的网表称为物理网表。

12、请简述一下设计后端的整个流程?(仕兰微面试题目)13、是否接触过自动布局布线?请说出一两种工具软件。

自动布局布线需要哪些基本元素?(仕兰微面试题目)14、描述你对集成电路工艺的认识。

(仕兰微面试题目)15、列举几种集成电路典型工艺。

工艺上常提到0.25,0.18指的是什么?(仕兰微面试题目)16、请描述一下国内的工艺现状。

(仕兰微面试题目)17、半导体工艺中,掺杂有哪几种方式?(仕兰微面试题目)18、描述CMOS电路中闩锁效应产生的过程及最后的结果?(仕兰微面试题目)19、解释latch-up现象和Antenna effect和其预防措施.(未知)20、什么叫Latchup?(科广试题)21、什么叫窄沟效应? (科广试题)22、什么是NMOS、PMOS、CMOS?什么是增强型、耗尽型?什么是PNP、NPN?他们有什么差别?(仕兰微面试题目)23、硅栅COMS工艺中N阱中做的是P管还是N管,N阱的阱电位的连接有什么要求?(仕兰微面试题目)24、画出CMOS晶体管的CROSS-OVER图(应该是纵剖面图),给出所有可能的传输特性和转移特性。

(Infineon笔试试题)25、以interver为例,写出N阱CMOS的process流程,并画出剖面图。

(科广试题)26、Please explain how we describe the resistance in semiconductor. Comparethe resistance of a metal,poly and diffusion in tranditional CMOS process.(威盛笔试题circuit design-beijing-03.11.09)27、说明mos一半工作在什么区。

(凹凸的题目和面试)28、画p-bulk 的nmos截面图。

(凹凸的题目和面试)29、写schematic note(?),越多越好。

(凹凸的题目和面试)30、寄生效应在ic设计中怎样加以克服和利用。

(未知)31、太底层的MOS管物理特性感觉一般不大会作为笔试面试题,因为全是微电子物理,公式推导太罗索,除非面试出题的是个老学究。

IC设计的话需要熟悉的软件: Cadence,Synopsys, Avant,UNIX当然也要大概会操作。

32、unix 命令cp -r, rm,uname。

(扬智电子笔试)2、如何成为IC设计高手?如何提高自己的设计能力?自己的感受是,IC设计不同于一般的板级电子设计,由于流片的投资更大,复杂度更高,系统性更强,所以学习起来也有些更有意思的地方。

这里就斗胆跳过基本电子知识的方面,单就一些特别的地方来表达一下个体的感受。

首先,作为初学者,需要了解的是IC设计的基本流程。

应该做到以下几点:基本清楚系统、前端、后端设计和验证的过程,IC设计同半导体物理、通信或多媒体系统设计之间的关系,了解数字电路、混合信号的基本设计过程,弄清楚ASIC,COT这些基本的行业模式。

窃以为这点对于培养兴趣,建立自己未来的技术生涯规划是十分重要的。

学习基本的设计知识,建议读一下台湾CIC的一些设计教材,很多都是经典的总结。

EDA技术的学习:对于IC设计者来说,EDA工具意义重大,透过EDA工具商的推介,能够了解到新的设计理念。

国内不少IC设计者,是单纯从EDA的角度被带入IC设计领域的,也有很多的设计者在没有接触到深亚微米工艺的时候,也是通过EDA厂家的推广培训建立基本概念。

同时,对一些高难度的设计,识别和选择工具也是十分重要的。

如果你希望有较高的设计水平,积累经验是一个必需的过程。

经验积累的效率是有可能提高的。

以下几点可以参考:1、学习借鉴一些经典设计,其中的许多细节是使你的设计成为产品时必需注意的。

有些可能是为了适应工艺参数的变化,有些可能是为了加速开关过程,有些可能是为了保证系统的稳定性等。

通过访真细细观察这些细节,既有收益,也会有乐趣。

项目组之间,尤其是项目组成员之间经常交流,可避免犯同样错误。

2、查文献资料是一个好方法。

同"老师傅"一同做项目积累经验也较快。

如果有机会参加一些有很好设计背景的人做的培训,最好是互动式的,也会有较好的收获。

3、当你初步完成一项设计的时侯,应当做几项检查:了解芯片生产厂的工艺, 器件模型参数的变化,并据此确定进行参数扫描仿真的范围。

了解所设计产品的实际使用环境,正确设置系统仿真的输入条件及负载模型。

严格执行设计规则和流程对减少设计错误也很有帮助。

4、另外,你需要知识的交流,要重视同前端或系统的交流,深刻理解设计的约束条件。

作为初学者,往往不太清楚系统,除了通过设计文档和会议交流来理解自己的设计任务规范,同系统和前端的沟通是IC设计必不可少的。

所谓设计技巧,都是在明了约束条件的基础上而言的,系统或前端的设计工程师,往往能够给初学者很多指导性的意见。

5、重视同后端和加工线的交流:IC设计的复杂度太高,除了借助EDA工具商的主动推介来建立概念之外,IC设计者还应该主动地同设计环节的上下游,如后端设计服务或加工服务的工程师,工艺工程师之间进行主动沟通和学习。

对于初学者来说,后端加工厂家往往能够为他们带来一些经典的基本理念,一些不能犯的错误等基本戒条。

一些好的后端服务公司,不仅能提供十分严格的Design Kit,还能够给出混合信号设计方面十分有益的指导,帮助初学者走好起步之路。

加工方面的知识,对于IC设计的"产品化"更是十分关键。

6、重视验证和测试,做一个"偏执狂":IC设计的风险比板级电子设计来的更大,因此试验的机会十分宝贵,"偏执狂"的精神,对IC设计的成功来说十分关键。

除了依靠公司成熟的设计环境,Design Kit和体制的规范来保证成功之外,对验证的重视和深刻理解,是一个IC设计者能否经受压力和享受成功十分关键的部分。

由于流片的机会相对不多,因此找机会更多地参与和理解测试,对产品成功和失败的认真总结与分析,是一个IC设计者成长的必经之路。

相关文档
最新文档