实验十五 帧同步信号提取实验
帧同步实验报告.doc
帧同步实验报告实验八帧同步信号恢复实验一、实验目的1. 掌握巴克码识别原理。
2. 掌握同步保护原理。
3. 掌握假同步、漏同步、捕捉态、维持态概念。
二、实验内容1. 观察帧同步码无错误时帧同步器的维持态。
2. 观察帧同步码有一位错误时帧同步器的维持态和捕捉态。
3. 观察同步器的假同步现象和同步保护作用。
三、基本原理原理说明一、帧同步码插入方式及码型1．集中插入在一帧开始的n位集中插入n n比特帧同步码，PDH中的A律PCM基群、二次群、三三次、四次群，μ律PCM二次群、三次群、四次群以及S S DH中各个等级的同步传输模块都采用集中插入式。
2．分散插入式n比特帧同步码分散地插入到n帧内，，每帧插入1比持，μ律PCM基群及△M系统采用分散插插入式。
分散插入式无国际标准，集中插入式有国际标准准。
帧同步码出现的周期为帧周期的整数信，即在每N帧帧的相同位置插入帧同步码。
3．帧同步码码型选择原则则假同步概率小有尖锐的自相关特性，以减小漏同步概概率如A律PCM基群的帧同步码为001101，设“1”对应正电平1，“0”码对应负电平-1，则此帧同同步码的自相关特性如下图所示R3 -1-4 -3 -5-57 -10 -1-534-53j-1二、帧同步码识别介绍常用的集集中插入帧同步码的识别方法。
设帧同码为00110111，当帧同步码全部进入移位寄存器时它的7个输出端端全为高电平，相加器3个输u0 L出端全为高电平平，表示ui=1+2+4=7。
门限L由3个输入电平平决定，它们的权值分别为1，2，4。
移位寄存器i比较器的功能为uo??据此可得以下波形：0,u u?Li?1,uLPCM码流u0三、识别器器性能设误码率为Pe，n帧码位，L=n-m，，求漏漏识别概率P1和假识别概率P2以及同步识别时间ts。
1．漏识别概率正确识别概率为?CnP e e n??，故mP1?1?eemn??，m=0时P1?nPe门限L越低低，Pe越小，则漏识别概率越小。
帧同步实验报告
帧同步实验报告
实验目的：
本次实验旨在掌握帧同步原理、实现帧同步并进行数据解码。
实验原理：
帧同步是在数据传输中保证数据包在接收端的正确性和完整性的一项重要技术。
帧同步技术的实现需要采用同步信号来保证接收端与发送端的时间同步，从而使接收端能够将数据包正确地区分开来。
实验步骤：
1.配置实验环境：使用Verilog HDL进行代码编写，ModelSim 进行仿真。
2.编写帧同步模块：根据实验原理编写帧同步模块，实现同步信号的产生、时钟与数据同步。
3.编写数据解码模块：根据实验要求编写数据解码模块，将接收到的数据进行解码并显示在屏幕上。
4.进行仿真实验：使用ModelSim进行仿真实验并进行数据观察与分析。
实验结果：
经过本次实验，我们成功实现了帧同步技术，并且实现了接收到数据的解码与显示。
通过观察数据我们可以发现，在同步信号的作用下，数据包能够正确地区分开来，并且数据的完整性得到了保障。
从而验证了帧同步技术的重要性和实用性。
实验总结：
帧同步技术在现代通信和网络传输中有着广泛的应用。
通过本次实验我们深刻地掌握了帧同步技术的原理和实现方法，并且通过仿真实验验证了帧同步技术的可行性和实用性。
这对我们今后的学习和工作都将有着重要的启示作用。
帧同步提取实验报告
帧同步提取实验报告一、实验背景哎呀，在这个信息爆炸的时代呢，各种信号的处理可是超级重要的。
帧同步提取呢，就像是在一堆乱码里找到那把正确的钥匙，打开有序信息的大门。
咱在学习通信相关知识的时候，这帧同步提取就是一个必须要攻克的小堡垒，它对于保证数据准确传输啥的可有着大作用呢。
二、实验目的咱做这个实验呀，就是想搞清楚帧同步提取到底是咋回事儿呗。
想知道怎么从复杂的信号流里把帧同步信号准确地找出来，还有就是想了解这个过程里用到的那些个原理和方法。
就像探索一个神秘的宝藏，想把里面的宝贝都挖出来看看。
三、实验设备和材料咱用到的设备可不少呢。
有信号发生器，这家伙就像是一个信号的源头，不断地给咱提供信号。
还有示波器，这就像是一双敏锐的眼睛，可以让咱看到信号的波形啥的。
然后就是各种连接线啦，就像桥梁一样把各个设备连接起来。
四、实验步骤1. 首先得把设备连接好呀。
把信号发生器和示波器用那些连接线连起来，这可不能马虎，就像搭积木一样，每一块都得放对位置。
要是连错了，后面的实验就全乱套了。
2. 然后调整信号发生器的参数。
设置合适的频率、幅度啥的，就像给它下命令一样，让它产生咱们需要的信号。
这个过程得小心翼翼的，就像走钢丝一样，参数稍微不对，那出来的信号就不是咱想要的了。
3. 接着呢，在示波器上观察信号的波形。
这时候就像是在看一幅神秘的画，要从那些弯弯曲曲的线条里找到帧同步信号的特征。
有时候可能看半天都看不出来，得有点耐心呢。
4. 再根据观察到的波形，运用咱们学过的算法和原理来提取帧同步信号。
这就像是解谜一样，要把那些隐藏在波形里的信息找出来。
5. 最后呢，对提取出来的帧同步信号进行验证。
看看是不是真的准确提取到了，要是不准确，就得回头检查是哪一步出了问题。
五、实验结果经过一番折腾，咱还真的成功提取出了帧同步信号呢。
在示波器上看到那个清晰的帧同步信号波形的时候，心里可高兴了，就像打游戏通关了一样。
不过呢，这个结果也不是十全十美的，在提取过程中还是存在一些小误差的。
实验十一 帧同步信号提取实验
实验十一帧同步信号提取实验一、实验目的1、掌握用集中插入法提取帧同步信号的原理与实现方法。
2、了解帧同步系统的性能分析。
二、实验内容1、提取复用模块时分复用数据的帧同步信号。
2、提取信号源模块NRZ码的帧同步信号。
三、实验仪器1、信号源模块一块2、基带同步提取模块一块3、频带同步提取模块一块4、复用模块一块5、20M双踪示波器一台四、实验原理基带同步提取模块和频带同步提取模块均采用集中插入法提取帧同步信号。
接收端收到NRZ码数据后，已知同步码组，从接收NRZ码中检测到这个特定的同步码组后，产生一个窄脉冲输出。
基带同步提取模块提取时分复用数据的帧同步信号，时分复用数据32位一帧，每帧的24位信息码元之前，集中插入8位的同步码组“01110010”（巴克码1110010前面补一位0），提取出的帧同步信号为窄帧，对应同步码组的第一位“0”。
频带同步提取模块提取NRZ码的帧同步信号，NRZ码要求24位一帧，每帧的16位信息码元之前，集中插入8位的同步码组“11100100”（巴克码1110010后面补一位0），提取出的帧同步信号为窄帧，对应同步码组后的第一位数据。
五、实验步骤1、将模块小心地固定在主机箱中，确保电源接触良好。
2、插上电源线，打开主机箱右侧的交流开关，再分别按下四个模块中的电源开关，对应的发光二极管灯亮，四个模块均开始工作。
（注意，此处只是验证通电是否成功，在实验中均是先连线，后打开电源做实验，不要带电连线）3、实验连线如下：信号源模块复用模块2048K——————————2048K64K——————————位同步（时分复用输入）8K ——————————帧同步（时分复用输入）复用模块基带同步提取模块数据（时分复用输出）————NRZ输入（帧同步提取）位同步（时分复用输出）————BS输入（帧同步提取）4、时分复用数据帧同步提取（1）复用模块“第三路复用数据码型拨码设置”拨码开关任意设置。
实验十位同步信号提取实验
实验十位同步信号提取实验一、实验目的1、掌握用数字锁相环提取位同步信号的原理与实现方法。
2、了解位同步系统的性能分析。
二、实验内容1、观察数字锁相环提取位同步信号的过程。
2、提取信号源模块NRZ码的位同步信号。
三、实验仪器1、信号源模块一块2、基带同步提取模块一块3、频带同步提取模块一块4、20M双踪示波器一台四、实验原理实验中基于闭环同步法的原理，设计数字锁相环，提取位同步信号，如下图26-1所示。
图26-1 数字锁相环提取位同步信号原理框图数字锁相环是由高稳定度振荡器（晶振或钟振）、分频器、相位比较器和控制器组成。
其中，控制器包括上图中的扣除门、添加门和或门。
设要提取的位同步信号的频率为f，则要求振荡器的振荡频率为M f赫兹，其中M为分频器的分频系数。
窄脉冲形成器的作用是将振荡波形变成两个脉冲，分别送给添加门和扣除门。
要求这两个脉冲相位刚好相差180°。
添加门为常闭门，在没有滞后脉冲控制时，这里的滞后脉冲和超前脉冲由相位比较器比较后产生，此门始终关闭，输出低电平；扣除门为常开门，在没有超前脉冲控制时，来自振荡器的窄脉冲信号顺利通过扣除门。
振荡器窄脉冲经或门送入M次分频器中分频，输出频率为f赫兹的脉冲信号。
该信号再经过脉冲形成电路，输出规则的位同步信号。
相位比相器反映接收码元与M次分频器的输出信号，即本地时钟信号，之间的相位关系。
如本地时钟信号超前于接收码元的相位，则比相器输出一个超前脉冲，加到扣除门，扣除一个振荡脉冲，这样分频器的输出脉冲的相位就滞后了1/M周期。
如本地时钟信号滞后于接收码元的相位，则比相器输出一个滞后脉冲，加到添加门，控制添加门打开，加入一个振荡脉冲到或门。
由于加到添加门的与加到扣除门的两个振荡脉冲信号的相位相差180°，即这两个信号在时间上是错开的，因此当从添加门加入一个窄脉冲到或门时，相当于在扣除门输出的振荡信号中间插入了一个窄脉冲，也就使分频器输入端添加了一个脉冲，这样分频器输出相位就提前了1/M周期。
帧同步电路实验报告
帧同步电路实验报告一、实验目的本次实验旨在理解帧同步的原理以及如何设计和实现一个简单的帧同步电路。
二、实验原理帧同步是指在数据传输过程中，接收方能够准确识别出每一个帧的起始点和终止点，确保数据的传输正确和完整。
帧同步电路一般由以下几个部分组成：1. 帧起始检测：通过检测数据信号的起始标志位，判断帧的开始位置。
2. 帧结束检测：通过判断数据信号的终止标志位，确定帧的结束位置。
3. 数据缓存：用于存储接收到的数据，以便后续的处理。
4. 同步信号生成：根据接收到的帧同步信号，生成同步信号，确保数据的同步传输。
三、实验器材1. FPGA开发板2. 电脑3. JTAG下载线四、实验步骤1. 首先，根据实验原理，设计帧同步电路的框图。
确定所需的功能模块和信号连接方式。
2. 在FPGA开发板上搭建电路，连接各个功能模块和信号线。
3. 使用Verilog HDL或者VHDL语言编写帧同步电路的代码，并进行仿真验证。
4. 将代码下载到FPGA开发板上，并进行实际测试。
五、实验结果与分析经过实验，我们成功实现了一个简单的帧同步电路。
通过测试，我们发现帧同步电路能够准确识别每一个帧的起始和终止位置，并将数据正确地传输到后续的处理模块。
同时，我们还注意到帧同步电路的设计需要考虑以下几个方面：1. 起始和终止标志位的选择：在设计帧同步电路时，需要选择适合具体应用场景的起始和终止标志位，以确保准确识别。
2. 帧同步信号的生成：帧同步电路需要根据接收到的帧同步信号生成同步信号，确保数据的同步传输。
生成同步信号需要考虑时序问题，以确保正确性和稳定性。
3. 数据缓存：帧同步电路需要使用缓存存储接收到的数据。
缓存的设计需要考虑数据的容量和访问速度，以满足实际需求。
六、实验总结通过本次实验，我们深入了解了帧同步电路的原理和设计方法。
帧同步电路在数据传输中起着重要的作用，能够确保数据的正确和完整。
在实际应用中，帧同步电路的设计需要根据具体需求进行调整和优化，以提高数据传输的效率和可靠性。
实验十五 帧同步信号提取实验
实验十五 帧同步信号提取实验一、实验目的1． 掌握巴克码识别原理。
2． 掌握同步保护原理。
3． 掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1． 观察帧同步码无错误时帧同步器的维持态。
2． 观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验器材1． 信号源模块2． 同步信号提取模块3． 20M 双踪示波器一台 4． 频率计（选用） 一台四、实验原理由于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信体统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
由于这些特殊码组123{,,,,}n x x x x 是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j ＝0的情况下，序列中的全部元素都参加相关运算外；在j ≠0的情况下，序列中只有部分元素参加相关运算，其表示式为∑-=+=jn i j i i x x j R 1)( （15－1）通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n 位的巴克码组为{x 1，x 2，x 3，…，x n }，其中x i 取值为＋1或－1，它的局部自相关函数为⎪⎩⎪⎨⎧≥<<±===∑-=+nj n j j n x x j R j n i j i i 00100)(1或 （15－2） 目前已找到的所有巴克码组如表15-1所列。
滤波法及数字锁相环法位同步提取实验和帧同步提取实验教学文案
滤波法及数字锁相环法位同步提取实验和帧同步提取实验滤波法及数字锁相环法位同步提取实验和帧同步提取实验一、实验目的1、掌握滤波法提取位同步信号的原理及其对信息码的要求；2、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求；3、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念；4、掌握巴克码识别原理；5、掌握同步保护原理；6、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、熟悉实验箱2、滤波法位同步带通滤波器幅频特性测量；3、滤波法位同步恢复观测；4、数字锁相环位同步观测；5、帧同步提取实验。
三、实验条件/器材滤波法及数字锁相环法位同步提取实验：1、主控&信号源、8号（基带传输编译码）、13号（载波同步及位同步）模块2、双踪示波器（模拟/数字）3、连接线若干帧同步提取实验：1、主控&信号源、7号模块2、双踪示波器（模拟/数字）3、连接线若干四、实验原理滤波法及数字锁相环法位同步提取实验原理见通信原理综合实验指导书P129-P134;帧同步提取实验原理见通信原理综合实验指导书P141。
五、实验过程及结果分析（一）熟悉实验箱（二）滤波法位同步带通滤波器幅频特性测量1、连线及相关设置（1）关电，连线。
（2）开电，设置主控，选择【信号源】→【输出波形】。
设置输出波形为正弦波，调节相应旋钮，使其输出频率为200Khz，峰峰值3V。
（3）此时系统初始状态为：输入信号为频率200KHz、幅度为3V的正弦波。
2、实验操作及波形观测分别观测13号模块的“滤波法位同步输入”和“BPF-Out”，改变信号源的频率，测量“BPF-Out”的幅度填入下表，并绘制幅频特性曲线。
（三）滤波法位同步恢复观测1、连线及相关设置（1）关电，连线。
（2）开电，设置主控菜单，选择【主菜单】→【通信原理】→【滤波法及数字锁相环位同步法提取】。
将13号模块S2拨上。
将S4拨为1000.（3）此时系统初始状态为：输入PN为256K。
实验十五 帧同步信号提取实验
实验十五帧同步信号提取实验实验十五帧同步信号提取实验一、实验目的1．掌握巴克码识别原理。
2．掌握同步保护原理。
3．掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1．观察帧同步码无错误时帧同步器的维持态。
2．观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验器材1．信号源模块2．同步信号提取模块3．20M双踪示波器4．频率计一台一台四、实验原理于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信体统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
于这些特殊码组{x1,x2,x3,?,xn}是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j＝0的情况下，序列中的全部元素都参加相关运算外；在j≠0的情况下，序列中只有部分元素参加相关运算，其表示式为R(j)??xixi?j i?1n?j通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n位的巴克码组为{x1，x2，x3，?，xn}，其中xi取值为＋1或－1，它的局部自相关函数为15－1 R(j)??xixi?ji?1n?j?n???0或?1?0?j?00?j?n j?n目前已找到的所有巴克码组如表15-1所列。
(精编)哈工大通信原理实验报告
(精编)哈工大通信原理实验报告H a r b i n I n s t i t u t e o f T e c h n o l o g y通信原理实验报告课程名称：通信原理院系：电子与信息工程学院班级：姓名：学号：指导教师：倪洁实验时间：2015年12月哈尔滨工业大学实验二帧同步信号提取实验一、实验目的1.了解帧同步的提取过程。
2.了解同步保护原理。
3.掌握假同步，漏同步，捕捉动态和维持态的概念。
二、实验原理时分复用通信系统，为了正确的传输信息，必须在信息码流中插入一定数量的帧同步码，帧同步码应具有良好的识别特性。
本实验系统帧长为24比特，划分三个时隙，每个时隙长度8比特，在每帧的第一时隙的第2至第8码元插入七位巴克码作为同步吗。
第9至24比特传输两路数据脉冲。
帧结构为：X11100101010101011001100，首位为无定义位。
本实验模块由信号源，巴克码识别器和帧同步保护电路三部分构成，信号源提供时钟脉冲和数字基带脉冲，巴克码识别器包裹移位寄存器、相加器和判决器。
其余部分完成同步保护功能。
三、实验内容1.观察帧同步码无错误时帧同步器的维持状态。
2.观察帧同步码有一位错误时帧同步器的维持态和捕捉态3.观察帧同步器假同步现象和同步保护器。
四、实验步骤1.开关K301接2.3脚。
K302接1.2脚。
2.接通电源，按下按键K1，K2，K300，使电路工作。
3.观察同步器的同步状态将信号源中的SW001，SW002，SW003设置为11110010,10101010,11001100（其中第2-8位为帧同步码），SW301设置为1110，示波器1通道接TP303,2通道接TP302，TP304,TP305,TP306,观察上述信号波形，使帧同步码（SW001的2-8位）措一位，重新做上述观察，此时除了TP303外，个点波形不变，说明同步状态仍在维持。
4.观察同步器的失步状态。
关闭电源，断开K302，在开电源（三个发光二极管全亮）。
帧同步、帧识别实验报告
P9漏同步监测
T9码元
入
T1判决出
置“0”
图7-1 帧同步模块原理框图
图7-1中各功能部分在图7-2中所对应元器件关系如下：
1.分频器：U3(74LS161)、U4(4075)、U2(74LS74)、U5(74H04)
2.串/并变换器：U9(74LS164)
3.识别器：U7(2764)
4.判决器：U10(74LS85)
滤波法及数字锁相环法位同步提取实验和帧同步提取实验
滤波法及数字锁相环法位同步提取实验和帧同步提取实验滤波法及数字锁相环法位同步提取实验和帧同步提取实验一、实验目的1、掌握滤波法提取位同步信号的原理及其对信息码的要求；2、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求；3、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念；4、掌握巴克码识别原理；5、掌握同步保护原理；6、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、熟悉实验箱2、滤波法位同步带通滤波器幅频特性测量；3、滤波法位同步恢复观测；4、数字锁相环位同步观测；5、帧同步提取实验。
三、实验条件/器材滤波法及数字锁相环法位同步提取实验：1、主控&信号源、8号（基带传输编译码）、13号（载波同步及位同步）模块2、双踪示波器（模拟/数字）3、连接线若干帧同步提取实验：1、主控&信号源、7号模块2、双踪示波器（模拟/数字）3、连接线若干四、实验原理滤波法及数字锁相环法位同步提取实验原理见通信原理综合实验指导书P129-P134;帧同步提取实验原理见通信原理综合实验指导书P141。
五、实验过程及结果分析（一）熟悉实验箱（二）滤波法位同步带通滤波器幅频特性测量1、连线及相关设置（1）关电，连线。
（2）开电，设置主控，选择【信号源】→【输出波形】。
设置输出波形为正弦波，调节相应旋钮，使其输出频率为200Khz，峰峰值3V。
（3）此时系统初始状态为：输入信号为频率200KHz、幅度为3V 的正弦波。
2、实验操作及波形观测分别观测13号模块的“滤波法位同步输入”和“BPF-Out”，改变信号源的频率，测量“BPF-Out”的幅度填入下表，并绘制幅频特性曲线。
（三）滤波法位同步恢复观测1、连线及相关设置（1）关电，连线。
（2）开电，设置主控菜单，选择【主菜单】→【通信原理】→【滤波法及数字锁相环位同步法提取】。
将13号模块S2拨上。
将S4拨为1000.（3）此时系统初始状态为：输入PN为256K。
实验十三 帧同步信号提取实验
实验十三 帧同步信号提取实验一、实验目的1、掌握巴克码识别原理。
2、掌握同步保护原理。
3、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、观察帧同步码无错误时帧同步器的维持态。
2、观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验仪器1、信号源模块2、同步信号提取模块3、20M 双踪示波器 一台4、频率计（选用） 一台5、连接线 若干四、实验原理由于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信系统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
由于这些特殊码组123{,,,...,}n x x x x 是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j ＝0的情况下，序列中的全部元素都参加相关运算外，在j ≠0的情况下，序列中只有部分元素参加相关运算，其表示式为∑-=+=jn i j i i x x j R 1)( （13－1）通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n 位的巴克码组为{x 1，x 2，x 3，…，x n }，其中x i 取值为＋1或－1，它的局部自相关函数为⎪⎩⎪⎨⎧≥<<±===∑-=+nj n j j n x x j R j n i ji i 00100)(1或 （13－2） 目前已找到的所有巴克码组如表13-1所列。
通信原理实验报告-实验十_载波同步提取实验_实验十一_位同步提取实验_实验十二_帧同步提取实验
图 10-1 128K 同步正弦波
图 10-2 PSK 调制信号（CH1 是 32 kb/s PN 基带信 号，CH2 是 PSK 调制信号）
5、观察提取过程。 观察并记录“PN” （信号源）与“TH5” （PSK 调制信号和 π/2 相载波相乘滤波后的波形） 的波形。 用示波器 CH1 接信号源“PN” ，CH2 接 模块 7“TH5” 。调节电位器 W1，使“TH5” 点输出清楚稳定的波形。如果示波器两路信 号反向，按复位开关 S1 使其同相。
原
创
分析 2：COSTAS 环提取“0”相载波的实现过程。
5 / 15
实验十一 位同步提取实验
一、 实验目的
1、掌握用滤波法提取位同步信号的原理及其对信息代码的要求。 2、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。
二、实验内容
1、观察滤波法提取位同步信号各观测点波形。
三、实验器材
目的端口
模块 3：PSK-NRZ 模块 3：PSK 载波 模块 7：PSKIN
创
器输出信号的相位， 最后使稳定相位误差减小到很小的数值。 这样压控振荡器的输出就是所
连线说明
S4 拨为“1010” ，PN 是 32K 伪随机码 提供 PSK 调制载波，幅度为 4V 提供载波同步提取输入 3 / 15
4、打开电源， 观察 PSK 调制源状态。
继续按表中顺序观察解调过程， “载波输出”点输出的信号就是从输入的 PSK 调制信号 中提取出来的 0 相载波，率为 128KHz。
图 10-4 0 相鉴相输出波形（CH1 是 32 kb/s PN 基 带信号， CH2 是 PSK 调制信号和 0 相载波相乘滤波后 的波形）
原
位同步信号提取实验
实验五位同步信号提取实验一、实验目的1．掌握用数字环提取位同步信号的原理及对信息代码的要求。
2．掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。
二、实验内容1．观察数字环的失锁状态、锁定状态。
2．观察数字环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差的关系。
3．观察数字环位同步器的同步保持时间与固有频差之间的关系。
三、实验器材1．信号源模块2．同步信号提取模块3．20M双踪示波器一台4．频率计（选用）一台四、实验步骤1．将信号源模块、同步信号提取模块小心地固定在主机箱中，确保电源接触良好。
2．插上电源线，打开主机箱右侧的交流开关，再分别按下两个模块中的开关POWER1、POWER2，对应的发光二极管LED001、LED002、D500、D501发光，按一下信号源模块的复位键，两个模块均开始工作。
3．将信号源模块的位同步信号的频率设置为15.625KHz（通过拨码开关SW101、SW102进行设置），将信号源模块输出的NRZ码设置为1、0交替码（通过拨码开关SW103、SW104、SW105进行设置）。
4．将同步信号提取模块的拨码开关SW501的第一位拨上，即将数字锁相环的本振频率设置为15.625KHz，然后将信号源模块输出的NRZ码从信号输入点“NRZ-IN”输入，按一下同步信号模块上的“复位”键，使单片机开始工作，以信号源产生的位同步信号“BS”为内触发源，用示波器双踪同时观察信号输出点“位同步输出”的信号与信号源中的“BS”信号。
5．特别注意的是，本模块只能提取NRZ码的位同步信号，而且当信号源模块中的位同步信号的频率偏离同步信号提取模块设置的数字锁相环的本振频率过远时，将无法正确提取输入信号的位同步信号。
本实验中数字锁相环共有15.625KHz、10KHz、8KHz、4KHz四种本振频率可供选择，分别对应拨码开关SW501的1、2、3、4位，实验时请注意正确选择。
通信原理帧实验报告(3篇)
第1篇一、实验目的1. 理解通信系统中帧的概念和作用。
2. 掌握帧的组成和格式。
3. 学习帧同步和错误检测的方法。
4. 通过实验加深对帧同步和错误检测的理解。
二、实验器材1. 实验箱2. 信号发生器3. 示波器4. 计算机及通信原理实验软件三、实验原理帧是通信系统中的一种基本数据传输单位，由多个数据位组成。
帧的格式通常包括同步头、地址域、控制域、信息域和校验域等部分。
帧同步是指接收端能够正确识别每个帧的开始和结束，以保证数据的正确传输。
错误检测则用于检测传输过程中可能出现的错误，以保证数据的完整性。
四、实验步骤1. 帧格式设置- 在通信原理实验软件中设置帧的格式，包括同步头、地址域、控制域、信息域和校验域的长度和格式。
2. 帧发送- 使用信号发生器生成待发送的帧，并通过实验箱发送到接收端。
3. 帧接收- 接收端通过实验箱接收发送端发送的帧，并使用示波器观察接收到的信号。
4. 帧同步- 在接收端使用帧同步方法（如循环冗余校验CRC）检测接收到的帧是否同步。
5. 错误检测- 在接收端使用错误检测方法（如奇偶校验、海明码等）检测接收到的帧是否出现错误。
6. 结果分析- 分析帧同步和错误检测的结果，验证帧的完整性和正确性。
五、实验结果与分析1. 帧同步- 通过实验，发现使用循环冗余校验CRC方法可以有效地实现帧同步。
当接收到的帧的CRC校验码与发送端的校验码一致时，认为帧同步成功。
2. 错误检测- 通过实验，发现使用奇偶校验方法可以检测出传输过程中的一些错误。
当接收到的帧的奇偶校验位与发送端的奇偶校验位不一致时，认为帧出现错误。
3. 帧格式对同步和错误检测的影响- 通过实验，发现帧格式对同步和错误检测的影响较大。
当帧格式不合理时，可能会导致同步失败或错误检测不准确。
六、实验总结本次实验通过实验箱和通信原理实验软件，实现了帧的发送、接收、同步和错误检测。
通过实验，加深了对通信系统中帧的概念、作用、格式以及帧同步和错误检测方法的理解。
移动通信课程设计——帧同步提取
课程设计报告课题名称帧同步提取学院专业班级学号姓名指导教师定稿日期： 2014 年 06月13 日目录摘要 (1)一、前言 (2)1.1 CDMA帧同步背景 (2)二、帧同步提取基本原理 (3)2.1 CDMA含义 (3)2.2基本原理 (3)2.2.1发端用户数据成帧 (3)2.2.2 收端帧同步提取 (3)三、帧同步提取设计 (6)3.1课程设计分析 (6)3.2帧同步提取测试设计步骤 (7)3.2.1实验箱设置 (7)3.2.2“发端数据成帧”测量步骤 (7)3.3单片机程序流程图如下 (9)四、帧同步提取测试结果 (10)4.1课程设计实物链接图 (10)4.2“发端数据成帧”实验过程 (10)4.3实测收端帧同步误码： (11)五、课设总结 (12)参考文献 (13)附录（源程序） (14)摘要在当今这个信息高速发展的时代，移动通信已经成为生活中不可或缺的一部分。
在移动环境下点对点的传输问题已经得到解决，那么对于给定资源应该采用什么多址技术使得有限的资源能传输更大容量的信息？移动通信系统的发展经历了第一代模拟移动通信系统、第二代数字移动通信系统和第三代移动通信系统（IMT-2000）。
第一代移动通信系统包括AMPS、TACS和NMT等体制。
第二代数字移动通信系统包括GSM、IS-136(DAMPS)、PDC、IS-95等体制。
一个典型的数字蜂窝移动通信系统包括：移动台（MS）、基站分系统（BSS）、移动交换中心（MSC）、原籍（归属）位置寄存器（HLR）、访问位置寄存器(VLR)、设备标识寄存器（EIR）、认证中心（AUC）和操作维护中心（OMC）。
而这其中，多址技术便主要解决众多用户如何高效共享给定频谱资源的问题。
常规的多址方式有三种：频分多址（FDMA）、时分多址（TDMA）和码分多址（CDMA）。
数字通信时，一般总是以一定数目的码元组成一个个的“字”或“句”，即组成一个个的“群”进行传输，因此群同步信号的频率很容易由位同步信号经分频而得出，但是每群的开头和末尾时刻却无法由分频器的输出决定。
哈工大通信原理实验报告
哈工大通信原理实验报告H a r b i n I n s t i t u t e o f T e c h n o l o g y通信原理实验报告课程名称：通信原理院系：电子与信息工程学院班级：姓名：学号：指导教师：倪洁实验时刻： 2020年 12月哈尔滨工业大学实验二帧同步信号提取实验一、实验目的1.了解帧同步的提取过程。
2.了解同步爱护原理。
3.把握假同步，漏同步，捕捉动态和坚持态的概念。
二、实验原理时分复用通信系统，为了正确的传输信息，必须在信息码流中插入一定数量的帧同步码，帧同步码应具有良好的识别特性。
本实验系统帧长为24比特，划分三个时隙，每个时隙长度8比特，在每帧的第一时隙的第2至第8码元插入七位巴克码作为同步吗。
第9至24比特传输两路数据脉冲。
帧结构为：X11100101010101011001100，首位为无定义位。
本实验模块由信号源，巴克码识别器和帧同步爱护电路三部分构成，信号源提供时钟脉冲和数字基带脉冲，巴克码识别器包裹移位寄存器、相加器和判决器。
其余部分完成同步爱护功能。
三、实验内容1.观看帧同步码无错误时帧同步器的坚持状态。
2.观看帧同步码有一位错误时帧同步器的坚持态和捕捉态3.观看帧同步器假同步现象和同步爱护器。
四、实验步骤1.开关K301接2.3脚。
K302接1.2脚。
2.接通电源，按下按键K1，K2，K300，使电路工作。
3.观看同步器的同步状态将信号源中的SW001，SW002，SW003设置为11110010,10101010,11001100（其中第2-8位为帧同步码），SW301设置为1110，示波器1通道接TP303,2通道接TP302，TP304, TP305,TP306,观看上述信号波形，使帧同步码（SW001的2-8位）措一位，重新做上述观看，现在除了TP303外，个点波形不变，说明同步状态仍在坚持。
4.观看同步器的失步状态。
关闭电源，断开K302，在开电源（三个发光二极管全亮）。
通信原理 位同步提取实验与帧同步提取实验
实验三位同步提取实验与帧同步提取实验一、实验目的1、掌握用滤波法提取位同步信号的原理及其对信息代码的要求。
2、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求。
3、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。
4、掌握巴克码识别原理。
5、掌握同步保护原理。
6、掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1、观察滤波法提取位同步信号各观测点波形。
2、观察数字锁相环的失锁状态和锁定状态。
3、观察数字锁相环锁定状态下位同步信号的相位抖动现象及相位抖动大小与固有频差的关系。
4、观察数字锁相环位同步器的同步保持时间与固有频差之间的关系。
5、观察帧同步码无错误时帧同步器的维持态。
6、观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验器材1、信号源模块一块2、⑦号模块一块3、20M双踪示波器一台4、频率计（选用）一台四、实验原理1、位同步提取实验实验原理数字通信中，除了有载波同步的问题外，还有位同步的问题。
因为消息是一串相继的信号码元的序列，解调时常需要知道每个码元的起止时刻。
在最佳接收机结构中，需要对积分器或匹配滤波器的输出进行抽样判决。
抽样判决的时刻应位于每个码元的终止时刻，因此，接收端必须产生一个用作抽样判决的定时脉冲序列，它和接收码元的终止时刻应对齐。
我们把接收端产生与接收码元的重复频率和相位一致的定时脉冲序列的过程称为码元同步或位同步，而称这个定时脉冲序列为码元同步脉冲或位同步脉冲。
实现位同步的方法也和载波同步类似，可分插入导频法和直接法两类。
这两类方法有时也分别称为外同步法和自同步法。
数字通信中经常采用直接法，这种方法是发端不专门发送导频信号，而直接从数字信号中提取位同步信号的方法。
下面我们着重介绍自同步法。
采用自同步法实现位同步首先会涉及两个问题：（1）如果数字基带信号中确实含有位同步信息，即信号功率谱中含有位同步离散谱，就可以直接用基本锁相环提取出位同步信号，供抽样判决使用；（2）如果数字基带信号功率谱中并不含有位定时离散谱，怎样才能获得位同步信号。
通信原理实验 位同步信号提取.
通信原理实验报告学院:电子信息学院班级:实验日期:2014年 06月 03日上面已经求得数字锁相法位同步的相位误差θ有时不用相位差而用时间差西北工业大学通信实验室 2.将 SW01、SW02、SW03 全部设置为 0，观察记录波形。
3.将 SW01、SW02、SW03 的数值从 0 开始，逐渐增加，到获得稳定的BS，记录数值和波形。
制表：孟昭红，Tel：150******** 第 6 页西北工业大学通信实验室六结论……………………………………………………………………第 7 页 1、当输入的 NRZ 码全为 0 时，不能提取出位同步信号，但是当码元中有一个为“1”时，就能提取位同步信号。
2、在提取位同步信号时，信号源模块中的位同步信号的频率与同步信号提取模块的数字锁相环的本振频率应设置相同或者接近，当两者的频率偏差过大时，将不能提取输入信号的位同步信号。
七思考题…………………………………………………………………第 7 页 1.数字锁相环的同步器的同步抖动范围随固有频差增大而增大，试说明原因。
固有频差越大，数控振荡器输出位同步信号与环路输入信号之间的相位误差增大的越快，而环路对数控振荡器的相位调节时间间隔的平均值是不变的（当输入信号一定时），故当固有频差增大时，位同步信号的同步抖动范围增大。
2.此实验位同步恢复是通过锁相环实现的，还有其他的方法吗? 已经知道，对于不归零的随机二进制序列，不能直接从其中滤出位同步信号。
但是，若对该信号进行某种变换，例如，变成归零脉冲后，则该序列中就有 f=1/T 的位同步信号分量，经一个窄带滤波器，可滤出此信号分量，再将它通过移相器调整相位后，就可以形成位同步脉冲。
它的特点是先形成含有位同步信息的信号，再用滤波器将其滤出。
图七—1 滤波法原理图波形变换的实际应用方法: ①通过微分、整流电路实现，微分、整流后的基带信号波形如图图七-2 所示。
这里，整流输出的波形与图图七—1 中波形变换电路的输出波形有些区别，但这个波形同样包含有同步信号分量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验十五帧同步信号提取实验实验十五帧同步信号提取实验一、实验目的1．掌握巴克码识别原理。
2．掌握同步保护原理。
3．掌握假同步、漏同步、捕捉态、维持态的概念。
二、实验内容1．观察帧同步码无错误时帧同步器的维持态。
2．观察帧同步器的假同步现象、漏识别现象和同步保护现象。
三、实验器材1．信号源模块2．同步信号提取模块3．20M双踪示波器4．频率计一台一台四、实验原理于数字通信系统传输的是一个接一个按节拍传送的数字信号单元，即码元，因而在接收端必须按与发送端相同的节拍进行接收，否则，会因收发节拍不一致而导致接收性能变差。
此外，为了表述消息的内容，基带信号都是按消息内容进行编组的，因此，编组的规律在收发之间也必须一致。
在数字通信中，称节拍一致为“位同步”，称编组一致为“帧同步”。
在时分复用通信体统中，为了正确地传输信息，必须在信息码流中插入一定数量的帧同步码，它可以是一组特定的码组，也可以是特定宽度的脉冲，可以集中插入，也可以分散插入。
集中式插入法也称为连贯式插入法，即在每帧数据开头集中插入特定码型的帧同步码组，这种帧同步法只适用于同步通信系统，需要位同步信号才能实现。
适合做帧同步码的特殊码组很多，对帧同步码组的要求是它们的自相关函数尽可能尖锐，便于从随机数字信息序列中识别出这些帧同步码组，从而准确定位一帧数据的起始时刻。
于这些特殊码组{x1,x2,x3,?,xn}是一个非周期序列或有限序列，在求它的自相关函数时，除了在时延j＝0的情况下，序列中的全部元素都参加相关运算外；在j≠0的情况下，序列中只有部分元素参加相关运算，其表示式为R(j)??xixi?j i?1n?j通常把这种非周期序列的自相关函数称为局部自相关函数。
对同步码组的另一个要求是识别器应该尽量简单。
目前，一种常用的帧同步码组是巴克码。
巴克码是一种非周期序列。
一个n位的巴克码组为{x1，x2，x3，?，xn}，其中xi取值为＋1或－1，它的局部自相关函数为15－1 R(j)??xixi?ji?1n?j?n???0或?1?0?j?00?j?n j?n目前已找到的所有巴克码组如表15-1所列。
表15-1 巴克码组n 2 3 4 5 7 11 13 巴克码组＋＋＋＋－＋＋＋－；＋＋－＋＋＋＋＋－＋＋＋＋――＋－＋＋＋―――＋――＋－＋＋＋＋＋――＋＋－＋－＋以七位巴克码组{＋＋＋――＋－}为例，求出它的自相关函数如下：当j＝0时R(j)??xi?17i?172i?1?1?1?1?1?1?1?7当j＝1时R(j)??xxii?1?1?1?1?1?1?1?0 按式可求出j＝2、3、4、5、6、7时的R值分别为－1、0、－1、0、－1、0；另外，再求出j为负值时的自相关函数值，两者一起画在图15-1中。
图可见，其自相关函数在j＝0时出现尖锐的单峰。
R 7 5 3 1 －7 －5 －3 －1 1 －1 移动方向图15-1 七位巴克码的自相关函数图15-2 七位巴克码识别器0 输出判决相加 3 5 7 j 01 01 01 01 01 01 01 输入码元巴克码识别器是比较容易实现的，这里也以七位巴克码为例，用7级移位寄存器、相加器和判决器就可以组成一识别器，如图15-2所示。
当输入数据的“1”存入移位寄存器时，15－2 “1”端的输出电平为＋1，而“0”端的输出电平为－1；反之，存入数据“0”时，“0”端的输出电平为＋1，“1”端的输出电平为－1。
各移位寄存器输出端的接法和巴克码的规律一致，这样识别器实际上就是对输入的巴克码进行相关运算。
当七位巴克码在图15-3中的t1时刻正好已全部进入了7级移位寄存器时，7级移位寄存器输出端都输出＋1，相加后得最大输出＋7；若判别器的判决门限电平定为＋6，那么就在七位巴克码的最后一位“0”进入识别器时，识别器输出一群同步脉冲表示一群的开头，如图15-3所示。
巴克码识别器输入 1 1 1 0 0 1 0 t1 信息码1 1 1 0 0 1 0 信息码t 一帧识别器输出t1 图15-3 识别器的输出波形帧同步系统要求建立时间很短，并且在帧同步建立后应有较强的抗干扰能力。
通常用漏同步概率P1、假同步概率P2来衡量这些性能。
这里，主要是分析集中插入法的性能。
1. 漏同步概率P1 于干扰的影响会引起同步码组中的一些码元发生错误，从而使识别器漏识别已发出的同步码组。
出现这种情况的概率就称为漏同步概率P1。
例如图15-2识别器的判决门限电平为＋6，若于干扰，七位巴克码有一位错误，这时相加输出为＋5，小于判决门限，识别器漏识别了帧同步码组；若在这种情况下，将判决门限电平降为＋4，识别器就不会漏识别，这时判决器容许七位同步码组中有一个错误码元。
现在就来计算漏同步概率。
设p为码元错误概率，n为同步码组的码元数，m为判决器容许码组中的错误码元最大数，则同步码组码元n中所有不超过m个错误码元的码组都能被识别器识别，因而，未漏概率为≈ ≈ t ?Crnp(1?p)rr?0mn?r 故得漏同步概率为rP1?1??Cnp(1?p)rr?0mn?r 2. 假同步概率P2 在消息码元中，也可能出现与所要识别的同步码组相同的码组，这时会被识别器误认为是同步码组而实现假同步。
出现这种情况的可能性就称为假同步概率P2。
因此，计算假同步概率P2就是计算信息码元中能被判为同步码组的组合数与所有可能的码组数之比。
设二进制信息码元出现“0”和“1”的概率相等，都为1/2，则该二进制15－3 码元组成n位码组的所有可能码组数为2n个，而其中能被判为同步码组的组合数显然也与m有关。
若m＝0，只有一个码组能被识别；若m＝1，即与原同步码组差一位的码组都能被识别，共有C1n个码组。
依此类推，就可求出信息码元中可被判为同步码组的组合数?Cr?0mrn，因而可得假同步概率为P2?2?n?Cr?0mrn 比较式和式可见，m增大，即判决门限电平降低时，P1减小，但P2增大，所以这两项指标是有矛盾的，判决门限的选取要兼顾两者。
在分析判决门限电平对P1和P2的影响时，讲到两者是有矛盾的。
我们希望在同步建立时要可靠，也就是假同步概率P2要小；而在同步建立以后，就要具有一定的抗干扰性能，也就是漏同步概率P1要小。
为了满足以上要求以及改善同步系统性能，帧同步电路应加有保护措施。
最常用的保护措施是将帧同步的工作划分为两种状态——捕捉态和维持态。
终端接收机非同步工作状态转入同步工作的过程，称为”捕捉态”，终端机进入同步工作后则称为“维持态”。
可把捕捉过程分成两步进行，先在信码中找到与该时刻本地帧同步码型相同的信码码位。
当找到和帧同步码型一致的信码码位后，再进行第二步，即逐帧比较下去，也就是在该时隙上按本地同步码的周期进行比较。
在比较过程中，一旦发现在收端本地同步码的相位与信码码型不同时，则重新移一个码元相位，重新从第一步开始找帧同步码位，以上两步交替进行，即可建立真正的同步。
分散式插入法也称为“间隔式插入法”，它并不是将帧同步码组集中插入数据码流中，而是常以1比特帧同步码按一定的排布规律分散地插在数据流中。
在本实验中，帧同步码是采用集中插入法集中插入到NRZ码的2～8位的。
帧同步码识别电路所能识别的帧同步码的码型设置为1110010，并且在输入的NRZ码的码速率为、10KHz、8KHz、4KHz时，才能正常提取帧同步码。
这一点请特别注意。
在信号源模块产生的NRZ码中，帧同步码是集中插入到每帧信号的2～8位的，因此只要帧同步码识别电路在码流中能识别到与设置的帧同步码相同的码组，就会输出一个一致脉冲。
在本实验中采用的是滑动窗口来检测帧同步码的，如图15-4所示。
1001011010111001001110101010(a)1001 011010111001001110101010(b)图15-4 帧同步码滑动窗口识别示意图15－4 图15-4中虚线框就是单片机U509控制的一个7位的滑动窗口，这个窗口是固定不动的，但输入的NRZ码在位同步提取电路提取出来的位同步信号的控制下，逐位向前移动，如图15-4所示，该时刻移入滑动窗口的7位码与帧同步码不同，所以帧同步码识别电路没有输出，而当该序列再右移一位所示）之后，移入滑动窗口的7位码与帧同步码完全相同，此时帧同步码识别电路才会有一致脉冲输出。
不难看出，若信息数据中含有与帧同步码完全相同的码元序列，则系统将进入错误的同步维持状态，于在这里是连续传输以24位为周期的周期信号，所以此状态将维持下去。
但在实际的信息传输中不会连续传输这种周期信号，因此连续几帧都输出假识别信号的概率极小，所以这种错误的同步维持状态存在的时间是短暂的。
在本实验中，帧同步识别器第一次识别到的与帧同步码相同的码元序列被认为一定就是正确的帧同步码而不会是与帧同步码完全相同的数据。
此后只要识别器输出一致脉冲信号，就将该信号延迟24位以后再与第一次识别到的帧同步信号比较，若相位相同，则输出正确的帧同步信号，若相位不同，则判断为假识别信号，给予滤除。
帧同步输出S504BNI/ALBSNRZ1-INI/OTP508TP假识别输出S503BN 图15-5 帧同步电路原理图五、实验步骤1．将信号源模块、同步信号提取模块小心地固定在主机箱中，确保电源接触良好。
2．插上电源线，打开主机箱右侧的交流开关，再分别按下两个模块中的开关POWER1、POWER2，对应的发光二极管LED001、LED002、D500、D501发光，按一下信号源模块的复位键，两个模块均开始工作。
3．将信号源模块输出的NRZ码设置为01110010 10101010 10101010，将信号源位同步信号的频率设置为，将同步信号提取模块的拨码开关SW501的第一位拨上，15－5 即将数字锁相环的本振频率设置为。
4．将信号源模块产生的NRZ码送入同步信号提取模块的信号输入点“NRZ1-IN”，用示波器双踪同时观察信号输出点“帧同步输出”的波形与送入的NRZ码的波形。
5．将信号源输出的NRZ码设置为01110010 10101010 01110010，用示波器双踪同时观察信号输出点“帧同步输出”与“假识别输出”的波形，比较两个波形的差异。
六、输入、输出点参考说明1．输入点参考说明NRZ1-IN：NRZ码输入点。
2．输出点参考说明帧同步输出：提取的帧同步信号输出点。
假识别输出：当数据信号中含有与帧同步码相同的码组时，假帧同步信号输出点。
3．拨码开关SW501的1、2、3、4位分别对应数字锁相环的、10KHz、8KHz、4KHz四种本振频率。
七、实验思考题1．根据实验结果，画出处于同步状态及失步状态时电路各点的波形。
2．假识别保护电路是如何使假识别信号不形成假同步信号的？3．假识别保护电路是如何保护识别器避免假识别正确的帧同步信号的？4．试设计一个后方保护电路，使识别器连续两帧有信号输出且这两个识别脉冲的时间间隔为一帧的时候，同步器失步态转为同步态。