电子科技大学2012微机原理半期试题及答案
电子科技大学《微机原理》指定教材课后参考答案
电子科技大学《微机原理》指定教材课后参考答案“微机系统原理与接口技术”第八章习题解答（部分）1. 什么叫总线和总线操作？为什么各种微型计算机系统中普遍采用总线结构？答：总线是模块与模块之间传送信息的一组公用信号线；而模块间信息传送时与总线有关的操作统称为总线操作；模块间完成一次完整信息交换的时间称为一个总线操作周期。
总线标准的建立使得各种符合标准的模块可以很方便地挂在总线上，使系统扩展和升级变得高效、简单、易行。
因此微型计算机系统中普遍采用总线结构。
2．微机总线有哪些种类？其数据传输的主要过程是什么？答：微机中目前普遍采用的总线标准包括系统内总线标准和系统外总线标准两类：系统内总线标准一般指微机主板插槽（系统扩展板）遵循的各种标准，如PC/XT总线标准、ISA 总线标准（PC/AT总线标准）、VL总线标准（VESA具备总线标准）、PCI局部总线标准等；系统外总线标准指系统互连时遵循的各种标准，多表现为微机对外的标准接口插头，有时也称为接口标准，如EIA RS-232异步串行接口标准、USB通用串行接口标准、IEEE-488通用并行接口标准等。
一个总线操作周期一般分为四个阶段，即：总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段。
在含有多个主控制器的微机系统中，这四个阶段都是必不可少的；而在仅含一个主控制器的单处理器系统中，则只需要寻址和传数两个阶段。
3．计算机系统与外部设备之间相互连接的总线称为系统外总线（通信总线）；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线）；CPU内部连接各寄存器及运算部件之间的总线称为片内总线。
4．一次总线的信息传送过程大致可以分为4个阶段，依次为总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段。
8．同步总线有哪些优点和缺点？主要用在什么场合？答：同步并行总线时序是指总线上所有信号均以同步时钟为基准，所有接在总线上的设备的信息传输也严格与同步时钟同步。
同步并行总线的优点是简单、易实现；缺点是无法兼容总线上各种不同响应速度的设备，因为同步时钟的速度必须以最慢的响应设备为准，这样总线上的高速设备将无法发挥其高速性能。
微机原理与应用期终考试卷A答案-201206
A. NMIB.单步中断C.除法错中断D. INTR
2.在数据传送指令中要注意：立即数只能作为（A）。
A.源操作数B.目的操作数
C.源操作数和目的操作数Ｄ．源操作数或目的操作数
四、简答题 (每小题5分,共25分)
1.在主存储器设计中，何为存储芯片的位扩展，何为存储芯片的字扩展？它们的作用分别是什么？
MOV AL，4
XLAT
4．编写完整的汇编源程序，实现下面函数的计算。(10分)
六、综合题（10分）
如图所示，设某8088系统用8255A控制步进电机的运行。其原理为：步进电机有A、B、C、D共4相，通过8255A，按A、AB、B、BC、C、CD、D、DA、A依次循环给脉冲，则步进电机按此旋向，依次一个一个步距角地旋转，进而使步进电机转动。
2.8086 CPU从NMI引脚产生的中断，其响应不受IF标志位的影响。
3.CPU与I/O接口间的信息一般包括状态信息、控制信息和数据信息三类
4.指令MOVAH,AL，对源操作数来说是_寄存器方式__寻址方式；指令MOV AX, [BX+60]，对源操作数来说是_寄存器相对方式__寻址方式；指令MOV AX,ES:[1600H]，对源操作数来说是_直接寻址方式___寻址方式。
（3）、它们不能与CPU直接相连
因为CPU通过总线要和多个外设打交道，而在同一个时刻CPU通常只和一个外设交换信息，就是说，一个外设不能长期和CPU相连，只有被CPU选中的外设，才接收数据总线上的数据或者将外部信息送到数据总线上。
除了上面这些原因外，外设的工作速度通常比CPU的速度低得多，而且各种外设的工作速度互不相同，这就要求接口电路对输入输出过程能起一个缓冲和联络的作用。
电子科技大学微机原理大题（含答案）
电子科技大学微机原理大题（含答案）目录第一章概述 (4)阐述摩尔定律，它有什么限制？ (4)什么是Soc？什么是IP核？它有哪几种实现形式？ (4)什么是嵌入式系统？它有哪些特点？ (4)第二章计算机系统的结构组成与工作原理 (5)说明RISC架构与CISC架构之间的区别 (5)举例说明计算机体系结构、组成和实现之间的关系 (5)试说明现代计算机系统中常用的并行技术及其效果？ (5)某时钟频率为1.25GHz、平均CPI为5的非流水线式处理器，其升级版本引入了6级流水线，但因存在诸如锁存延迟等流水线内部延迟，升级版处理器的时钟频率必须降到1GHz。
(5)简述冯.诺依曼体系结构的核心，并分析冯.诺依曼计算机存在的瓶颈？ (6)简述冯.诺依曼计算机的实质 (6)第三章微处理器体系结构及关键技术 (6)试比较计算机各体系结构的优缺点 (6)常见的流水线冒险包括哪几种？如何解决？ (7)试比较随机逻辑和微码体系结构的优缺点 (7)什么是微码体系结构？微指令的作用是什么？ (7)第四章总线技术与总线标准 (7)比较串、并行通信的特点，为什么现代计算机中有总线串行化的趋势？ (7)试比较同步、半同步、异步总线时序的优缺点 (8)RAM与CPU的连接有哪几类信号线？简述电路设计时需要考虑的几个问题？ (8)计算机系统的总线仲裁有哪几种类型？请简述串行总线仲裁。
(8) 什么是总线？微机中三总线是指？微机系统采用总线的好处是？(8)第五章存储器系统 (9)简述Cache-主存层次与主存-辅存层次的不同点。
(9)什么是高速缓存技术和虚拟存储器技术？采用它们的目的是什么？(9)什么是虚拟地址？试简述虚拟存储器的基本工作原理。
(9)什么是存储器访问的局部性原理？它有哪几种含义？ (9)试为某8位计算机系统设计一个具有8KB ROM和40KB RAM的存储器。
要求ROM用EPROM芯片2732组成，从0000H地址开始;RAM用SRAM 芯片6264组成，从4000H地址开始。
复试题-2012秋季微机原理电子科技大学
共4页 第1页电子科技大学硕士研究生入学考试复试笔试试题《微机原理与应用》试题 卷(120分钟) 考试形式：闭卷 考试日期： 2012年 9月 日一、选择题（每题2分，共30分）1. 执行两个补码数的减法时，对产生溢出的正确叙述为（ ）。
A 、结果的最高位有借位则产生溢出 B 、结果的符号位为0则产生溢出 C 、结果的符号位为1则产生溢出D 、结果与被减数的符号位相反，但与减数的符号位相同，则溢出 2. 计算机系统中软硬件在逻辑上是等效的，提高软件功能实现的比例将会（ ）。
A 、提高解题速度 B 、提高系统灵活性 C 、提高成本D 、减少所需存储容量3. 某微处理器的结构之所以称为超标量结构，是因为该微处理器（ ）。
A 、不仅能进行32位运算，也能进行64位运算B 、内部含有多条指令流水线和多个执行部件C 、数据传输速度很快，每个总线周期最高能传送4个64位数据D 、芯片内部集成的晶体管数超过100万个，功耗很大 4. RISC 执行程序的速度优于CISC 的主要原因是（ ）。
A 、RISC 的指令数较少B 、程序在RISC 上编译的目标程序较短C 、RISC 的指令平均周期数较少D 、RISC 只允许Load/Store 指令访存 5. CPU 访问I/O 设备，实际上是访问（ ）。
A 、端口B 、接口C 、总线D 、信号线6. 下面关于总线的叙述中，错误的是（ ）。
A 、总线位宽指的是总线能同时传送的最大数据位数B 、总线标准是指总线传送信息时应遵守的一些协议与规范C 、PCI 总线支持突发成组传送D 、串行总线带宽小于并行总线的带宽 7. 微码控制器的特点是（ ）。
A 、指令集设计必须和控制器设计一起同时考虑B 、控制单元的输入和输出之间的关系被视为一个内存系统C 、适合简单指令集D 、逻辑门数目达到最小化的设计8. 某显示器最高分辨率为1024×768、24位真彩，其所需的最小缓存是（ ）。
2011-2012微机原理试卷(A)参考答案
本试卷 共 5 页第 2 页2.一个异步串行发送器，发送具有8 位数据位的字符，在系统中使用一位作偶校验，2 个停止位。
若每秒钟发送100 个字符，它的波特率和位周期是多少?设数据为55H ，画出TxD 端的数据传输格式。
答：波特率=（1+8+1+2）*100/s=1200bit/s 位周期=1s/1200bit=833us 图略。
3. 段寄存器CS ＝1200H ，指令指针寄存器IP=FF00H ，此时，指令的物理地址为多少?指向这一物理地址的CS 值和IP 值是唯一的吗?试举例说明。
答：指令的物理地址=12000H+FF00H=21F00H 。
指向这一物理地址的CS 值和IP 值不是唯一的。
例如：逻辑地址CS=2100H 、IP=0F00H 同样指向21F00H 这一物理地址。
4. CPU 与 外设传递的信息有哪几方面内容?为什么必须通过接口电路? 答：CPU 与外设传递的信息有数据信息、地址信息和状态信息。
因为微机的外部设备多种多样，工作原理、驱动方式、信息格式、以及工作速度方面彼此差别很大，它们不能与CPU 直接相连，所以必须经过接口电路再与系统相连。
5． 判断正误，正确打“√”，错误打“×”，并简述错误理由。
①. ( × )在8253 的方式控制字中,有一项计数锁存操作,其作用是暂停计数器的计数。
应改为：锁存计数器的当前值到锁存器，但不影响对计数器的计数工作②. ( × ) 无论什么硬件中断，CPU 进入中断响应过程后，都要读此中断的类型码。
非屏蔽硬件中断的中断类型码固定为02H ，所以不需要读此中断的类型码。
③. ( √ )在8088系统中，整个1M 字节的存储器构成1个存储体，不分奇地址体和偶地址体。
本试卷 共 5 页第 3 页.MODEL SMALL .DATABLOCK DB1, -2, 5, 6, -57, ……; 100个带符号数 .CODE .STARTUP MOV DL, 0 LEA BX, BLOCK MOV CX, 100AGAIN: CMP BYTE PTR [BX], 0 JGE NEXT INC DL NEXT: INC BX LOOP AGAIN .EXIT END答：统计100个带符号数中负数的个数，并将统计数据存入DL 寄存器中。
资料：2012半期考试题
电子科技大学二零壹壹年至二零一贰学年第二学期“数字逻辑设计及应用”课程考题库（半期）（120分钟） 考试日期 2012年4月22日一 二 三 四 五 六 七 八 九 十 总分 评卷教师I. To fill the answers in the “( )” (2’ X 20=40) 1. [42.25 ]10 = ( )16 = ( )8 .2. The binary two ’s complement is （1011）, then its corresponding 8-bit two ’s complement is ( ), and 8-bit one ’s complement is ( ), and 8-bit signed-magnitude is ( ).3. The 8421-BCD code is （10011000）8421-BCD ，then its corresponding decimal number is ( ).4. The binary number code is （10101011）2, then its corresponding Gray code is ( ).5. If F = ∏ABC (1,3,5)，then its dual expression is =DF ∑ABC (), and the complement expressionof the function F is F ’=∑ABC ( )。
6. The range of 8-bit two ’s complement is ( ), and the range of 8-bit unsigned binary number is ( ).7. If there are 2012 different states, we need at least ( ) bits binary code to represent them.8. For the two ’s complement addition and subtraction operation, if [ A ] two’s -complement =11011011, and [ B] two’s -complement =10011111 , calculate [-A-B ] two’s -complement , [A-B ] two’s -complement , and indicate whether or not overflow occurs.[-A-B ] two’s -complement = [ ], overflow: [ ] [A-B ] two’s -complement = [ ], overflow: [ ]9. The maximum LOW-state output current I OLmax for an HC-series CMOS gate driving CMOS inputs is 0.02mA, the maximum HIGH-state output current I OHmax is -0.02mA, and the maximum input current I Imax for an HC-series CMOS input in any states is A μ1±, the DC fanout at HIGH-state is ( ).10. The unused CMOS NAND gate inputs should be tied to logic ( ).11. The following logic diagram Fig.1 implements a function of 3-variable with a 74x138. The logic function can be expressed as F (A,B,C) =∏A,B,C ( ).Fig.112. The CMOS circuit is shown in Fig.2. Write the function of the circuit. ( )Fig.2II. There is only one correct answer in the following questions.(3’ X 10=30)1. What is the correct 2’s -complement representation of the decimal number -325?（ ） A) 1010111011 B) 1101000101 C) 1011010011 D) 10101001102. A 20-to-1 multiplexer need ( ) selection control inputs at least.A) 4B) 5C) 6D) 203. In the 8-radix number system, the result of operation 721/20 is: ( )A) 36.05B) 35.04C) 35.05D) 36.044. What is the duality logic function of the logic function: F = ∑ABC (0,3,5,7)（ ）A),,(1,2,4,6)A B C ∑ B),,(0,2,4,7)A B C ∑ C),,(0,2,4,7)A B C ∏D),,(1,2,4,6)A B C ∏5. The inputs waveform A,B,C and output waveform F of a combinational circuit are shown as Fig.3. The canonical product-of-sums expression of this circuit is （ ）A) (),,2,3,5,7A B C∑B)(),,0,2,4,6A B C∑C) ,,(1,2,4,7)A B C ∏ D),,(0,3,5,6)A B C ∏Fig.36. For each of the following logic expressions, ( ) is the hazard-free circuit.A) F=A’·B + A·C + B’·C B ) F=A’·B + A·C + B·C C) F=(A+B)·(B’+C)·(C+D) D) F=(A+B’)·(B+C)·(C’+D) 7. For the logic function )''()''(),,,(C B D C AB D C B A F '++=， the corresponding minimal sum is （ ）.A) A’+B+C’D’ B ) (A’+B+C’)(A’+B+D’) C) A’+B+B’C’D’ D ) A’+B+AC’D’8. The INVERTER and AND-OR-INVERTER circuits are shown as Fig.4 (a), (b) respectively, which conclusion below is correct? ( )A) The delay between input and output of (a) circuit is much less than (b) circuit. B) The delay between input and output of (a) circuit is much greater than (b) circuit. C) The delay between input and output of (a) circuit is about same as (b) circuit. D) The delay relationship between circuit (a) and (b) is uncertainty.Fig.4 (a)Fig.4 (b)9. The circuit shown in Fig.5 realize a logic functin F about input variable W, X, Y . Then, the Fis:( )A) F=,,,(0,1,3,7,9,13,14)w x y z ∑B) F=,,,(0,2,5,7,9,13,14)w x y z ∑C) F=,,,(0,1,3,7,8,12,15)w x y z ∑D) F=,,,(1,2,5,7,9,12,15)w x y zFig.510. Which of the following statements are NOT correct about logic function? ( )A) There are multi-expressions of a logic function ’s minimal sum. B) The canonical sum of a circuit is a sum of minterms.C) Any logic function can be expressed using a sum of minterms or a product of maxterms. D) A sum of prime implicants must be the logic function ’s minimal sum. III. Combinational Circuit Analysis And Design: [30’]1.Write the truth table and the logic function performed by the CMOS circuit in Figure 6. (7’)Fig.62.Simplify the following logic function into the minimal sum expression using Karnaugh map.F(A,B,C,D)= ∑m(0,1,2,4,5,9)+ ∑d(7,8,10,11,12,13) (8’)3.Analyze the following circuit in Fig.7, write the logic expression F(A,B,C).(7’)S A B Z 0 0 0 0 0 10 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 112-to-4decoder Y0Y1Y2Y3G I0I1Y0Y1Y2Y3GI0I1EN A B C D0D1D2D3D4D5D6D7Y AB CFC B AMUXFig.74. Design a code converter circuit that maps 4-bit 2421 cord word to 4-bit 8421 cord word. (8’)(a) Use NAND gates.(b) Use one 74x157 multiplexer and some gates00000001001000110100010101100111100010010000000100100011010010111100110111101111123456789BCD(8421)242100000001001000110100010101100111100010010000000100100011010010111100110111101111D 3D 2D 1D 0I 3I 2I 1I 0Truth Table for a 74x157G_L S 1Y 2Y 3Y 4Y 1 X 0 00 10 0 0 0 1A 2A 3A 4A 1B 2B 3B 4BTruth table:。
电子科大微机原理(新教材)1-4章习题答案
“微处理器系统原理与嵌入式系统设计”第一章习题解答1.1 什么是程序存储式计算机？程序存储式计算机指采用存储程序原理工作的计算机。
存储程序原理又称“冯·诺依曼原理”，其核心思想包括：●程序由指令组成，并和数据一起存放在存储器中；●计算机启动后，能自动地按照程序指令的逻辑顺序逐条把指令从存储器中读出来，自动完成由程序所描述的处理工作。
1.2 通用计算机的几个主要部件是什么？●主机（CPU、主板、内存）；●外设（硬盘/光驱、显示器/显卡、键盘/鼠标、声卡/音箱）；1.3 以集成电路级别而言，计算机系统的三个主要组成部分是什么？中央处理器、存储器芯片、总线接口芯片1.4 阐述摩尔定律。
每18个月，芯片的晶体管密度提高一倍，运算性能提高一倍，而价格下降一半。
1.5 讨论：摩尔定律有什么限制，可以使用哪些方式克服这些限制？摩尔定律还会持续多久？在摩尔定律之后电路将如何演化？摩尔定律不能逾越的四个鸿沟：基本大小的限制、散热、电流泄露、热噪。
具体问题如：晶体管体积继续缩小的物理极限，高主频导致的高温……解决办法：采用纳米材料、变相材料等取代硅、光学互联、3D、加速器技术、多内核……（为了降低功耗与制造成本，深度集成仍是目前半导体行业努力的方向，但这不可能永无止，因为工艺再先进也不可能将半导体做的比原子更小。
用作绝缘材料的二氧化硅，已逼近极限，如继续缩小将导致漏电、散热等物理瓶颈，数量集成趋势终有终结的一天。
一旦芯片上线条宽度达到纳米数量级时，相当于只有几个分子的大小，这种情况下材料的物理、化学性能将发生质的变化，致使采用现行工艺的半导体器件不能正常工作，摩尔定律也就要走到它的尽头了。
业界专家预计，芯片性能的增长速度将在今后几年趋缓，一般认为摩尔定律能再适用10年左右，其制约的因素一是技术，二是经济。
）1.6 试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与相互影响。
计算机系统结构主要是指程序员关心的计算机概念结构与功能特性，而计算机组成原理则偏重从硬件角度关注物理机器的组织，更底层的器件技术和微组装技术则称为计算机实现。
2011-2012A(闭卷答案)
2011—2012年《微机原理A (闭卷)》参考答案和评分标准一、填空题（每空1分，共20分）1.10111101B、189H或000110001001BCD2. -113或-1110001B3. 3BH4. 1 , 05. CS ， IP6.16 、20 、1M或220、 64K或65536或2167.当前正在使用的程序和数据8.程序控制方式、中断方式和DMA方式9.00024H10. 8 ， 2211. 0 ，1二、简答题（共37分）1.条件传送接口电路中至少应包括什么端口？并简述条件传送的工作过程。
（3分）答：（1）至少包括状态端口和数据端口。
（2分）（2）条件传送工作过程：先读取状态端口的信息，检测是否准备好交换数据，若已准备好，则与数据端口进行数据交换；否则继续读取状态端口，直到数据准备好。
（1分）2. 画出微型计算机的组成框图，并简述各部分功能。
（4分）答：组成框图如下图所示：（2分）各部分功能：（1） 微处理器为微型计算机的核心，主要完成取指令、指令译码、简单的算术逻辑运算及程序控制等。
（0.5分）（2）存储器主要用来存储程序和数据。
（0.5分） （3）I/O 接口用于外设与CPU 之间的信息协调。
（0.5分） （4） 总线是CPU 与存储器和I/O 接口之间传送数据信息、地址信息和控制信息的通道。
（0.5分）3.画图说明下列语句所分配的存储空间及初始化的数据值。
（3分）BUF DW 2 DUP(1),-1,‘AB ’答：4.~1270H:0100H ，SS=1270H ，SP=0052H ，问：（1）栈顶的逻辑地址是多少？（2）栈底的物理地址是多少？（3）若压入数据1234H ，数据在内存中如何存放？此时SP 的值是多少？（4分）答：（1）栈顶的逻辑地址为：1270H ：0052H （1分）（2）栈底的物理地址为：12800H （1分）（3）内存存放形式如下图所示： （1分）SP=0050H （1分）1270H ：0050H 1270H ：0051H1分 1分 1分5.已知DS=3000H，在物理地址为34780H的内存单元中存放有字节数据20H，要求采用3种不同的寻址方式将该字节数据送入寄存器AL中，试写出寻址方式的名称及相应的程序片段。
2011-2012微机原理试卷,祝大家考好
东南大学考试卷（A卷）(E) JMP NEAR PTR [SI+3000] (F) JMP 2000:3000H5. 下列8086/8088指令中语法错误的是______。
(A)ADD [BX]，30H (B) PUSH CS(C)MOV AX，CS:[8000H] (D) ADD BL，[BX+DI]10H(E) INT 265 (F) CALL FAR PTR CS:[8000H]6. 在汇编语言程序中，对END语句的叙述正确的是______________。
(A) END语句是一可执行语句(B) END语句执行与HALT指令相同的功能(C) END语句表示源程序到此结束(D)END语句在汇编后要产生机器码7. 27C256是32KB的8位EPROM，当用两片构成16位存储器时，高8位27C256的地址A0应该______，低8位27C256的地址A0应该___________。
A、直接连接CPU的A0，也直接连接CPU的A0B、通过反相器连接CPU的A0，也通过反相器连接CPU的A0C、直接连接CPU的A0，通过反相器连接 CPU的A0D、通过反相器连接CPU的A0，直接连接CPU的A08．8086/8088处理系统中，常用程序方法、中断和DMA实现输入输出，其中采用输入输出指令对硬件进行操作主要通过______周期实现。
A．I/O读或I/O写总线B．存储器读或写总线C．中断响应 D．总线响应9. 在外部中断的处理过程中，8086/8088处理器通过可编程中断控制器8259A 响应中断时需完成的________次总线读操作才能转向执行中断服务程序。
(A) 1 (B)2 (C)3 (D)610. 每片8237DMA控制器可以支持4个独立的通道，还可以级联工作，如用两片8237级联最多可以实现____个通道的存储器与I/O之间的DMA数据交换。
(A) 5 (B)6 (C) 7 (D) 811. 异步串行数据传输中停止位数一般可以是1位，1.5位或2位，停止位的作用是______。
2011-2012微机原理试卷(A)
本试卷 共 5 页第 2 页2.一个异步串行发送器，发送具有8 位数据位的字符，在系统中使用一位作偶校验，2 个停止位。
若每秒钟发送100 个字符，它的波特率和位周期是多少?设数据为55H ，画出TxD 端的数据传输格式。
3. 段寄存器CS ＝1200H ，指令指针寄存器IP=FF00H ，此时，指令的物理地址为多少?指向这一物理地址的CS 值和IP 值是唯一的吗?试举例说明。
4. CPU 与 外设传递的信息有哪几方面内容?为什么必须通过接口电路?5． 判断正误，正确打“√”，错误打“×”，并简述错误理由。
①. ( ) 在8253 的方式控制字中，有一项计数锁存操作，其作用是暂停计数器的计数。
②. ( ) 无论什么硬件中断，CPU 进入中断响应过程后，都要读此中断的类型码。
③. ( )在8088系统中，整个1M 字节的存储器构成1个存储体，不分奇地址体和偶地址体。
本试卷 共 5 页第 3 页.MODEL SMALL .DATABLOCK DB1, -2, 5, 6, -57, ……; 100个带符号数 .CODE .STARTUP MOV DL, 0 LEA BX, BLOCK MOV CX, 100AGAIN: CMP BYTE PTR [BX], 0 JGE NEXT INC DL NEXT: INC BX LOOP AGAIN .EXIT END2． MOV CL ，4MOV AX ，[2000H] SHL AL ，CL SHR AX ，C MOV [2000H]，AX试问：(1)若程序执行前，数据段内(2000H)=09H ，(2001H)=03H ，则执行后有(2000H)=__________，(2分) (2001H)=_____________。
(2分)(2) 本程序段的功能___________________________________________。
(2分)3. 下列程序段实现从键盘输入一系列字符，并以“$”为结束符，然后对其中的非数字字符进行计数，并显示结果。
电子科技大学微机原理2012-2013期末A卷及答案
………密………封………线………以………内………答………题………无………效……电子科技大学2012-2013学年第 1 学期期 末 考试 A 卷课程名称：微处理器系统结构与嵌入式系统设计 考试形式：一本书开卷 考试日期：2013年1月16日 考试时长：120分钟平行班课程成绩构成：平时 10 %， 期中 15 %， 实验 15 %， 期末 60 % 英才班课程成绩构成：平时 30 %， 期中 0 %， 实验 20 %， 期末 50 % 本试卷试题由 3 部分构成，共 4 页。
注意：请将第一、二题答案填入指定位置。
一、单选题答案（共30分，共30空，每空1分）二、填空题答案（共28分，共28空，每空1分）1. ① 存储器 ② I/O 端口 （可交换顺序）2. ① 一条机器指令由一段微程序来解释执行3. ① 指令 ② 总线4. ① IRQ ② FIQ （可交换顺序）5. ① 1.78 ② 44.94 ③ 2.886. ① 1100 0011 0000 1010 ② 1010 0010 1001 1010 ③ 1 ④ 1 ⑤ 1 ⑥ 0 （说明：该题评阅时按上述答案给分，但实际ARM 是32位CPU ，基本没有同学考虑到）7. ① 非流水线执行时间相对流水线执行时间之比8. ① 一段时间内，计算机工作时所需的指令和数据总是集中存放在临近地址的存储单元 9. ① 复位 ② 电源 ③ 时钟 ④ 存储系统 ⑤ 调试接口 （可交换顺序） 10. ① 异常 （或中断） 11. ① BIC ② ORR12. ① =ULCON0(或=0x50000000) ② #0x2B （或#0xAB ）………密………封………线………以………内………答………题………无………效……一、单选题（共30分，共30空，每空1分）1.以下常用总线标准中，不属于片内总线的是（）。
A、Core ConnectB、AMBAC、AvalonD、SATA2.计算机系统中，以下不属于“异常”的是（）。
电子科技大学微机原理选择填空题(含答案)
微机复习题与考点1.CPU子系统包括：运算器、控制器、寄存器（注意不是存储器！）2.若流水线分为6段，每段拍长均为200ps，运行一个有100000条指令的程序，则其延时为__1.2ns__,加速比为_6__、最大吞吐量为__5 GIPS_（不是实际吞吐量！）。
3.CPU响应中断时保护“现场”和“断点”的目的是为了使中断正常返回，这里的“现场”指中断发生前各寄存器的值，“断点”指中断返回地址。
4.超标量结构:微处理器内部含有多条指令流水线和多个执行部件。
5.RISC执行程序的速度优于CISC的主要原因是：RISC的指令平均周期数较少。
6.四级存储器：寄存器、Cache、主存、辅存。
7.微处理器内部CPSR的主要作用：产生影响或控制某些后续指令所需的标志。
8.微码控制器的特点：控制单元的输入和输出之间的关系被视为一个内存单元。
9.Flash:写入速度类似于RAM,掉电后存储内容又不丢失的存储器。
10.CPI(Cycles Per Instruction):执行每条指令的平均周期数。
11.MIPS:每秒百万条指令，即处理器带宽，是衡量CPU运行速度的单位。
MIPS=f(MHz)/CPI。
12.执行时间T(s)：（IC * CPI）/f(Hz)13.Bootloader:完成硬件初始化和加载操作系统。
14.设某CPU中一条指令执行过程分为“取指”，“分析”，和“执行”三个阶段，每一段执行时间分别为t、t和2t，则按照顺序方式连续执行n条指令需要时间为__4nt___,若忽略延迟的影响，则采用上述三级流水线时需要的时间为___2(n+1)t_（当n很大时，约为2nt）__,该流水线的加速比为2nn+1（当n很大时，约为2）。
15.流水线性能指标：实际吞吐量 = N/T流水，加速比 =T非流T流水。
16.总线仲裁：合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。
17.按照ATPCS的规定,ARM系统中子程序的调用可以利用R0~R3 四个寄存器来传递参数，更多的参数传递可利用堆栈来传递。
2012年期中试卷答案
………密………封………线………以………内………答………题………无………效……电子科技大学20 -20 学年第 学期期 考试 卷课程名称：_________ 考试形式： 考试日期： 20 年 月 日 考试时长：____分钟 课程成绩构成：平时 %， 期中 %， 实验 %， 期末 % 本试卷试题由_____部分构成，共_____页。
（ d << λ ）。
2、图1所示电路中，u s =10V ，R 1=2Ω，R 2=4Ω，R 3=3Ω，R 4=3Ω，电流i =（ 0 ）A 。
u s+图13、集总参数电路中，a 、b 、c 、d 为一闭合结点序列，其中u ab =2V ，u bc =-8V ，u cd =7V ； 请问u ad =（ 1 ）V 。
4、线性非时变电阻特性曲线为u -i 平面上通过原点的（ 直线 ）。
5、对于具有b 条支路和n 个结点的连通电路，有（ b -n +1 ）个线性无关的KVL 方程。
6、电压随时间周期性变化且平均值为零的时变电压源，称为（ 交流电压源 ）。
7、由线性电阻构成的电阻单口网络，就端口特性而言，等效为一个（ 线性电阻 ）。
8、叠加定理适用于条件是：（ 有惟一解的线性电路 ）。
9、输出电阻R o 大于零的任何含源线性电阻单口网络，向可变电阻负载传输最大功率的条件是： （ L o =R R ）。
………密………封………线………以………内………答………题………无………效……10、按图2所示电压和电流的参考方向，理想变压器的电压电流关系为：（1221u nu i ni =-= ）。
i i图211、理想变压器的吸收功率为（ 0 ）W 。
12、电路如图3所示，求电流源i s 发出的功率为：（ 72W ）W 。
Ωi s图313、电路如图4所示，3Ω电阻两端电压u 1=（ -6V ）V 。
+6Ω18V图414、电路如图5所示，已知α=2，ab 端口等效电阻为（ 15Ω ）Ω 。
电子科大微机原理期末考试
电子科技大学二零零四至二零零五学年第二学期《微机系统原理与接口技术》课程考试题题号一二三四五六七总分满分15 15 10 24 6 11 19 100 得分评卷教师一、填空题（每空1分，共15分）1．PC/XT微机开机后，第一条执行的指令存放地址为（）。
2．当运算结果为0时，状态标志ZF的值为（）。
3．8086的INTR端输入一个（）电平时，可屏蔽中断获得了中断请求。
4．32位逻辑地址5890H：3200H表示的实际地址值是（）。
5．若CPU的地址总线宽度为N ，则可寻址（）个存储器单元。
6．ISA总线的AEN信号线为低电平时，表示由（）控制地址总线和读/写命令线。
7．8086从I/O端口地址20H输入字节数据的指令是（）。
8．当INT 21H中断的功能号为02H时，它的入口参数送寄存器（）。
9．响应可屏蔽中断INTR的条件是控制标志IF=（）。
10. 若8086的外部中断INTR、NMI同时有中断请求，应先响应（）。
11．PC系统中，在可屏蔽中断的第（）个INTA响应周期传送中断类型码。
12．串行通信协议分为串行异步通信协议和（）。
13．二片可编程中断控制器8259主从连接时最多可供（）个中断源。
14．DAC0832有三种工作方式，即直通方式、（）方式和双缓冲方式。
15．在串行异步通信时，发送端和接收端的波特率设置应（）。
二、单选题（每题1分，共15分）1．计算机中数据总线驱动电路使用的基本逻辑单元是（）。
A：非门B：三态门C：触发器D：译码器2．MIPS用来描述计算机的运算速度，含义是（）。
A：每秒处理百万个字符B：每分钟处理百万个字符C：每秒执行百万条指令D：每分钟执行百万条指令3．执行指令IRET后弹出堆栈的寄存器先后顺序为（）。
A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS4．微机系统中，主机与硬盘的数据交换用（）方式。
A：中断控制B：DMA控制C：查询控制D：无条件程序控制5．CPU对存储器访问时，地址线和数据线的有效时间关系为（）。
电子科技大学微机原理与接口技术试题库(含答案)
电子科技大学微机原理与接口技术试题库一、问答题1、下列字符表示成相应的ASCII码是多少？（1）换行0AH （2）字母“Q”51H（3）空格20H2、下列各机器数所表示数的范围是多少？（1）8位二进制无符号定点整数；0~255（2）8位二进制无符号定点小数；0.996094（3）16位二进制无符号定点整数；0~65535（4）用补码表示的16位二进制有符号整数；-32768~327673、(111)X=273，基数X=？164、有一个二进制小数X=0.X1X2X3X4X5X6(1)若使X≥1/2，则X1……X6应满足什么条件? X1=1若使X＞1/8，则X1……X6应满足什么条件？X1∨X2 ∨X3=1(2)5、有两个二进制数X=01101010，Y=10001100，试比较它们的大小。
（1）X和Y两个数均为无符号数；X＞Y（2）X和Y两个数均为有符号的补码数。
X<Y二、填空题1、对于R进制数来说，其基数（能使用的数字符号个数）是R个，能使用的最小数字符号是0 。
1、2、十进制数72转换成八进制数是110Q。
3、与十进制数67等值的十六进制数是43H 。
1、4、二进制数101.011转换成十进制数是 5.375。
2、5、十六进制数0E12转换成二进制数是110000010010B。
三、选择题1、在计算机内部，一切信息的存取、处理和传送都是以 D 形式进行的。
A）EBCDIC码B）ASCII码C）十六进制编码D）二进制编码2、与十进制数56等值的二进制数是 A 。
A）111000 B）111001 C）101111 D）1101103、十进制数59转换成八进制数是 A 。
A）73Q B）37Q C）59Q D）112Q4、与十进制数58.75等值的十六进制数是 B 。
A）A3.CH B)3A.CH C)3A.23H D)C.3AH5、二进制数1101.01转换成十进制数是 C 。
A）17.256 B)13.5 C)13.25 D)17.56、二进制数111010.11转换成十六进制数是 B 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
10. 某 CRT 显示器的分辨率为 1024×1024 像素，每个像素的颜色数为 256，则其刷新存储器的容量至
少是
1
MB。
注：
颜色数为 256 色即颜色位数为 8bit。
进行 2D 应用时占用显存容量=水平分辨率×垂直分辨率×颜色位数 /8bit=1024x1024x8bit/8bit=1048576byte=1MB。
37. 存储器内容不会因电源的关闭而消失的存储器类型是（D）。
A、DRAM
B、SRAM
C、SDRAM
D、EEROM
38. 在主机与外围设备进行数据交换时，为解决两者之间的同步与协调、数据格式转换等问题，必须 要引入（C）。
A、数据缓冲器 B、I／O 总线 C、I/O 接口
D、串/并转换器
39. 除了 I/O 设备本身的性能外，影响嵌入式系统 I/O 数据传输速度的主要因素是：（D）。
A.执行完当前指令之后响应中断
B.停止执行当前指令
C.中断执行当前指令
D.放弃执行当前指令
26. 下列关于闪速存储器（Flash Memory）说法错误的是（B）。
A．抗震能力比硬盘强
B．掉电以后信息消失
C．可以整块芯片电擦除和部分电擦除
D．可反复使用
27. 下面关于总线的叙述中，错误的是（D）。
A、总线位宽指的是单位时间内能同时传送的最大数据位数
C、寄存器，Cache，主存储器，辅存 D、寄存器，主存储器，Cache，辅存
33. 分页管理存储系统中，通过地址映射表来完成虚拟地址到物理地址转换的部件是：（C）。
A、寄存器
B、ALU
C、MMU
D、.接口
34. 为了提高系统总线的驱动能力可采用（ B ）
A、采样保持器
B、三态缓冲器
C、地址译码器
D、多路转换器
A、立即寻址 B、寄存器移位寻址 C、寄存器间接寻址 D、寄存器直接寻址
7. 程序计数器 PC 通常用于存放：（D）
A、数据
B、指令 C、正在执行的指令地址
D、待取指的指令地址
8. 若要使寄存器 A 中的低 4 位不变，高 4 位清零，使用指令：（B） （OR：或运算 ，AND 与运算）。
A、OR A,0F0H
2. ① 每秒百万条指令 ② 指令的平均执行周期数
3. ① 系统级并行技术 ② 指令级并行技术 ③ 线程级并行技术 ④ 电路级并行技术 （可交换顺序）
4.
机器语言
5. ① 程序控制 ②中断控制 ③I/O 处理机 ④ DMA ⑤ DMA（或 I/O 处理机） （前 4 空可交换顺序）
6.
2k * 9 bit （或 211*9 bit）
A0-A10
CS
D0-D8
RD
VCC
WR
GND
7. 设某 32 位总线时钟频率为 66MHz，若每 3 个时钟周期完成一次数据传送，则总线带宽为 88 MByte/s。
8. 若处理器采用 统一编址 （或 存储器映象编址） 方式对 I/O 端口进行编址，则不需要开发专门的 I/O 指令集。
9. 总线仲裁的目的是合理地控制和管理系统中主设备的总线请求，以避免总线冲突 。
B、总线标准是指总线传送信息时应遵守的一些协议与规范
C、PCI 总线支持突发成组传送
D、串行总线带宽小于并行总线的带宽
28. 下列各项中，不是同步总线协定特点的是( D )。
A、不需要应答信号
B、各部件的存取时间比较接近
C、总线长度较短
D、总线周期长度可变
29. 计算机系统中，中断向量通常是指（B）。
A、实现存储程序和程序控制
B、缩短指令长度，扩大寻址空间，提高编程灵活性
C、可以直接访问外存
D、提供扩展操作码的可能并降低指令译码难度
24. 动态 RAM 的特点是：（B）
A．速度高于静态 RAM
B．集成度高于静态 RAM
C．一般用作高速缓存 Cache
D．不需要刷新电路
25. 当 CPU 响应中断时，通常对正在执行的指令的处理方法是（A）。
A、指令编码不等长
B、寻址方式多
C、不能访问存储器
D、运算类指令只使用寄存器
12. 以下主存设计中属于计算机系统结构考虑的是：（C）
A、采用 MOS 还是 TTL
B、采用单体还是多体交叉
C、容量和编址方式
D、工作时钟频率
13. 冯·诺依曼计算机的基本特点是：（A）。
A、单指令单数据流 B、多指令单数据流 C、单指令多数据流 D、多指令多数据流
12. ① 16
②
8
③
2
13. ① 程序员角度看到的计算机结构 ② 计算机各部件的逻辑结构及连接方式 ③ 体系结构
14.
先入先出
一、单项选择题（每空 1 分，共 40 分）
1. 8 位二进制补码操作数“10010011”等值扩展为 16 位后，其机器数为：（D）
A、0111111110010011
B、0000000010010011
16. 通常所说的 32 位机指的是：（B）
A、地址总线是 32 位的
B、数据总线是 32 位的
C、控制总线是 32 位的
D、I/O 口线是 32 位的
17. 指令之间存在的相关性可能会引起流水线的停顿，从而影响流水线的性能和效率。下列不属于指 令相关的为：（C）
A、数据相关
B、结构相关
C、名字相关
B、AND A,0FH
C、OR A,0FH
D、AND A,0F0H
9. 微程序控制器中，机器指令与微指令的关系是：（B）
A、每一条机器指令由一条微指令来执行
B、每一条机器指令由一段微指令编写的微程序来解释执行
C、每一条机器指令组成的程序可由一条微指令来执行
D、一条微指令由若干条机器指令组成
第 2 页 共 8页
A、端口
B、接口
C、总线
D、信号线
31. 微处理器地址总线宽度为 32 位，则其内部数据总线的宽度（D）。
A、16 位
B、32 位
C、64 位
D、与地址总线没有必然联系
32. 计算机系统中的四级存储器，其存取速度从高到低的顺序是（C）。
A、主存储器，Cache，寄存器，辅存 B、快存，主存储器，寄存器，辅存
A、Cache 性能 B、CPU 字长 C、主存容量 D、总线传输速率
40. 16*4 位的 ROM 芯片，需要多少个地址输入端：（C）。
A、2
B、3
C、4
D、8
二 填空题（共 30 分，每空 1 分）
1. 通常一个 SOC 应该包括可编程处理器、 片上存储器 、和 硬件加速功能单元 (或 I/O 接口) 等 部件。此外，SOC 作为一个系统，需要直接与外界打交道，因而一般还包含模拟部件及数模混合部件。
7.
88
8.
统一编址 （或 存储器映象编址）
9.
合理地控制和管理系统中主设备的总线请求，以避免总线冲突
10.
1
第 1 页 共 8页
学院
姓名
学号
任课老师
考场教室__________选课号/座位号
………密………封………线………以………内………答………题………无………效……
11. ① 线选法 ② 部分译码法 ③ 全译码法 （可交换顺序）
行技术和电路级并行技术。
4. 计算机系统中可以有多种编程语言，但硬件能够直接识别和执行的只有机器语言。
5. 目前计算机采用的输入输出信息传输方式主要有 程序控制 、中断控制、 I/O 处理机和
DMA ，无需 CPU 执行指令的方式是 DMA（或 I/O 处理机）
。
6. 下图所示半导体存储芯片的容量为 2k * 9 bit （或 211*9 bit） 。
C、1000000010010011
D、1111111110010011
2. 下列无符号数中最大的数是：（C）
A、（03F5）16
B．（100,0001,0101）2 C、（2590）10
D．（1764）8
3. 无符号二进制数右移一位，则数值：（B）
A、增大一倍
B、减小一倍
C、增大 10 倍 D、不变
DCBABCDBBBDCABCBC D D D
21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 DDBBABDDBADCCBCAD C D C
得分 二、 填空题答案（共 30 分，共 30 空，每空 1 分）
1. ① 可编程处理器 ② 片上存储器 ③ 硬件加速功能单元 (或 I/O 接口) （可交换顺序）
4. 计算机系统的主要组成部件应包括：（A）
A、微处理器、存储器和 I/O
B、微处理器、运算器和存储器
C、控制器、运算器和寄存器 D、微处理器、运算器和寄存器
5. 计算机通常用 MB（兆字节）作为主存容量的计量单位，这里 1MB 等于（B）字节。
A、210
B、220
C、230
D、106
6. 某个寄存器中存放的数值为操作数的存储单元地址，这种寻址方式称为：（C）
本试卷试题由 3 部分构成，共 7 页。
题号 一
二 三（1） 三（2） 三（3）
三（4） 三（5）
得分
注意：请将第一、二题答案填入指定位置。
得分
一、 单选题答案（共 40 分，共 40 题，每题 1 分）
合计
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
D、控制相关
18. 对于 RISC 机设计应遵循的原则，下列说法不正确的是：（D）