集成电路封装课件

合集下载

集成电路芯片封装技术培训课程(ppt-35页)全

集成电路芯片封装技术培训课程(ppt-35页)全

微电子技术发展对封装的要求
四、高密度化和高引脚数
高密度和高I/O数造成单边引脚间距缩短、封装难
度加大:焊接时产生短路、引脚稳定性差
解决途径:
采用BGA技术和TCP(载带)技术
成本高、难以进行外观检查等。
微电子技术发展对封装的要求
五、适应恶劣环境
密封材料分解造成IC芯片键合结合处开裂、断路
解决办法:寻找密封替代材料
Ceramic
Ceramic or
Thin Film on Ceramic
Thin Film on PWB
PWB-D
•Integration to
BEOL
•Integration in
Package level
PWB-Microation at
System level
1、电源分配:传递电能-配给合理、减少电压损耗
2、信号分配:减少信号延迟和串扰、缩短传递线路
3、提供散热途径:散热材料与散热方式选择
4、机械支撑:结构保护与支持
5、环境保护:抵抗外界恶劣环境(例:军工产品)
确定封装要求的影响因素
成本
外形与结构
产品可靠性
性能
类比:人体器官的构成与实现
微电子封装技术的技术层次
芯片,但两类芯片的可靠性和成本不同。
封装材料
芯片封装所采用的材料主要包括金属、陶瓷、
高分子聚合物材料等。
问题:如何进行材料选择?
依据材料的电热性质、热-机械可靠性、技术和
工艺成熟度、材料成本和供应等因素。
表1.2-表1.4
封装材料性能参数
介电系数:表征材料绝缘程度的比例常数,相对值,通常介
电系数大于1的材料通常认为是绝缘材料。

集成电路的封装工艺与技术.pptx

集成电路的封装工艺与技术.pptx
这样在相同体积下,内存条可以 装入C更SP多封的装芯更片薄,,从大而大增提大高单了条内容存量芯。 片在长时间运行后的可靠性,芯片速 度也随之得到大幅度的提高。CSP的存 取时间比BGA改善15%-20%。
THANKS
For your time and attention
第22页/共23页
感谢您的观看。
第14页/共23页
注塑、激光打字
EOL工艺流程
注塑 激光打字 高温固化 电镀、退火 成型、光检
第15页/共23页
Байду номын сангаас
高温固化
固化的作用为在注塑后保护IC内部结构,消除内部应力。
固化温度:175+/-5°C;固化时间:8小时
EOL工艺流程
注塑 激光打字 高温固化 电镀、退火 成型、光检
第16页/共23页
• 缺点:热膨胀系数和介电常数比硅高,且 热导率较低,限制其在高频、高功率封装 领域的应用
• SiC
• 优点:热导率很高,热膨胀系数较低,电 绝缘性能好,强度高。
• 缺点:介电常数太高,只能用于低频封装
• AlN
• 优点:电性能和热性能优良,可用于高功 率、大尺寸封装
• 缺点:制备工艺复杂,成本高昂
电镀、退火
EOL工艺流程
注塑 激光打字 高温固化 电镀、退火 成型、光检
第17页/共23页
成型、光检
将一条片的引脚框架切割成单独的单元。
封装技术
• TSOP • BGA • CSP
第18页/共23页
TSOP 封装技术
衡量芯片封装技术先进与否的重 要指标是芯片面积与封装面积之比, 这个比值越接近1越好。
光检
电镀退火
注塑

集成电路封装技术课件(PPT 122页)

集成电路封装技术课件(PPT 122页)

第二章 封装工艺流程
• (2)影响打线键合可靠度因素
封胶和粘贴材料 与线材的反应
金属间化合物的形成
可靠度因素
可靠度常用拉力试验 和键合点的剪切试验 测试检查
第二章 封装工艺流程
• 2.4.2 载带自动键合技术
第二章 封装工艺流程
过去,TAB技术不受重视的原因: • (1)TAB技术初始投资大; • (2)开始时TAB工艺设备不易买到,而传统的引线工艺已
第二章 封装工艺流程
• 2.4.1 打线键合技术
打线键合技术
超声波键合(Ultrasonic Bonding ,U/S bonding)
热压键合(Thermocompression Bonding T/C bonding) 热超声波键合(Thermosonic Bonding,T/S bonding)
• (1)对高速电路来说,常规的引线使用圆形导线,而且引线 较长,往往引线中高频电流的趋肤效应使电感增加,造成信号 传递延迟和畸变,这是十分不利的。TAB技术采用矩形截面的 引线,因而电感小,这是它的优点。
• (2)传统引线工艺要求键合面积4mil2,而TAB工艺的内引线 键合面积仅为2mil2这样就可以增加I/O密度,适应超级计算机 与微处理器的更新换代。
• (3)TAB技术中使用铜线而不使用铝线,从而改善器件的热耗 散性能。
• (4)在芯片最终封装前可进行预测试和通电老化。这样可剔 除坏芯片,不使它流入下一道工序,从而节省了成本,提高了 可靠性。
• (5)TAB工艺中引线的键合平面低,使器件薄化。
第二章 封装工艺流程
• 2.4.2 载带自动键合技术
硅片背面减技术主要有:
磨削、研磨、化学抛光
干式抛光、电化学腐蚀、湿法腐蚀

集成电路芯片封装二ppt正式完整版

集成电路芯片封装二ppt正式完整版

➢典型的薄膜电路
典型的薄膜电路由淀积在基板上的三层材料组成: 底层材料:电阻材料+基板粘结 中层材料:扩散阻挡+导体-电阻粘结 顶层材料:导电层
➢典型的薄膜生长工艺 薄膜工艺通常采用物理气相淀积制备薄膜。
电镀
直流溅射 射频溅射 磁控溅射
1、溅射淀积薄膜
利用辉光放电效应产生的高能粒子(等离子体中的离 子),对高纯度被溅射物质电极(靶材)进行轰击。等离 子体中离子动量转移给待溅射物质粒子后淀积在基板上。
➢丝网印刷基本步骤
刮 丝网定位
板 浆 料
钢 网
基板
填料
印刷
脱模
➢丝网印刷的注意事项
【浆料参数难以预测】:粘度变化 【丝网脱离工艺】:接触式和非接触式 【浆料的触变性】:非牛顿流体 【印刷线条的清晰度和精确度】:基板表面张力>丝网
二、厚膜浆料干燥
➢浆料成分中含有两种有机组分: 【有机粘结剂】—提供丝网印刷合适的流动性能; 【有机溶剂或稀释剂】—决定有机粘结剂的粘度。
➢浆料干燥工艺参数控制
➢主要控制参数: 【干燥气氛纯洁度】
干燥过程须在洁净室内进行(<100000级),防止灰尘 或纤维屑等落在烘干的膜表面,以免后续烧结产生缺陷。
【干燥升温速率】
如果升温速率过快,溶剂的迅速挥发易造成膜的开裂。
三、厚膜浆料烧结
➢干燥以后进行浆料的烧结,将基板放置在带式炉的 传送带上进行烧结。 ➢ 控制要点: 清洁的烧结炉环境 均匀可控的温度工作曲线:预热-升温-恒温-降温 均匀可控的烧结气氛
1、溅射淀积薄膜
2、蒸发淀积薄膜 当材料的蒸汽压超过周围压力时,材料就会
蒸发到周围环境中—蒸发的“本质”。
薄膜蒸发淀积工艺中,通过加热或电子束轰 击的方式,使被蒸镀物质在真空下受热或轰击 后蒸发气化,高温蒸发后的原子在温度较低基 板上凝集,形成淀积薄膜。

《集成电路封装和可靠性》培训课件:芯片互连技术

《集成电路封装和可靠性》培训课件:芯片互连技术
Forming/Singular (FS 去框/ 成型)
Lead Scan (LS 检测)
Packing (PK 包装)
集成电路封装测试与可靠性
1 电子级硅所含的硅的纯度很高,可 达 99.9999 99999%
1 中德电子材料公司制作的晶棒(长度 达一公尺,重量超过一百公斤)
集成电路封装测试与可靠性
debris l e f t over from the grinding process.
1 Process Methods:
1)Coarse grinding by mechanical. ( 粗磨)
2)Fine polishing by mechanical or plasma etching. ( 细磨抛光)
14
集成电路封装测试与可靠性
Wire Bonding Technology -- Die Attach Process
Purpose:
The die attach process i s to attach the sawed die in the right orientation accurately onto the substrate with a bonding medium in between to enable the next wire bond f i r s t level interconnection operation .
刀刃
集成电路封装测试与可靠性
切割设备示意图
晶圆 工作台
Dicing Blade
Silicon Wafer Flame
Flame
Blue Tape
两次进刀切割法
Wafer sawing
集成电路封装测试与可靠性

SIP封装简介PPT课件

SIP封装简介PPT课件
PTH-Pin Through Hole, 通孔式; SMT-Surface Mount Technology ,表面贴装式。 目前市面上大部分IC均采为SMT式 的
--
SMT SMT
4
一、IC 封装演化
• 半导体器件有许多封装型式,从DIP、SOP、QPF、 SOB 、 SOC、 PGA、BGA到CSP再到SIP,技术指标一代比一代 先进,这些都是前人根据当时的组装技术和市场需求而研制 的。总体说来,它大概有三次重大的革新:第一次是在上世 纪80年代从引脚插入式封装到表面贴片封装,极大地提高 了印刷电路板上的组装密度;第二次是在上世纪90 年代球 型矩正封装的出现,它不但满足了市场高引脚的需求,而且 大大地改善了半导体器件的性能;晶片级封装、系统封装、 芯片级封装是现在第三次革新的产物,其目的就是将封装减 到最小。每一种封装都有其独特的地方,即其优点和不足之 处,而所用的封装材料,封装设备,封装技术根据其需要而 有所不同.
塑料封装
陶瓷封装
金属封装主要用于军工或航天技术,无 商业化产品;
陶瓷封装优于金属封装,也用于军事产 品,占少量商业化市场;
塑料封装用于消费电子,因为其成本低
,工艺简单,可靠性高而占有绝大部分 金属封装
的市场份额;
--
3
IC Package (IC的封装形式)
• 按与PCB板的连接方式划分为:
PTH
➢IC Package种类很多,可以按以下标准分类:
• 按封装材料划分为: 金属封装、陶瓷封装、塑料封装
• 按照和PCB板连接方式分为: PTH封装和SMT封装
• 按照封装外型可分为: SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等;
--

集成电路芯片封装芯片互连技术ppt下载

集成电路芯片封装芯片互连技术ppt下载
凸点下金属层,主要起到粘附和扩散阻挡的作用。
2、倒装芯片键合技术应用
3、FCB技术-芯片凸点类型
➢凸点类型和特点 按材料可分为:焊料凸点、Au凸点和Cu凸点等 按凸点结构可分为:周边型和面阵型 按凸点形状可分为蘑菇型、直状、球形、叠层等
4、FCB技术-凸点制作方法
形成凸点的工艺技 术有很多种,主要包 括蒸发/溅射凸点制 作法、电镀凸点制作 法、置球法和模板制 作焊料凸点法等。
➢载带自动键合(TAB)技术
TAB技术首先在高聚物上做好元件引脚的引线 框架,然后将芯片按其键合区对应放在上面,然 后通过热电极一次将所有的引线进行键合。 ➢ TAB工艺主要是先在芯片上形成凸点,将芯片 上的凸点同载带上的焊点通过引线压焊机自动的 键合在一起,然后对芯片进行密封保护。
3、TAB技术工艺流程
➢凸点下金属层(UBM) 8、TAB技术的关键材料
采用超声波能量,键合时要提供外加热源。 尽量少形成金属间化合物,键合引线和焊盘金属间形成低电阻欧姆接触。
2)引线弯曲疲劳—芯—引片线键上合点的跟部凸出现点裂纹,。 实际上包括凸点及处在凸点和铝电极之
间的多层金属膜(Under Bump Metallurgy),一般称为
5、FCB技术-凸点芯片的倒装焊接
➢倒装焊接工艺 热压或热声倒装焊接:调准对位-落焊头压焊(加热)
6、FCB键合技术- 再流倒装焊接
球形键合
第一键合点
第二键合点
6、WB线材及其可靠度
芯片焊区金属通常为Al,在金属膜外部淀积制作粘附层和钝化层,防止凸点金属与Al互扩散。
TAB技术首先在高聚物上做好元件引脚的引线框架,然后将芯片按其键合区对应放在上面,然后通过热电极一次将所有的引线进行键
➢ 三、倒装芯片键合技术(FCB) 1、倒装芯片键合技术

集成电路芯片封装第十九讲课件.ppt

集成电路芯片封装第十九讲课件.ppt
芯片尺寸真正减小至IC芯片尺寸 将芯片封装与制造融为一体
薄膜再分布:通过薄膜技术将沿芯片周边分布的焊区转 换为芯片表面上阵列分布的凸点焊区。
薄膜再分布技术
钝化的圆片表面涂覆首层BCB 光刻老焊区
淀积金属薄膜制备金属导线连接焊区 溅射淀积、光刻UBM层
二次涂覆BCB 光刻新焊区窗口 电镀或印刷焊料合金 再流形成焊料凸点 WLP测
焊前检测-三角激光测量法:是否有脱落及尺寸一致性 焊后检测-X射线检测法:对位误差和桥连等焊接缺陷
2、BGA返修工艺流程
3、CSP概念及分类
CSP技术应用现状
CSP封装具有轻、薄、短、小的特点,在便携 式、低I/O数和低功率产品中的应用广泛,主要用 于闪存(Flash Card )、RAM、DRAM存储器 等产品中。
用于裸芯片连接在基板上的FCT称为FCB,采用FC互 连技术的芯片封装型式称为FCP。
倒装芯片技术的特点
➢ FC采用阵列凸点结构,互连长度更短,互连 电性能较之WB和TAB得到明显改善; ➢ FC将焊料凸点转移至芯片下面,具有更高的 I/O引脚数; ➢ FC组装工艺与BGA类似,关键在于芯片凸点 的对位,凸点越小、间距越密,对位越困难。 ➢ 芯片产生的热量可通过凸点直接传给封装基 板,且裸芯片上面可外加散热器。
目前,超过100家公司开发CSP产品:Amkor、 Tessera、Chip-scale、Sharp等,市场潜力巨 大。
ROM与RAM
ROM—只读内存Read-Only Memory,一种只能读出 事先所存数据的固态半导体存储器。其特性是一旦储存资 料就无法再将之改变或删除。
RAM -Random Access Memory 随机存储器。存储 单元内容可按需随意取出或存入,且存取速度与存储单 元位置无关。在断电时将丢失其存储内容,故主要用于 存储短时间使用的程序。 按照存储信息的不同,随机存 储器又分为静态随机存储器(Static RAM,SRAM)和动 态随机存储器(Dynamic RAM,DRAM)。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

3Байду номын сангаас
4 5 6 7 8
骊山微电子封装厂
IR微电子 电力电子所 爱帕克(与IR合资) 华经微电子 骊山微电子厚膜电路 厂
2.5亿块/年
5亿块/年 1000块/月 1000块/月 100万块/年 30万块/年
IC生产线实景
TSMC Fab 2
IC生产线实景
• TSMC Fab
IC生产线实景
• TSMC Fab
• 工业工程(系统工程)
• 可靠性
• 老化、加速实验 • 多因素耦合失效机理
• 生产控制(制造业共同面临的问题)
• 质量控制
5
多学科交叉(IV)
• 目前的趋势是集成电路芯片成本下降,导 致封装的成本在元件成本中的比例开始提 升; • 由于信号速度、成本、可靠性等方面的原 因,封装设计变得比以前更为重要;多学 科交叉成为封装设计成功的关键因素。
如何实现?
封装的功能
IC封装发展趋势:特征尺寸急剧减小
IC封装发展趋势:引脚急剧增加
IC封装发展趋势:引脚间距减小
IC封装的进化
IC封装发展趋势:封装面积急剧减小
IC封装发展趋势:面积引脚比急剧减小
以DIP&LCC为例
IC封装发展趋势: 系统集成
封装对策:多种封装形式的混装
满足I/O&面积&应用场合&可靠性等需求
封装的种类
封装的种类
封装的种类
按引脚类型分
Dual in-line package (DIP)
Single in-line package (SIP)
Thin small outline package (TSOP)
Quad flat pack (QFP)
Plastic leaded chip carrier (PLCC)
174
62 489
西安IC:发展历史
• 自1967年以来,西安一直是我国半导体的主要科研、试 制与教育基地之一,其主要技术、产品发展情况如下: • 二十世纪六十年代: • 第一块中小规模的TTL电路; • 第一块PMOS集成电路; • 第一台PMOS中小规模集成电路计算机; • 第一台单晶炉; • 第一批微电子学科在西交大、西电科大、西大等院校 组建; • 二十世纪七十年代: • 第一块MOS 1K动态随机存贮器; • 第一台大规模集成电路16位计算机; • 第一套硅栅CMOS工艺、双极电路工艺;
6
本讲大纲 IC封装基本特征 IC封装发展趋势 国内封装业概况
IC产业链
设计 晶圆 光罩 制造 前段 系统公司 System Co.
封装
后段
测试
IC制造阶段:封装
Wafer Test and Sort
Die Separation
Die Attach
Wire Bond
Package
西安IC:封装制造业
• IC线3条;新型分立器件线5条;厚膜集成电路线2条,封装线2条。
序 号 1 2 企业名称 骊山微电子IC中心 西岳电子 生产线 3”、4”各1 条 6” 1条 主要产品 电源保护IC等 COMS、BICMOS DIP、SOP、QFP 等 分立器件产品封装 5” 2条、4” 3条 5” 1条 厚膜 厚膜 半导体电力电子器 件 IGBT、IPM模块等 通信电源模块 生产规模 5000片/月 20000片/月
封装对策:SIP(系统集成)
System in Package (SiP)
SIP实现方式:3D封装
SIP实例
封装发展趋势:Wafer-Level Packaging
Single chip with C4 bumps
封装发展趋势: C4 Bumped Wafer
Photograph provided courtesy of Advanced Micro Devices
相关科研机构 9家 学历教育机构 7个
西安微电子 产业
设备与硅材料 6家
测试中心 2个 职业培训机构 3家
专业服务机构 4家
(企业孵化、技术服务、国际合作、项目咨询)
西安IC:设计业
• 设计企业25家,其中港资2家、台资9家、韩资1家、德资1家; •代表性设计企业如下:
序号 1 2 3 4 5 6 7 8 企业名称 INFINEON科技西安有限公司 西安深亚电子有限公司 西安亚同集成电路技术有限公司 西安万思微电子有限公司 西安交大数码科技有限公司 西安联圣科技有限公司 西安富微科技有限公司 西安华西集成电路设计中心 主要产品 通信与RF电路等 通信与网络ASIC等 消费类ASIC/SOC等 通信类SOC等 DTV ASIC等 数字化家电ASIC/SOC等 模拟/数模混合IC/ASIC等 模拟/数模混合IC/ASIC等
2nd level packaging: 板级组装
Surfacemount chips are soldered on top of tinned pads on the PCB.
Edge connector plugs into main system.
PCB subassembly Final level packaging: 系统级组装 Main electronics assembly board
西安IC:发展现状
• 具有相对完善的IC研发、生产的技术装备,以及人才储备;
• 具有从事半导体设备研制与生产、硅材料研制与生产、IC设计、制造、封装 以及系统应用的完整产业链; • 具有从事新型半导体分立器件科研、标准制订、设计、规模制造、封装与 系统应用的完整产业链。
IC设计 25家
加工制造 8家
School of Microelectronics XIDIAN UNIVERSITY
第一讲 IC封装发展
张艺蒙 zhangyimeng@
多学科交叉(I)
• 材料科学与工程
• • • • • • 封装体(外壳、基板) 散热片(Heat sink) 键合材料、封接材料 互连材料(引线丝、焊料) 材料与环境之间的相互作用 腐蚀、疲劳、断裂、扩散、质量传输、焊接等
IC生产线实景
• 上海华虹 NEC 1厂
IC生产线实景
• AMD Fab 38
下节课内容
• 封装形式的演变
• 新型封装技术
• 电子工程
• • • • 导体、半导体、绝缘体 有源及无源器件 电源与功率管理 信号传输
3
多学科交叉(II) • 力学与机械工程
• 应力问题
• 应力的产生、积累和释放 • 应力对电性能及材料特性的影响
• 热问题
• 热的产生、传输 • 对电性能及材料特性的影响 • 热力影响
4
多学科交叉(III)
Leadless chip carrier (LCC)
IC封装业的发展:
行业特征
IC封装业的发展:技术特征
Total Semiconductor Market in 2003 - Forecast $224B
IC封装业的发展:技术特征
IC封装业的发展:技术特征
IC封装业的发展:主要厂商
General CSP Approach CSP Package Name
Area array, bumped CSP Small outline no-lead/C-lead (SON/SOC) Bump chip carrier (BCC) Micro-stud-array (MSA) Bottom leaded plastic (BLP) Quad flat no-lead (QFN) Memory CSP Quad outline non-leaded Enhanced flex CSP FleXBGA FBGA Chip-on-flex CSP Multi chip scale package (MCSP) CSP for memory devices IZM flexPAC Molded Ball Grid Array Chip-on-flex Chip Size Package Fine-pitch BGA (FPBGA) MicroBGA Chip Array Package (CABGA) CSP Ceramic mini-BGA Molded array process CSP Plastic chip carrier CSP Transformed grid array package Ceramic/plastic fine-pitch BGA
Company
Amkor/Anam Fujitsu Fujitsu Hitachi LG Semicon Matsushita TI Japan Toshiba 3M Amkor/Anam Fujitsu GE Hightec MC AG Hitachi Fraunhofer Institute Mitsubishi Electric Motorola Singapore NEC Tessera Amkor/Anam Cypress Semiconductor IBM Motorola National Oki Electric Sony Toshiba
•据不完全统计,江浙沪共有各类微电子企业489家:
微电子行业 省市 设计 上海市 150 制造 11 封装 20 制造 4 封装 10 分立器件 设备材料 行业 18+40
小计 253
江苏省
浙江省 总计
16+ 50
12+ 20 248
10
5 26
17
11 48
14
2 20
27
2 39
40
10 108
Custom Leadframe
Interposer (flexible material with interconnects) between die and substrate
相关文档
最新文档