微机原理第5章 习题答案
微机原理课后题答案(5-7章)分析
（1）写出6116芯片的存储容量；
（2）分析每片6116所占的内存地址范围。
答：
（1）6116芯片的存储容量是2k*8bit
（2）第一片6116的内存地址范围是F1000H~F17FFH
第二片6116的内存地址范围是F1800H~F1FFFH
7．在多级存储体系结构中，Cache-主存结构主要用于解决（D）的问题。
A.主存容量不足B.主存与辅存速度不匹配
C.辅存与CPU速度不匹配D.主存与CPU速度不匹配
8．动态RAM的特点之一是（BD）。
A.能永久保存存入的信息B.需要刷新电路
C.不需要刷新电路D.存取速度高于静态RAM
二、填空题
1.在分层次的存储系统中，存取速度最快、靠CPU最近且打交道最多的是Cache存储器，它是由DRAM类型的芯片构成，而主存储器则是由SRAM类型的芯片构成。
第
一、单项选择题
1．8086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到（A）上。
A.地址总线B.数据总线C.存储器D.寄存器
2．在CPU与外设进行数据传送时，下列（C）方式可提高系统的工作效率。
A.无条件传送B.查询传送C.中断传送D.前三项均可
3．外部设备的端口包括（ABC）。
A.数据端口B.状态端口C.控制端口D.写保护口
第
一、选择题
1．下列（B）不是半导体存储器芯片的性能指标。
A.存储容量B.存储结构C.集成度D.最大存储时间
2．高速缓存由（B）构成。
A. SRAMB. DRAMC. EPROMD.硬磁盘
3．由2K×1bit的芯片组成容量为4K×8bit的存储器需要（D）个存储芯片。
微机原理与接口技术复习5--7章及答案
判断题1．EPROM是指可擦除可编程随机读写存储器。
2．在查询方式下输入输出时，在I/O接口中设有状态寄存器，通过它来确定I/O设备是否准备好。
输入时，准备好表示已满；输出时，准备好表示已空。
3．无条件式的I/O是按先读状态口，再读数据口的顺序传送数据的。
4．I/O数据缓冲器主要用于协调CPU与外设在速度上的差异。
5．查询式输入输出是按先读状态端口，后读/写数据端口的顺序传送数据的。
6．连接CPU和外设的接口电路中必须要有状态端口。
7．总线是专门用于完成数据传送的一组信号线。
8．I/O接口的基本功能之一是完成数据的缓冲。
9．要实现微机与慢速外设间的数据传送，只能利用查询方式完成。
1) Y 2 ) Y3) Y4) Y 5) Y6) X 7) X 8)Y9) X1．单片8259A最多可接8个中断源。
2.在可屏蔽中断的嵌套原则中，不允许低级中断打断高级中断，但允许同级中断相互打断。
3.同一片8259的8个中断源的中断向量在中断向量表中可以不连续存放。
(不要求）4.利用8259A对外中断进行管理时，只能管理8个中断源。
5.在中断接口电路中，由中断请求寄存器来保存外设的中断请求信号。
6.8259A送给CPU的中断请求信号是通过INT发出的。
1Y 2X 3X 4X 5Y 6Y填空题1、在微机系统中，端口编址方式一般有___________和___________两种方式。
2、微机系统与外设间的信息交换方式有————、————、————和————.3.用2K×8的SRAM芯片组成32K×16的存储器，共需SRAM芯片（）片。
4．为保证动态RAM中的内容不消失，需要进行( ) 操作。
5．构成64K*8的存储系统，需8K*1的芯片( )片。
1、统一编址，独立编址2、无条件，查询，中断，DMA3、324、定时刷新5、646、8086和8088的地址总线有（）根，能寻址（）MB的存储器空间。
7.8086CPU从偶地址中按字节读时，存储器数据进入数据总线的( ) ；从奇地址按字节读时，进入数据总线的( )。
第五章微机原理课后习题参考答案
习题五一. 思考题⒈半导体存储器主要分为哪几类？简述它们的用途和区别。
答：按照存取方式分，半导体存储器主要分为随机存取存储器RAM（包括静态RAM和动态RAM）和只读存储器ROM（包括掩膜只读存储器，可编程只读存储器，可擦除只读存储器和电可擦除只读存储器）。
RAM在程序执行过程中，能够通过指令随机地对其中每个存储单元进行读\写操作。
一般来说，RAM中存储的信息在断电后会丢失，是一种易失性存储器；但目前也有一些RAM 芯片，由于内部带有电池，断电后信息不会丢失，具有非易失性。
RAM的用途主要是用来存放原始数据，中间结果或程序，与CPU或外部设备交换信息。
而ROM在微机系统运行过程中，只能对其进行读操作，不能随机地进行写操作。
断电后ROM中的信息不会消失，具有非易失性。
ROM通常用来存放相对固定不变的程序、汉字字型库、字符及图形符号等。
根据制造工艺的不同，随机读写存储器RAM主要有双极型和MOS型两类。
双极型存储器具有存取速度快、集成度较低、功耗较大、成本较高等特点，适用于对速度要求较高的高速缓冲存储器；MOS型存储器具有集成度高、功耗低、价格便宜等特点，适用于内存储器。
⒉存储芯片结构由哪几部分组成？简述各部分的主要功能。
答：存储芯片通常由存储体、地址寄存器、地址译码器、数据寄存器、读\写驱动电路及控制电路等部分组成。
存储体是存储器芯片的核心，它由多个基本存储单元组成，每个基本存储单元可存储一位二进制信息，具有0和1两种状态。
每个存储单元有一个唯一的地址，供CPU访问。
地址寄存器用来存放CPU访问的存储单元地址，该地址经地址译码器译码后选中芯片内某个指定的存储单元。
通常在微机中，访问地址由地址锁存器提供，存储单元地址由地址锁存器输出后，经地址总线送到存储器芯片内直接进行译码。
地址译码器的作用就是用来接收CPU送来的地址信号并对它进行存储芯片内部的“译码”，选择与此地址相对应的存储单元，以便对该单元进行读\写操作。
微机原理和接口技术(第三版)课本习题答案解析
第二章 8086 体系结构与80x86CPU1．8086CPU 由哪两部份构成？它们的主要功能是什么？答：8086CPU 由两部份组成：指令执行部件<EU,Execution Unit>和总线接口部件<BIU,Bus Interface Unit>。
指令执行部件〔EU 主要由算术逻辑运算单元<ALU>、标志寄存器F R、通用寄存器组和E U 控制器等4个部件组成,其主要功能是执行指令。
总线接口部件<BIU>主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成,其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行,访问存储器或者I／O 端口读取操作数参加E U 运算或者存放运算结果等。
2．8086CPU 预取指令队列有什么好处？ 8086CPU 内部的并行操作体现在哪里？答： 8086CPU 的预取指令队列由6个字节组成,按照8086CPU 的设计要求, 指令执行部件〔EU 在执行指令时,不是直接通过访问存储器取指令,而是从指令队列中取得指令代码,并分析执行它。
从速度上看,该指令队列是在C PU 内部,EU 从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU 内部的并行操作体现在指令执行的同时,待执行的指令也同时从内存中读取,并送到指令队列。
5．简述8086 系统中物理地址的形成过程。
8086 系统中的物理地址最多有多少个？逻辑地址呢？答： 8086 系统中的物理地址是由20 根地址总线形成的。
8086 系统采用分段并附以地址偏移量办法形成20 位的物理地址。
采用分段结构的存储器中,任何一个逻辑地址都由段基址和偏移地址两部份构成,都是16 位二进制数。
通过一个20 位的地址加法器将这两个地址相加形成物理地址。
具体做法是16 位的段基址左移4位<相当于在段基址最低位后添4个"0">,然后与偏移地址相加获得物理地址。
微机原理与接口技术 第5章课后作业答案
4
D0～ D7 8088系统 BUS
D0～ D7 · · · A0 SRAM 6116
A0 A 10
MEMW
A 10
R/W OE D0～ D7 CS
MEMR
D0～ D7 A0 · · ·
A0 A 10 R/W OE CS
A 10
MEMW MEMR & A 18 A 17 A 19 A 16 A 15 A 14 A 13 A 12 A 11
5.10 74LS138译码器的接线图如教材第245页的图5-47所示，试判断其输出端Y0#、Y3#、Y5#和 Y7＃所决定的内存地址范围。
解：因为是部分地址译码（A17不参加译码），故每个译码输出对应2个地址范围： Y0＃：00000H ～ 01FFFH 和 20000H ～ 21FFFH Y3＃：06000H ～ 07FFFH 和 26000H ～ 27FFFH
5.2 为什么动态RAM需要定时刷新？
解：DRAM的存储元以电容来存储信息，由于存在漏电现象，电容中存储的电荷会逐渐泄漏，从而使信息丢失或出 现错误。因此需要对这些电容定时进行“刷新”。 5.3 CPU寻址内存的能力最基本的因素取决于___________。 解：地址总线的宽度。 5.4 试利用全地址译码将6264芯片接到8088系统总线上，使其所占地址范围为32000H～33FFFH。 解：将地址范围展开成二进制形式如下图所示。 0011 0010 0000 0000 0000 0011 0011 1111 1111 1111
解：
（1）特点是：它结合了RAM和ROM的优点，读写速度接近于RAM，断电后信息又不会丢失。 （2）28F040的编程过程详见教材第222～223页。 5.14 什么是Cache？它能够极大地提高计算机的处理能力是基于什么原理？ 解： （1）Cache 是位于CPU与主存之间的高速小容量存储器。 （2）它能够极大地提高计算机的处理能力，是基于程序和数据访问的局部性原理。 5.15 若主存DRAM的的存取周期为70ns，Cache的存取周期为5ns，有它们构成的存储器的平 均存取周期是多少？ 解：平均存取周期约为 70×0.1ns + 5×0.9ns =11.5ns。
微机原理课后习题答案第五章习题答案
5.10为什么输人接口的数据缓冲寄存器必须有三态输出功能，而输出接口却不需要?解:输人接口的数据缓冲寄存器的谕出端是直接接在数据总线上的，如果数据寄存器没有三态输出功能，则无论数据寄存器被寻中还是未被寻中，其数据都会被送上数据总线，若此时总线上真正要传送的数据与该输人缓存器的内容不一致时，就会发生总线冲突。
所以输人接口的数据缓冲寄存器必须有三态输出功能，以便接口未被寻中时，其输出端处于高阻态而与总线隔离。
对于输出接口来说，其输人端与数据总线相连，而输出端与外设相连，因此其输出不影响总线状态;并且外设一般只与一个输出数据缓存器相连，所以输出接口的数据缓存器无需三态输出功能。
5.11已知PC 机系统中某接口板的I/O 端口译码电路如图5.4所示，试分析出各I/O 端 口和I/O 芯片的端口地址或地址范围。
解:74LS138使能信号12B G G 、的逻辑表达式为:19G A =27654B G A A A A = 即仅当9754A A A A = 11111时，使能信号1G = 1, 2B G = 0有效。
此时，若328A A A = 000, 0Y =0; 328A A A =001, 1Y =0; 328A A A =111, 7Y = 0;所以，各I/O 芯片的地址范围为: I/O 芯片1:1111110000B —11111100113B 即3F0H 一3F3H;I/O 芯片2: l011110100B--1011110111.即2F4H 一2F7H;I/O 芯片3:1111111100B 一11111111113,即3FCH 一3FFH0Y 译出的地址范围2F0H~2F3H 再经一级74LS139译码器对1A 和0A 进行二次译码。
分 别得到4个读端口和4个写端口。
各I/O 端口的地址为:输出口1和输人口1为2F0H ;输出口2和输入口2为2F1H;输出门3和输入口3为2F2H;输出口4和输入口4为2F3H5.12已知PC.机系统中某接口板的板地址译码电路如图5.5所示。
微机原理习题集答案
第1章 概述1．电子计算机主要由．电子计算机主要由 运算器运算器 、 控制器控制器 、 存储器存储器 、 输入设备输入设备 和 输出设备输出设备 等五部分组成。
等五部分组成。
等五部分组成。
2． 运算器运算器 和 控制器控制器 集成在一块芯片上，被称作CPU CPU。
3．总线按其功能可分．总线按其功能可分 数据总线数据总线 、 地址总线地址总线 和 控制总线控制总线 三种不同类型的总线。
三种不同类型的总线。
4．计算机系统与外部设备之间相互连接的总线称为．计算机系统与外部设备之间相互连接的总线称为 系统总线（或通信总线）系统总线（或通信总线） ；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线） ； CPU 内部连接各寄存器及运算部件之间的总线称为内部连接各寄存器及运算部件之间的总线称为 内部总线内部总线 。
5．迄今为止电子计算机所共同遵循的工作原理是迄今为止电子计算机所共同遵循的工作原理是 程序存储程序存储 和 程序控制程序控制 的工作原理。
的工作原理。
这种原理又称这种原理又称为 冯·诺依曼型冯·诺依曼型 原理。
原理。
第3章 微处理器及其结构1．8086/8088 CPU 执行指令中所需操作数地址由执行指令中所需操作数地址由 EU EU EU 计算出计算出计算出 16 16 16 位偏移量部分送位偏移量部分送位偏移量部分送 BIU BIU BIU ，由，由，由 BIU BIU BIU 最后最后形成一个形成一个 20 20 20 位的内存单元物理地址。
位的内存单元物理地址。
2．8086/8088 CPU CPU在总线周期的在总线周期的在总线周期的T1 T1 T1 时刻，用时刻，用时刻，用A19/S6A19/S6A19/S6～～A16/S3 A16/S3 输出输出输出 20 20 20 位地址信息的最高位地址信息的最高位地址信息的最高 4 4 4 位，而在位，而在其他时钟周期，则输出其他时钟周期，则输出 状态状态 信息。
微机原理及接口技术试题第五章 习题和答案
第五章习题和答案一、单选题1.计算机的外围设备是指____A__。
A、输入／输出设备B、外存储器C、远程通信设备D、除了CPU和内存以外的其他设备2.下述I/O控制方式中，___C___主要由硬件实现。
A、程序传送方式B、中断方式C、DMA方式D、I/O处理机方式3.接口电路的最基本功能是____C__。
A、在CPU和外设间提供双向的数据传送B、反映外设当前的工作状态C、对传送数据提供缓冲功能D、对外设进行中断管理4.一个完整的DMA操作过程大致可分3个阶段，其中没有的阶段是___B___。
A、准备阶段B、总线控制阶段C、数据传送阶段D、传送结束阶段二、判断题1.把接口电路中CPU可以访问的每一个寄存器或控制电路称为一个I/O端口。
（T ）2.采用统一编址方式时，CPU对I/O设备的管理是用访问内存的指令实现的。
（T ）3.无条件传送是一种最简单的输入／输出传送，一般只用于简单、低速的外设的操作。
（T ）4.中断方式的特点是改CPU的被动查询为主动响应。
（F ）5.DMA控制器是一个特殊的接口部件，它有主、从两种工作状态。
（T ）三、思考题1.外设为何必须通过接口与主机相连？存储器与系统总线相连需要接口吗？为什么？答: 外设都必须通过I/O接口电路与微机系统总线相连,因为CPU与外部设备通信在运行速度和数据格式上差异很大. 存储器与系统总线相连不需要接口.因为接口是用来连接微机和外设的一个中间部件，I/O接口电路要面对主机和外设两个方面进行协调和缓冲,存储器属于微机系统的组成部分.它们之间的数据传输是标准的、统一的没有必要通过接口.2.CPU与外设间传送的信号有哪几类？答: CPU与外设间传送的信息大致可分为以下3类: 数据信息(分为数字量,模拟量和开关量), 控制信息(CPU发出的用来控制外设工作的命令)和状态信息(用来反映输入、输出设备当前工作状态的信号).3. 常用的I/O端口编址方式有哪几种？各自的特点如何？答: 系统对I/O端口的地址分配有两种编址方式：统一编址和独立编址。
微机原理课后习题答案
第1章计算机基础知识三、简答题1．微型计算机的基本组成？答：以微型计算机为主体，配上相应的系统软件、应用软件和外部设备之后，组成微型计算机系统。
(微型计算机+软件系统，也可）2．简述冯.诺依曼型计算机基本思想？答：冯.诺依曼型计算机是由运算器，控制器，存储器，输入设备和输出设备组成的。
其中，运算器是对信息进行加工和运算的部件；控制器是整个计算机的控制中心，所以数值计算和信息的输入，输出都有是在控制器的统一指挥下进行的；存储器是用来存放数据和程序的部件，它由许多存储单元组成，每一个存储单元可以存放一个字节；输入设备是把人们编写好的程序和数据送入到计算机内部；输出设备是把运算结果告知用户。
（写出主要内容，即可）3．什么是微型计算机？答：微型计算机由CPU、存储器、输入/输出接口电路和系统总线构成。
（只要答出五大组成部分即可）4．什么是溢出？答：溢出就是在运算中，使用已经确定的二进制位数，没有办法表示运算结果。
二、简答题1.在内部结构中，微处理器主要有哪些功能部件组成？答：1) 算术逻辑部件 2) 累加器和通用寄存器组3) 程序计数器 4) 时序和控制部件（意思相近即可）2. 微处理器一般应具有哪些功能？答：1)可以进行算术和逻辑运算 2)可保存少量数据3)能对指令进行译码并完成规定的操作 4)能和存储器、外部设备交换数据5)提供整个系统所需的定时和控制 6)可以响应其他部件发来的中断请求3. 什么是总线周期？答：CPU使用总线完成一次存储器或I/O接口的存取所用的时间，称为总线周期，一个基本的总线周期包含4个T状态，分别称为T1、T2、T3、T4。
（意思相近即可）？2.中断服务程序结束时，。
RET应该可以使中断服务程序返回主程序，但因为RETF是子程序返回指令，它只从堆栈中恢复CS和IP，而不能使状态字PSW得以恢复，所以不能使断点完全恢复，对源程序的继续执行造成不良影响。
(回答可以返回2分，出现的问题3分，意思相近即可)3.写出把首地址为 BLOCK1) MOV BX,OFFSET BLOCK+6 2) LEA BX,BLOCK 3) LEA BX,BLOCKMOV DX,[BX] MOV DX,[BX+12] MOV SI,12MOV DX,[BX+SI]4. 设BX=134AH，BP=1580H，DI=0528H，SI=0234H，DS=3200H，SS=5100H，求在各种寻址方式下源操作数的物理地址。
李伯成《微型计算机原理及应用》课后习题答案
李伯成《微机原理》习题第一章本章作业参考书目：①薛钧义主编《微型计算机原理与应用——Intel 80X86系列》机械工业出版社2002年2月第一版②陆一倩编《微型计算机原理及其应用（十六位微型机）》哈尔滨工业大学出版社1994年8月第四版③王永山等编《微型计算机原理与应用》西安电子科技大学出版社2000年9月1.1将下列二进制数转换成十进制数：X=10010110B=1*27+0*26+0*25+1*24+0*23+1*22+1*21 +0*21=128D+0D+0D+16D+0D+0D+4D+2D=150DX=101101100B=1*28+0*27+1*26+1*25+0*24+1*23+1*22+0*21+0*20=256D+0D+64D+32D+0D+16D+4D+0D=364DX=1101101B=1*26+1*25+0*24+1*23+1*22+0*21 +1*20=64D+32D+0D+8D+4D+0D+1D=109D1.2 将下列二进制小数转换成十进制数：（1）X=0.00111B=0*2-1+0*2-2+1*2-3+1*2-4+1*2-5=0D+0D+0.125D+0.0625D+0.03125D=0.21875D(2) X=0.11011B=1*2-1+1*2-2+0*2-3+1*2-4+1*2-5=0.5D+0.25D+0D+0.0625D+0.03125D=0.84375D(3) X=0.101101B=1*2-1+0*2-2+1*2-3+1*2-4+0*2-5+1*2-6=0.5D+0D+0.125D+0.0625D+0D+0.015625D=0.703125D1.3 将下列十进制整数转换成二进制数：（1）X=254D=11111110B（2）X=1039D=10000001111B（3）X=141D=10001101B1.4 将下列十进制小数转换成二进制数：（1）X=0.75D=0.11B(2) X=0.102 D=0.0001101B(3) X=0.6667D=0.101010101B1.5 将下列十进制数转换成二进制数(1) 100.25D= 0110 0100.01H(2) 680.75D= 0010 1010 1000.11B1.6 将下列二进制数转换成十进制数(1) X=1001101.1011B =77.6875D(2) X=111010.00101B= 58.15625D1.7 将下列二进制数转换成八进制数（1）X=101011101B=101’011’101B=535Q(2) X=1101111010010B=1’101’111’010’010B=15722Q(3) X=110B=6Q1.8 将下列八进制数转换成二进制数：（1）X=760Q=111'110'000B（2）X=32415Q=11'010'100'001'101B1.9 将下列二进制数转换成十六进制数：X=101 0101 1110 1101B= 5 5 E D HX= 1100110101'1001B= 11 0011 0101 1001B= 3 3 5 9HX= 1000110001B= 10 0011 0001 B= 2 3 1 H1.10 将下列十六进制数转换成二进制数：X= ABCH= 1010 1011 1100 BX=3A6F.FFH = 0011 1010 0110 1111.1111 1111BX= F1C3.4B =1111 0001 1100 0011 . 0100 1011B1.11 将下列二进制数转换成BCD码：(1) X= 1011011.101B= 1'011'011.101B= 91.625d=1001 0001.0110BCD(2) X=1010110.001B= 1’010’110.001 =126.1 BCD1.12 将下列十进制数转换成BCD码：（1）X=1024D=0001 0000 0010 0100 BCD（2）X=632 = 0110 0011 0010 BCD（3）X= 103 = 0001 0000 0011 BCD1.13 写出下列字符的ASCI I码：A 41H 65D 0100 0001B9 39H 47D* 2AH 42D= 3DH 45D！21H 33D1.14 若加上偶校验码，下列字符的ASCII码是什么？字符原码加上偶校验码之后B 42H，0100 0010B 42H，0100 0010B4 34H，0011 0100B B4H，1011 0100B7 37H，0011 0111B B7H，1011 0111B= 3DH，0011 1101B BDH，1011 1101B！21H，0010 0001B 21H，0010 0001B？3FH 0011 1111B 3FH，0011 1111B1.15 加上奇校验，上面的结果如何？字符原码加上奇校验码之后B 42H，0100 0010B C2H，1100 0010B4 34H，0011 0100B 34H，0011 0100B7 37H，0011 0111B 37H，0011 0111B= 3DH，0011 1101B 3DH，0011 1101B！21H，0010 0001B A1H，1010 0001B？3FH 0011 1111B BFH，1011 1111B1.16 计算下式：（1）[‘B’/2+ABH-11011001B]*0.0101BCD=(42H/2+ABH-D9H)*0.21 BCD = = F3H*0.21 BCD =(-DH) *0.21 BCD= -2.73D(2) 3CH –[(84D)/(16Q)+’8’/8D]= 60D-[84D/14D+(56/8)]=60D-[13]D==47D1.17 对下列十进制数，用八位二进制数写出其原码、反码和补码：(正数的反码与原码相同，负数的反码除符号位之外其余各位按位取反。
微机原理课后习题参考答案
微机原理课后习题参考答案(总25页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--上册第一章P9微处理器、微型计算机、微型计算机系统的区别是什么答：（1）微型计算机中的运算器和控制器合起来称为中央处理器，也就是微处理器，又称微处理机。
（2）微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
（3）微型计算机系统由微型计算机、输入/输出设备、外存储器、系统软件、电源、面板和机架等组成。
微型计算机由哪些基本部分构成微型计算机是由cpu、主存储器、输入/输出接口电路和系统总线构成。
说明CISC、RISC及其主要区别。
CISC是指复杂指令系统计算机，RISC是指精简指令系统计算机。
他们的区别在于不同的CPU设计理念和方法。
RISC指令系统仅包含哪些必要的经常使用的指令，不经常使用的功能，往往通过基本指令组合来完成。
完成特殊功能时效率比较低。
CISC的指令系统比较丰富，一些特殊功能都有相应的指令。
处理特殊任务效率较高。
RISC对存储器操作相对简单，使对存储器访问的控制简化；而CISC机器的存储器操作指令较多，对存储器的访问有更多的指令直接操作，要求的控制逻辑比较复杂。
RISC在一条指令执行的适当地方可以响应中断；而CISC机器是在一条指令执行结束后响应中断。
RISC CPU的电路构成比CISC CPU简单，因此面积小、功耗也更低；CISC电路CPU电路复杂，同水平比RISC CPU面积大、功耗大。
RISC CPU结构比较简单，布局紧凑规整，设计周期较短，比较容易采用一些并行计算的最新技术；CISC CPU结构复杂，设计周期长，技术更新难度大。
从使用角度看，RISC 微处理器结构简单，指令规整，性能容易把握，易学易用；CISC微处理器结构复杂，功能强大，实现特殊功能容易。
第二章8086CPU 由哪两大部分组成简述它们的主要功能。
总线接口部件BIU跟执行部件EU。
微机原理与接口技术 第五章 课后答案
第五章参考答案1.简述SRAM芯片与DRAM芯片的共同点与不同点。
答：SRAM与DRAM的共同点：都属于随机存取存储器，具有易失性。
SRAM与DRAM的共同点：SRAM利用双稳态触发器电路保存信息，集成度比DRAM 低，功耗比DRAM大；DRAM利用MOS管栅极和源极之间的极间电容C保存信息，需要刷新电路保证信息较长时间保存。
2.叙述ROM芯片的常见分类，各种ROM芯片的特点及其适用场合。
答：ROM的常用分类结果：掩膜ROM：生产完成的芯片已保存了信息，保存的信息无法修改，适用于大批量的定型产品中。
PROM：PROM可以一次写入信息，一旦写入无法更改，适用于小批量的定型产品中。
EPROM：紫外线擦除可多次编程的存储器，适用于新产品的开发。
EEPROM：电擦除可多次编程的存储器，适用于需要在线修改的场合。
3.利用4片6116（2K×8位）芯片设计连续存储器，采用全地址译码。
设起始地址为60000H，求存储器的最后一个单元地址。
答：存储器的最后一个单元地址为：61FFFH.4．用6264 RAM（8K×8位）芯片构成256K字节存储器系统，需要多少片6264芯片？20位地址总线中有多少位参与片内寻址？有多少位可用作片选控制信号？答：需要32片6264芯片。
20位地址总线中有13位参与片内寻址；有7位可用作片选控制信号。
5.某微机系统中ROM区有首地址为9000H，末地址为FFFFH，求其ROM区域的存储容量。
答：其ROM区域的存储容量为28K。
6．在8088CPU的系统中扩展32K字节的RAM，其扩充存储空间的起始地址为08000H。
设系统的地址总线为A19~A0，数据总线为D7~D0，存储器芯片选用6264。
利用74LS138译码器设计译码电路，并画出扩充的存储器系统的连线图。
8088系统解：7．选用2764、6264存储器芯片，为8086 CPU最小方式系统设计16K字节的ROM和256K 字节的RAM，利用74LS138译码器画出译码电路和存储器芯片的连接图。
《微机原理及应用》课后答案(黄冰 覃伟年 著)习题参考答案
《微机原理》习题参考答案第一章绪论1.2①[+65]10=01000001B [+65]补=[+65]原=01000001B②[+115]10=01110011B [+115]补=[+115]原=01110011B③[-65]10=11000001B [-65]补=10111111B[-115]10=11110011B [-115]补=10001101B方法：正数的原码、反码、补码相同负数的补码在原码的基础上除过符号外，先取反，再加1。
1.3①[+120]10=0000000001111000B [+120]补=[+120]原=000000001111000B②[-120]10=1000000001111000B [-120]补=1111111110001000B③[+230]10=0000000011100110B [+230]补=[+230]原=0000000011100110B④[-230]10=1000000011100110B [-230]补=1111111100011010B方法：与上题相同，只是扩展了位数，用16位表示1.4①55 （00110111）②89 （01011001）③-115 （11110011）④-7总结：知道补码，求原码(或数值)的方法：如果是正数，直接转换。
如果是负数用以下三种方法：①根据[[X]补]补=X 求得例如10001101 各位取反11110010 加一11110011转换-115②求补的逆运算例如：11111001 先减一11111000 各位取反10000111 转换-7③-(模+补码转换结果)例如：10001101转换-13模+补码转换结果128-13=115 加负号–1151.9本题问题不太明确例如：如果手边有手册或是知道产品的型号，就可从手册中查到微处理器的处理位数。
也可以根据系统总线得知。
因为系统总线是公共的数据通道，表现为数据传输位数和总线工作时钟频率。
《微机原理及应用》各章习题参考答案
《微机原理及应用》各章习题参考答案第1章微型计算机概论一、填空题1. 微机硬件系统主要由CPU、（存储器）、（总线）、（输入输出接口）和输入输出设备组成。
2. 冯·诺依曼计算机的核心原理是（存储程序原理）3. 完成下列数制的转换1）10100110B=（ 166 ）D=（ A6H ）H2）223.25 =（ 11011111.01 ）B=（ DF.4 ）H3）1011011.101B=（ 5B.A ）H=（1001 0001.01100010 0101 ）BCD4. 已知[X]补5. 已知A=10101111，B=01010000，则A∧B的结果为( 00000000 ) B=86H，则X的十进制表示形式为( -122 )6. -29H的8位二进制反码是（11010110 ）B7.字符4的ASCII码=（ 34 ）H二、简答题1.冯.诺依曼计算机的结构是怎样的，主要特点有哪些？解：将计算机设计为由运算器、控制器、存储器、输入设备和输出设备等5个部分组成，所有的执行都以运算器为核心，采用存储程序工作原理。
2. 已知X=-1101001B，Y=-1010110B，用补码方法求X-Y=？解：[X-Y]补=[X+（-Y）]补= [X]补+[-Y] [X]补原=11101001B [X]补 [-Y]=10010111B原=01010110B=[-Y] [X-Y]补补= [X]补+[-Y]补X-Y=[[X-Y]=11101101B补]补=10010011=-0010011=-193. 写出下列真值对应的原码和补码的形式：1）X=-1110011B2）X=-713）X=+1001001B解：1）[X]原码=11110011B , [X]补码=10001101B2）[X]原码=11000111B, [X]补码=10111001B3）[X]原码=01001001, [X] 补码=01001001B=?4. 已知X和Y的真值，求[X+Y]补1）X=-1110111B Y=+1011010B2）X=56 Y=-215. 若与门的输入端A、B、C的状态分别为1、0、1，则该与门的输出端状态为？若将这3位信号连接到或门，那么或门的输出又是什么状态？解：由与和或的逻辑关系知，若“与”门的输入端有一位为“0”，则输出为“0”；若“或”门的输入端有一位为“1”，则输出为“1”。
微机原理第五章习题答案
习 题 五一. 思考题二. 综合题⒈ 已知一个SRAM 芯片的容量为16KB×4，该芯片的地址线为多少条数据线为多少条 答：芯片容量为142B ，所以该芯片的地址线为14条，数据线为4条。
⒉ 巳知一个DRAM 芯片外部引脚信号中有4条数据线，7条地址线，计算其存储容量。
答：7421284⨯=⨯位。
3.某存储芯片上有1024个存储单元，每个存储单元可存放4位二进制数值，则该存储芯片的存储容量是多少字节。
答：512B 。
4. 某 RAM 芯片的存储容量为 1024×8 位，该芯片的外部引脚最少应有几条其中几条地址线几条数据线若已知某 RAM 芯片引脚中有 13 条地址线，8 条数据线，那么该芯片的存储容量是多少答：该芯片外部引脚最少应有18条；其中10条地址线，8条数据线。
芯片的存储容量是32KB 。
5. 在部分译码电路中，若CPU 的地址线A 15、A 14和A 13未参加译码，则存储单元的重复地址有多少个。
答：328=个。
6. 假设选用一片6264芯片和一片2764芯片构成内存储系统。
采用线选法控制片选端，至少需要多少条片选地址线若采用部分译码法控制片选端，至少需要多少条片选地址线采用全部译码法控制片选端，则需要多少条的片选地址线答：用线选法控制片选端，至少需要2条片选地址线；若采用部分译码法控制片选端，至少需要1条片选地址线；采用全部译码法控制片选端，则需要1条的片选地址线。
7.设某微型机的内存RAM 区的容量为128KB ，若用 2164 芯片构成这样的存储器，需多少片 2164至少需多少根地址线其中多少根用于片内寻址多少根用于片选译码答：需16片 2164；至少需8根地址线；其中7根用于片内寻址；1根用于片选译码。
8. 设有一个存储器系统，由2个8KB 的6264SRAM 芯片构成。
其中1#芯片的地址范围为0A6000H~0A7FFFH ，2#芯片的地址范围为0AA000H~0ABFFFH ，下图画出了74LS138译码器、存储器与8088CPU 的连接图，但只画出了连线图的一部分，请将电路连接图补充完整。
微机原理 第5章6章习题
；送基和当前地址高８位
； 210=1024送基本和当前字节计数初
；送基本和当前字节计数初值高８位
写入方式字：数据块传送，地址增量，禁止自动预置，写传 送，选择通道0
MOV OUT MOV OUT AL，10000100B 0BH，AL AL，00H 0AH，AL
写入屏蔽字：通道0屏蔽位清0
写入命令字： DACK 和DREQ为高电平，固定优先级，非存储 器间传送
A） 中断指令 B） 串操作指令 C） 输入/输 出指令 D） MOV指令 中断指令，串操作指令，MOV指令处理CPU内部寄 存器信息的．
• 3.如果认为CPU等待设备的状态信号是处于非工作状态(即踏 步等待),那么,在下面几种主机与设备数据传送方式中, Ａ 主 机与设备是串行工作的, Ｂ 主机与设备是并行工作 的, Ｃ 主程序与外围设备是并行运行的。 A) 程序查询方式; B) 中断方式; C) DMA方式 串行工作：按照时间顺序依次工作． 并行工作：同一时间处理多个工作． 并行运行：两个设备在同一时间一起运行的． 查询方式只要查询到一个外设空闲，就立即运行，不会在乎其 他外设的情况．运行完成后才查询另一个外设． 中断方式：同时有多个外设在运行．中断中还有中断． 和我们的边听歌，边看网页是一样的． DMA方式：由DMA和外设打交道，CPU处理另外的事情．因此， CPU的主程序和外设是并行工作的。
第5章习题
Байду номын сангаас
第五章
• 1、内存储器是计算机系统中的 存储 装置，用 来存放 程序 和 数据 。 • 2、半导体存储器分为 只读存储器ROM 和 随机存取存储器RAM 。 • 3、半导体存储器的性能指标 包括 存储容量 、 存取时间 、 功耗 、 可靠性 。 • 4 、将存储器与系统相连的译码片选方式有 线选 法和 地址译码选择 法。 • 5、 对2817A进行读操作，其引脚 = 0 ， = 1 ， = 0 。
微机原理与接口技术(第二版)课后习题答案
微机原理与接口技术（第二版）课后习题答案第1章作业答案1.1 微处理器、微型计算机和微型计算机系统三者之间有什么不同?解：把CPU(运算器和控制器)用大规模集成电路技术做在一个芯片上,即为微处理器。
微处理器加上一定数量的存储器和外部设备(或外部设备的接口)构成了微型计算机。
微型计算机与管理、维护计算机硬件以及支持应用的软件相结合就形成了微型计算机系统。
1.2 CPU在内部结构上由哪几部分组成?CPU应该具备哪些主要功能? 解：CPU主要由起运算器作用的算术逻辑单元、起控制器作用的指令寄存器、指令译码器、可编程逻辑阵列和标志寄存器等一些寄存器组成。
其主要功能是进行算术和逻辑运算以及控制计算机按照程序的规定自动运行。
1.3 微型计算机采用总线结构有什么优点?解：采用总线结构,扩大了数据传送的灵活性、减少了连线。
而且总线可以标准化,易于兼容和工业化生产。
1.4 数据总线和地址总线在结构上有什么不同之处?如果一个系统的数据和地址合用一套总线或者合用部分总线,那么要靠什么来区分地址和数据?解：数据总线是双向的(数据既可以读也可以写),而地址总线是单向的。
8086CPU为了减少芯片的引脚数量,采用数据与地址线复用,既作数据总线也作为地址总线。
它们主要靠信号的时序来区分。
通常在读写数据时,总是先输出地址(指定要读或写数据的单元),过一段时间再读或写数据。
1.8在给定的模型中，写出用累加器的办法实现15×15的程序。
解： LD A， 0LD H， 15LOOP：ADD A， 15DEC HJP NZ， LOOPHALT第 2 章作业答案2.1 IA-32结构微处理器直至Pentillm4,有哪几种?解：80386、30486、Pentium、Pentium Pro、Peruium II 、PentiumIII、Pentium4。
2.6 IA-32结构微处理器有哪几种操作模式?解：IA一32结构支持3种操作模式:保护模式、实地址模式和系统管理模式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
RD
CS OE
CS OE
CS OE
CS OE
≥≥
≥≥
≥≥
≥≥
Y6
Y7
BHE
A0
BHE
A0
2. 什么是 RAM 和 ROM？RAM 和 ROM 各有什么特点？
答：
RAM 是随机存储器，指计算机可以随机地、个别地对各个存储单元进行访问（读写）， 访问所需时间基本固定，同时其一般具有信息易失性，即当失去电源后，存储在 RAM 中 的信息全部丢失。
ROM 是只读存储器，对其内容只能读，不能写入。它的内容一般是预先写入后不再随 着计算机程序的运行而改变。ROM 通常用来存放固定不变的程序、汉字字型库及图形符号 等，由于它和读写存储器分享存储器的同一个地址空间，故人属于主存储器的一部分。 与 RAM 相比，其信息具有非易失性，即掉电后 ROM 中的信息仍会保留。
0
RAM1
1
1
0
0
0
0
0
1
1…1
1
（3）寻址范围
ROM 的地址寻址范围是 F0000H~F3FFFH，RAM 的地址寻址范围是 C0000H~C1FFFH。
（4）连接信号
A0 作为偶地址体选择信号， 作为奇地址体选择信号，A12~A1 作为片内寻址地
址用 A19~A13 产生片选信号。
由表 9-1 可知，在 A19~A13 中，发生变化的地址有 A17，A16 和 A13。利用 74LS138
第 4 章 习题参考答案
1. 按存储器在计算机中的作用，存储器可分为哪几类？简述其特点。
答：
存储器根据其在计算机系统中的作用分主存储器（内存）、辅助存储器（外存）和高 速缓冲存储器。
主存储器用来存 CPU 可直接访问的程序和数据，其特点是速度高 容量较少、每位 价格高。
外存储器用于存放当前不活跃的程序和数据，其速度慢、容量大、每位价格低。 高速缓冲存储器主要用于在两个不同工作速度的的部件之间起缓冲作用，如 CPU 和 内存间，其存取速度要比内存高，当然容量较小。
答：
（1）芯片选择
系统设计要求 ROM 扩充 16KB，由于芯片容量是 4K×8 位的 2763，故需要 4 片。同理， RAM 需要 4 片 6116。
（2）地址分配表 根据选择的芯片进行地址分配，A0 单独列出，用于和 分别作为偶地址体和奇地址 体的选择信号之一。由于芯片分别是 4KB 和 2KB，这样其片内寻址需要的地址线分别是 12 根和 11 根。因此，A12~A1 作为片内寻址与 4KB 的 ROM 地址连接；A11~A1 作为片内寻 址与 2KB 的 RAM 地址连接。这样，产生片选信号的地址就应该是 A19~A13. 根据题目要求，分配给 ROM 和 RAM 的地址分别从 F0000H 和 C0000H 开始，填写地址 分配表为：
C
B
A
输出
1
1
0
ROM0
1
1
0
1
1
1
ROM1
1
1
1
0
0
0
RAM0
C
0
0
0
B
A
0
0
0
RAM1
0
0
0
（6）硬件连接图 74LS138 连线图如上
A11 A1 D15 D8
D7 D0
RD WR
Y0 A12
A12 A1 D15 D8 D7 D0
A10 A0 D7 D0 RAM0 高
CS OE WR
A10 A0 D7 D0 RAM0 低
CS OE WR
≥≥
≥≥
A11 A0 D7 D0 RAM1 高
CS OE WR
A10 A0 D7 D0 RAM1 低
CS OE WR
≥≥
≥≥
BHE
A0
BHE
A0
A11 A0 D7 D0
A11 A0 D7 D0
A11 A0 D7 D0
A11 A0 D7 D0
ROM0 高
ROM0 低
ROM1 高
Байду номын сангаас
ROM1 低
表 9-1 地址分配表
A19 A18 A17 A16 A15 A14 A13 A12 A11 … A1 A0
1
1
1
1
0
0
0
0
0…0
0
ROM0
1
1
1
1
0
0
0
1
1…1
1
1
1
1
1
0
0
1
0
0…0
0
ROM1
1
1
1
1
0
0
1
1
1…1
1
1
1
0
0
0
0
0
0
0…0
0
RAM0
1
1
0
0
0
0
0
0
1…1
1
1
1
0
0
0
0
0
1
0…0
7. 若用 1K×1 位的 RAM 芯片组成 16K×8 位的存储器 需要多少片芯片 在 CPU 的地址线中有多少位参与片内寻址 多少位用做芯片组选择信号
答：
每片 RAM 的容量是 1K×1 位，要组成 1K×8 位的存储器需要 8 片，所以共需要 16× 8=128 片。CPU 的 A1~A10 共 10 位参与片内寻址，其余可用于片选信号。
译码器的功能，将 A17，A16 和 A13 作为 74LS138 的输入线，A19，A15 和 A14 作为 74LS138
的控制线，再加上 M/ 控制信号。
（5）译码
由于 74LS138 的输入是按 A17，A16 和 A13 的顺序连接到 C、B、A 输入端的，所以得
到：
A17 A16 A13
5.主存储器的主要技术指标有哪些？
答：
主存储器的主要技术指标有主存容量、存储器存取时间、存储周期和可靠性。
6. 8086CPU 与存储器连接时要考虑哪几方面的因素？
答：
由于 8086 是 16 位 CPU，需要的数据线应该是 16 位，一般芯片是 8 位，就需要配对 组成 16 位的数据；利用译码器产生片选信号。
3. 什么是多层次存储结构？它有什么作用？
答：
存储器的性能是计算机性能的最主要指标之一，其目标是大容量、高速度和低成本。 因此，应该在系统结构的设计上扬长避短，采用多层存储结构构成一个较为合理的存储 系统。多层存储结构是一个金字塔的结构，距塔尖最近的（即与 CPU 越近）速度越快， 容量越小，单位价格也较贵；距塔尖最远的容量较大，而速度较慢，单位价格也较便宜。 其作用是获得最佳性价比。
8. 在 8086 系统中，若要从存储器奇地址体中读 1 个字节数据，列出存储器 有关的控制信号和它们的有效逻辑电平信号。
答： 高位字节有效信号，低电平； 读信号，高电平； 写信号，高电平；M/ 存
储器/IO 访问信号，高电平。
9. 在 8086 系统中，试用 4K×8 位的 EPROM2732 和 2K×8 位的静态 6116 以 及 74LS138 译码器，构成一个 16KB 的 ROM（从 F0000H 开始）和 8KB 的 RAM （从 C0000H 开始），设 CPU 工作于最小模式。试画出硬件连接图，写出 ROM 和 RAM 的地址范围。