微机原理4：8088CPU的外部特性..

此二信号可用于控制数据收发器进行数据的收或发
2. 读写控制引脚（续6）
-SS0（System Status 0）

最小组态模式下的状态输出信号 它与IO/-M和DT/-R一道，通过编码指示CPU 在最小组态下的 8 种工作状态（ IO/-M,DT/-R ,-SS0 ）： 1. 取指（000） 5. 中断响应（100） 2. 存储器读（001） 6. I/O读（101） 3. 存储器写（010） 7. I/O写（110） 4. 过渡状态（011） 8. 暂停（111）
中间8位地址引脚，输出、三态
在访问存储器或外设时，提供20位地址
中中间8位的地址A15～A8
1. 数据和地址引脚（续2）
A19/S6～A16/S3（Address/Status）

地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第1个时钟周期输
出高4位地址A19～A16

在访问外设的第1个时钟周期全部输出低电 平（访问外设时不使用） 其他时间输出状态信号S6～S3
总线周期
存储器读
IO/-M
低
-WR
高
-RD
低
存储器写 I/O读 I/O写
低 高 高
低 高 低
高 低 高
2. 读写控制引脚（续4）
READY



存储器或I/O口就绪，输入、高电平有效,表示 外设或存储器准备好； 在总线操作周期中，8088 CPU会在第3个时钟 周期的前沿测试该引脚 如果测到高电平（有效），CPU直接进入第4个 时钟周期 如果测到无效，CPU将插入等待周期Tw CPU在等待周期中仍然要监测READY信号，有 效则进入第4个时钟周期，否则继续插入等待周 期Tw
8088
VCC A15 A16/S3 A17/S4 A18/S5 A19/S6 -SS0 (HIGH) MN/-MX -RD HOLD (-RQ0/-GT0) HLDA (-RQ1/-GT1) -WR (-LOCK) IO/-M (-S2) DT/-R (-S1) DEN (-S0 ) ALE -INTA -TEST READY RESET
2. 读写控制引脚（续5）
-DEN（Data Enable）


数据允许，输出、三态、低电平有效 有效时，表示当前数据总线上正在传送数据。
数据发送/接收，输出、三态 该信号表明当前总线上数据的流向 高电平时数据自CPU输出（发送） 低电平时数据输入CPU（接收）
DT/-R（Data Transmit/Receive）
说明： 1、符号/,(),2、引脚号
4.1 8088的引脚信号和总线形成

外部特性表现在其引脚信号上，要特别注意：


引脚功能——指引脚信号的定义、作用；通常采用 英文单词或其缩写表示
信号流向——输出？输入？双向？
Fra Baidu bibliotek


有效方式——高/低电平；上升/下降沿有效（触发）
三态能力——低电平、高、高阻

就是从端点量去，对电源端呈现非常高的阻抗值， 这时流经的电流非常小，可判定为断路（CPU不 再控制该引脚）
2. 读写控制引脚（续1）
IO/-M（Input and Output/Memory）
I/O或存储器访问，输出、三态 该引脚输出高电平时，表示CPU将访问I/O端 口，这时地址总线A15～A0提供16位I/O口地址 该引脚输出低电平时，表示CPU将访问存储 器，这时地址总线A19～A0提供20位存储器地 址
第四章
微处理器外部特性
第4章 微处理器外部特性
教学重点
学习芯片

引脚


工作方式
工作时序
8088的引脚
GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
多CPU系统还用到输入输出协处理器8089和总线仲裁 器8289 两种组态构成两种不同规模的应用系统
4.1.1 8088的两种组态模式（续）

IBM PC/XT机采用最大组态模式 本课程以最小组态模式为例讲述
4.1.2 最小组态的引脚信号
1. 2. 3. 4. 5.
数据和地址线
读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚
引脚信号的表示方法
4.1.1 8088的两种组态模式
8088之33脚：
最小组态模式
MN/MX
构成小规模的应用系统
8088本身提供所有的系统总线信号 最大组态模式
构成较大规模的应用系统，例如可以接入数值协处理 器8087，或构成多CPU系统；
8088和总线控制器8288共同形成系统总线信号
1. 数据和地址引脚
AD7～AD0（Address/Data）

地址/数据分时复用引脚，双向、三态
在访问存储器或外设的总线操作周期中，这 些引脚在第1个时钟周期输出存储器或I/O端口 的低8位地址A7～A0 其他时间用于传送8位数据D7～D0

？什么是分时复用
1. 数据和地址引脚（续1）
A15～A8（Address）

S6～S3的定义
S6恒为低电平； S5中断允许标志IF的状态；
S3和S4反应CPU对当前段寄存器的使用状态。
（见课本P100表4-1）
2. 读写控制引脚
ALE（Address Latch Enable）
地址锁存允许，输出、三态、高电平有效 ALE引脚高有效时，表示复用引脚： AD7～AD0和A19/S6～A16/S3正在传送地址 信息 由于地址信息在这些复用引脚上出现的时 间很短暂，所以系统可以利用ALE信号将 地址信息锁存起来

2. 读写控制引脚（续2）
-WR（Write）
写控制，输出、三态、低电平有效 有效时，表示CPU正在写出数据给存储器或 I/O端口

-RD（Read）
读控制，输出、三态、低电平有效 有效时，表示CPU正在从存储器或I/O端口 读入数据

2. 读写控制引脚（续3）

IO/-M、-WR 和-RD 是最基本的控制信号 三者组合后，可产生4种基本的总线操作