多晶硅刻蚀特性的研究
多晶硅栅极刻蚀过程中边缘刻蚀缺陷的研究及改善
多晶硅栅极刻蚀过程中边缘刻蚀缺陷的研究及改善作者：任昱聂钰节唐在峰来源：《科技资讯》2017年第25期DOI：10.16661/ki.1672-3791.2017.25.087摘要：刻蚀缺陷是半导体制程中最关键和最基本的问题，理想的等离子体刻蚀工艺过程中，刻蚀气体必须完全参与反应而形成气态生成物，最后由真空泵抽离反应室。
但实际上，多晶硅栅极等离子体刻蚀过程中，生成的反应聚合物（polymer）无法由真空泵抽离反应室而附着在刻蚀腔壁上，造成反应室的污染，有些甚至附着在晶圆表面而形成元器件的微粒子污染，造成产品良率下降甚至报废。
本文通过改变调整刻蚀工艺参数等方式，成功解决了多晶硅栅极刻蚀工艺制程中反应生成物转变为微粒子污染物这一问题，使得产品良率提升了3%，刻蚀反应腔体保养时数延长了一倍，晶圆报废率降低了0.03%。
关键词：多晶硅刻蚀干法刻蚀等离子体栅极刻蚀缺陷中图分类号：TN305.7 文献标识码：A 文章编号：1672-3791（2017）09（a）-0087-05随着微电子技术的发展，使器件的特征尺寸（Critical Dimension，简称CD）不断缩小，使得集成度不断提高，功耗降低，器件性能提高。
在微电子学中，特征尺寸通常指集成电路中半导体器件的最小尺寸，如MOSE管的栅极关键尺寸，特征尺寸是衡量集成电路设计和制造工艺水平的重要参数。
但是特征尺寸越小，栅极的尺寸容差要求就变得越来越严格，尤其是大尺寸的12寸晶圆硅片的应用，使得工艺控制变得更加苛刻。
例如按照刻蚀容差绝对值应控制在10%之内，对于45nm工艺节点，容差绝对值要小于5nm[1]。
在先进的多晶硅栅极工艺中，刻蚀腔之间CD偏差值匹配度已经小于1nm，而高的CD精度意味着工艺步骤的可重复性需要做到完美。
与此同时，由于堆叠结构越来越复杂，刻蚀过程中反应物和生成物也相应地增加，另外刻蚀反应腔体也要承担更多的工艺刻蚀内容，于是刻蚀反应腔体的匹配和工艺的可重复性，已经成为等离子体刻蚀中很大的挑战。
多晶硅刻蚀工艺
多晶硅刻蚀工艺
多晶硅刻蚀是一种重要的半导体工艺步骤，它可以通过化学反应
将多晶硅转化为低电阻或高电阻硅材料。
该工艺通常使用非晶硅或其
他绝缘材料作为掩模，以控制刻蚀模式和形状。
多晶硅的刻蚀过程可以通过干法或湿法来实现。
在干法工艺中，
刻蚀介质通常是气体混合物，如氟化物和氯化物。
这种方法足够快速，对环境的污染较小，但需要高温和特殊的反应器。
在湿法工艺中，刻
蚀介质是强酸和强碱，例如氢氟酸和五氧化二磷。
这种方法刻蚀速度
较慢，但比较容易操作，成本也相对较低。
多晶硅的刻蚀必须控制好方向性和等深度，以获得高质量的硅材料。
此外，刻蚀过程中还需要注意反应的选择性，以免影响整个工艺
流程的稳定性和可靠性。
总之，多晶硅刻蚀工艺是制造半导体器件中的重要步骤，经过多
年的研究和改进已经变得更为成熟、可靠。
多晶干法刻蚀
多晶干法刻蚀是一种重要的半导体工艺步骤，主要应用于制造集成电路。
以下是关于多晶干法刻蚀的详细解释：
1. 刻蚀多晶硅时，必须确保掩膜上的尺寸准确地转移到多晶硅上。
2. 刻蚀后的轮廓也非常重要，例如，如果多晶硅刻蚀后栅极侧壁有倾斜，可能会屏蔽后续工艺中源极和
漏极的离子注入，导致杂质分布不均，同时沟道的长度会随栅极倾斜的程度而改变。
3. 对sio2的刻蚀选择比要足够高，这是因为需要去除阶梯残留，避免多晶硅电极间短路的发生。
同时，
多晶硅一般覆盖在很薄的栅极氧化层上，如果氧化层被完全刻蚀，则氧化层下的源极和漏极区域可能会被快速刻蚀。
4. 选择适当的刻蚀气体也是非常重要的。
CF4、SF6等F原子为主的等离子体是常用的刻蚀气体，但这类
气体也存在负载效应，即被刻蚀材料裸露在等离子体中面积较大的区域时刻蚀速率比在面积较小的区域时慢，导致局部刻蚀速率的不均匀。
5. 在干法刻蚀中，多晶硅相对于氮化硅和二氧化硅下层的选择性较差，因此需要非常精确地优化干蚀刻
配方和蚀刻时间的精细控制。
6. 另外，对于多晶硅的干法刻蚀，控制其过度刻蚀也非常重要。
这是因为过度刻蚀可能会导致多晶硅的
电阻不均匀。
总之，多晶干法刻蚀是一项复杂的工艺步骤，涉及精确的尺寸控制、化学选择性和物理特性考虑等多个方面。
多晶硅的生产工艺及研究
多晶硅的生产工艺及研究1.引言多晶硅是一种重要的半导体材料，广泛应用于太阳能电池、集成电路和微电子设备中。
它具有较高的电导率和热导率，因此在能源转换和电子器件方面具有巨大的应用潜力。
本文将介绍多晶硅的生产工艺及相关研究。
2.多晶硅的制备方法多晶硅的制备方法通常包括以下几个步骤：2.1原料制备：将硅砂经过粉碎、筛分和洗涤等处理，得到纯度较高的硅粉。
2.2单晶硅的生长：将硅粉在高温环境下进行还原反应，得到单晶硅块。
2.3多晶硅的制备：将单晶硅块经过熔化、晶化和切割等处理，得到多晶硅块。
2.4多晶硅片的制备：将多晶硅块经过切割、抛光和清洗等处理，得到多晶硅片。
3.多晶硅的电化学沉积法电化学沉积法是一种制备多晶硅的重要方法。
它利用电解质中的离子进行电极反应，沉积出多晶硅薄膜或纳米颗粒。
该方法具有简单、可控性强和成本低等优点，广泛应用于太阳能电池和微电子器件中。
4.多晶硅的激光熔化法激光熔化法是一种利用激光高能量密度对硅材料进行局部熔化和凝固的方法。
该方法可以获得高纯度、低缺陷的多晶硅薄膜，并具有较高的结晶度和电学性能。
该方法广泛应用于太阳能电池的制备中。
5.多晶硅的晶体生长技术多晶硅的晶体生长技术是一种通过控制晶界生长来提高多晶硅的结晶质量和电学性能的方法。
该技术包括定向凝固法、温度梯度法和溶液热法等。
这些方法通过调节温度梯度和晶体生长速度等参数，可以获得较大晶界能量和较高的晶界能垂直度，从而提高多晶硅的结晶质量和电学性能。
6.多晶硅的表面处理技术多晶硅的表面处理技术是一种通过改变表面形貌和化学性质来改善多晶硅的光吸收性能和光电转换效率的方法。
常用的表面处理技术包括湿法刻蚀、化学气相沉积和表面涂覆等。
这些技术可以形成纳米结构、提高表面反射率和降低表面缺陷密度，从而提高多晶硅的光吸收性能和光电转换效率。
7.多晶硅的尺寸效应研究多晶硅的尺寸效应研究是一种通过调控多晶硅的尺寸和形貌来改善其电学性能和光电转换效率的方法。
多晶硅刻蚀工艺
多晶硅刻蚀工艺
多晶硅刻蚀是一种基础的半导体加工工艺，用于制作太阳能电池、集成电路等器件。
该工艺主要利用化学反应来刻蚀多晶硅表面，以达到所需的形状和尺寸。
在该工艺中，通常会使用一种名为氢氟酸的强酸来刻蚀多晶硅表面，并且需要在特定的气氛中进行。
多晶硅刻蚀工艺可以根据所需的形状和尺寸进行优化，以获得最佳的结果。
通常，通过调整刻蚀时间、刻蚀速率、刻蚀深度等参数来实现优化。
此外，在多晶硅刻蚀过程中，还需要注意控制刻蚀剂的浓度、温度和搅拌速度等因素，以确保刻蚀均匀和稳定。
最终，通过多次刻蚀和清洗处理，可以得到所需的多晶硅结构和形状。
多晶硅刻蚀工艺在半导体制造行业中应用广泛，尤其是在太阳能电池制造中。
通过优化多晶硅刻蚀工艺，可以提高太阳能电池的转换效率，并降低制造成本。
- 1 -。
硅刻蚀
硅刻蚀技术简介在半导体制程中，单晶硅与多晶硅的刻蚀通常包括湿法刻蚀和干法刻蚀，两种方法各有优劣，各有特点。
湿法刻蚀即利用特定的溶液与薄膜间所进行的化学反应来去除薄膜未被光刻胶掩膜覆盖的部分，而达到刻蚀的目的。
因为湿法刻蚀是利用化学反应来进行薄膜的去除，而化学反应本身不具方向性，因此湿法刻蚀过程为等向性。
湿法刻蚀过程可分为三个步骤：1) 化学刻蚀液扩散至待刻蚀材料之表面；2) 刻蚀液与待刻蚀材料发生化学反应； 3) 反应后之产物从刻蚀材料之表面扩散至溶液中，并随溶液排出。
湿法刻蚀之所以在微电子制作过程中被广泛的采用乃由于其具有低成本、高可靠性、高产能及优越的刻蚀选择比等优点。
但相对于干法刻蚀，除了无法定义较细的线宽外，湿法刻蚀仍有以下的缺点：1) 需花费较高成本的反应溶液及去离子水；2) 化学药品处理时人员所遭遇的安全问题；3) 光刻胶掩膜附着性问题；4) 气泡形成及化学腐蚀液无法完全与晶片表面接触所造成的不完全及不均匀的刻蚀。
基于以上种种原因，这里就以下三个方面着重介绍下干法刻蚀。
1、硅等离子体刻蚀工艺的基本原理干法刻蚀是利用射频电源使反应气体生成反应活性高的离子和电子，对硅片进行物理轰击及化学反应，以选择性的去除我们需要去除的区域。
被刻蚀的物质变成挥发性的气体，经抽气系统抽离，最后按照设计图形要求刻蚀出我们需要实现的深度。
干法刻蚀可以实现各向异性，垂直方向的刻蚀速率远大于侧向的。
其原理如图所示，生成CF基的聚合物以进行侧壁掩护，以实现各向异性刻蚀。
刻蚀过程一般来说包含物理溅射性刻蚀和化学反应性刻蚀。
对于物理溅射性刻蚀就是利用辉光放电，将气体解离成带正电的离子，再利用偏压将离子加速，溅击在被蚀刻物的表面，而将被蚀刻物质原子击出（各向异性）。
对于化学反应性刻蚀则是产生化学活性极强的原(分)子团，此原(分)子团扩散至待刻蚀物质的表面，并与待刻蚀物质反应产生挥发性的反应生成物（各向同性），并被真空设备抽离反应腔。
多晶硅纳米线的湿法刻蚀及光学性质研究
开发研究多晶硅纳米线的湿法刻蚀及光学性质研究刘波(江西新能源科技职业学院，江西新余338012)摘要:介绍了采用湿法刻蚀的方法来制备多晶硅纳米线，通过扫描电镜、反射率测试和XRD晶形分析等手段来对制备样岛的形貌和光学性质进行表征。
通过实验研究HF浓度、AgNOs浓度、H2O2浓度、反应时间对硅纳米线表面形貌和漫反射率的影响，从而得到刻蚀的最佳条件,制备出低反射率而又均匀的多晶硅纳米线材料。
关键词:湿法刻蚀；多晶硅;硅纳米线；反射率1硅材料及其物理特性1.1硅纳米线概念所谓纳米线，是一种在横向上被限制在100nm以下，纵向上没有限制的一维材料。
硅纳米线是一种新型的一维半导体纳米材料，线体直径一般在10nm左右，内晶核实单晶硅，外层有一层Si。
?包覆层。
硅纳米线可以通过紫外光电子刻蚀、反应性离子刻蚀、金属有机物化学气相沉积等方法制备得到。
在场效应晶体管、单电子探测器、双向电子泵、双重门电路、纳米线阵列方面都有硅纳米线的应用。
1.2硅纳米线特性1.2.1载流子浓度与迁移率载流子浓度和迁移率是半导体材料最基本的电学特性。
掺杂硅纳米线的电阻率很低，所以通过掺杂可提高硅纳米线的载流子浓度。
高载流子浓度对半导体能带有重要影响，从而对半导体光吸收边附近的吸收特性有若干重要的影响,最终导致带隙随载流子浓度变化。
1.2.2场发射特性场发射是利用肖特基效应，将指向导体表面的强电场(即所谓的提拉电场)作用于导体的表面，使其表面势垒降低、变窄，当势垒的宽度窄到可以与电子波长相比拟时，电子的隧道效应开始起作用，部分高能电子就可顺利穿透表面势垒进入真空。
2实验讨论在这次试验中,我们通过改变HF浓度、AgNOs浓度、HQ?浓度、反应时间，来制备不同的硅纳米线样品。
每个实验只改变一个条件作为自变量,其他条件则完全相同，通过阶梯性改变自变量的值来得到不同的硅纳米线样品组。
使用紫外分光光度计测试样品组反射率,分析实验测试结果，得到自变量最佳条件。
超薄多晶硅的掺杂、钝化及光伏特性研究
第51卷第3期2022年3月人㊀工㊀晶㊀体㊀学㊀报JOURNAL OF SYNTHETIC CRYSTALS Vol.51㊀No.3March,2022超薄多晶硅的掺杂、钝化及光伏特性研究宋志成1,2,杨㊀露2,张春福1,刘大伟2,倪玉凤2,张㊀婷2,魏凯峰2(1.西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安㊀710071;2.青海黄河上游水电开发有限责任公司西安太阳能电力分公司,西安㊀710000)摘要:本文对70nm 超薄多晶硅的掺杂工艺㊁钝化性能及光伏特性进行了研究㊂确定了70nm 超薄多晶硅的掺杂工艺,研究表明当离子注入剂量为3.2ˑ1015cm -3,在855ħ退火20min 时,70nm 超薄多晶硅的钝化性能可以达到与常规120nm 多晶硅相当的水平,且70nm 多晶硅的表面掺杂浓度达到5.6ˑ1020atoms /cm 3,远高于120nm 掺杂多晶硅的表面掺杂浓度(2.5ˑ1020atoms /cm 3)㊂基于70nm 超薄多晶硅厚度减薄和高表面浓度掺杂的特点,较低的寄生吸收和强场钝化效应使得在大尺寸(6英寸)直拉单晶硅片上加工的N 型TOPCon 太阳能电池的光电转换效率得到明显提升,主要电性能参数表现为:电流I sc 升高20mA,串联电阻R s 降低,填充因子FF 增加0.3%,光电转换效率升高0.13%㊂关键词:TOPCon 太阳能电池;多晶硅;掺杂;离子注入;钝化接触;寄生吸收;光电转换效率中图分类号:TM914.4㊀㊀文献标志码:A ㊀㊀文章编号:1000-985X (2022)03-0434-07Doping ,Passivation and Photovoltaic Properties of Ultra-Thin Poly-Silicon SONG Zhicheng 1,2,YANG Lu 2,ZHANG Chunfu 1,LIU Dawei 2,NI Yufeng 2,ZHANG Ting 2,WEI Kaifeng 2(1.Key Laboratory of Wide Bandgap Semiconductor Materials and Devices,Ministry of Education,School of Microelectronics,Xidian University,Xi an 710071,China;2.Xi an Solar Power Branch of Qinghai Huanghe Hydropower Development Co.,Ltd.,Xi an 710000,China)Abstract :The doping process,passivation and photovoltaic properties of 70nm ultra-thin poly-silicon were studied in this paper.The optimal doping process for 70nm ultra-thin poly-silicon was identified,the results show that when the ion implantation dose is 3.2ˑ1015cm -3and annealed at 855ħfor 20min,the passivation properties of 70nm ultra-thin poly-silicon is comparable to that of conventional 120nm poly-silicon,and the surface doping concentration value of 5.6ˑ1020atoms /cm 3for 70nm ultra-thin poly-silicon is achieved,which is much higher than that of 120nm doped poly-silicon (2.5ˑ1020atoms /cm 3).Based on the characteristic of reduced thickness and heavy doping for 70nm ultra-thin poly-silicon,the conversion efficiency of TOPCon solar cells processed on large area (6inch)Cz wafers significantly improves due to the low parasitic absorption and excellent filed passivation effect.The I sc is increased by 20mA and 0.3%improvement of FF ,leading to an absolute efficiency gain of 0.13%for the champion conversion efficiency,as well as low series resistance.Key words :TOPCon solar cell;poly-silicon;doping;ion implantation;passivation contact;parasitic absorption;photoelectric conversion efficiency㊀㊀㊀收稿日期:2021-12-16㊀㊀作者简介:宋志成(1985 ),男,湖北省人,硕士研究生㊂E-mail:songzhicheng@ ㊀㊀通信作者:杨㊀露㊂E-mail:yanglu2468@0㊀引㊀㊀言近年来,载流子选择性钝化接触的应用使晶硅太阳能电池的光电转换效率得到很大的提升[1-2]㊂据报道,德国Fraunhofer ISE 研究所开发的N 型背面全金属接触的隧穿氧化物钝化接触(tunnel oxide passivated contact,TOPCon)电池效率达到了25.8%的世界纪录[3-4],并且在P 型单晶氧化物多晶硅(Poly-Si)钝化接触叉指背接触(interdigital back contact,IBC)电池上实现高达26.1%的效率[5]㊂此外,由于TOPCon 电池与行业内现有产线的钝化发射结及背表面接触电池(passivated emitter and rear cell,PERC)具有高度的工艺和设㊀第3期宋志成等:超薄多晶硅的掺杂㊁钝化及光伏特性研究435㊀图1㊀TOPCon 电池结构图Fig.1㊀Structure of TOPCon solar cells 备兼容性,使其成为下一代晶硅电池技术升级的主要方向,TOPCon 电池的结构图如图1所示㊂TOPCon 电池较高的效率优势主要来源电池背面的钝化接触结构,该钝化接触结构由一层超薄的隧穿氧化层二氧化硅和掺杂多晶硅层组成,不仅具有优异的钝化性能和良好的接触性能,而且可以将金属接触与硅基体分离开,从而显著降低金属接触区域的复合,可以极大提升太阳能电池的转换效率㊂产业化多晶硅钝化接触太阳能电池设计中的一个关键因素是多晶硅层的厚度㊂多晶硅层,通常是高浓度掺杂[6-7],厚度为100~300nm [8-9],由于多晶硅寄生吸收的影响,会导致太阳能电池的短路电流(J sc )有显著的降低[10-11]㊂新加坡SERIS 研究所开发的双面monoPoly 6英寸大面积太阳能电池获得了23.4%[12-13]的转换效率,同时天合光能研发的大面积钝化接触太阳能电池的转换效率进一步提升至24.58%[14]㊂但至今为止,关于多晶硅的大部分工作都应用于太阳能电池的背面,并且使用了较厚的多晶硅层(至少大于70nm)[13-15]㊂而光学模拟结果表明多晶硅层厚度应该尽可能地减少[16-17]㊂但是,在不影响界面化学钝化的前提下,超薄多晶硅层的精准掺杂仍然是一项具有挑战性和关键的任务㊂同时,基于离子注入技术对小于100nm 厚度的多晶硅进行磷掺杂,并将其应用于产业化电池中的研究甚少㊂本文不仅对70nm 超薄多晶硅的掺杂特性㊁钝化性能进行了研究,并将磷掺杂超薄多晶硅应用于产业化6英寸(1英寸=2.54cm)大面积钝化接触电池中,所制备的钝化接触电池的电流和光电转换效率得到了明显提升㊂1㊀实㊀㊀验本实验采用158.75mm ˑ158.75mm 规格的N 型Cz 硅片,电阻率范围为0.3~2.1Ω㊃cm,少子寿命ȡ500μs㊂隧穿氧化层的生长和本征多晶硅的沉积由Tempress 公司生产的5管式量产设备完成,采用低压化学气相沉积(low pressure chemical vapor deposition,LPCVD)法生长隧穿氧化层和本征多晶硅㊂此设备可一次性直接完成隧穿氧化层的生长和多晶硅的沉积,且在低压下完成生长工艺,具有成膜致密㊁整舟均匀性好㊁产量大㊁生长速度快㊁工艺成熟等优点㊂采用凯世通ipv-3000机台实现不同离子注入剂量的掺杂㊂实验过程使用到的测试仪器有:电化学电容-电压(electrochemical capacitance-voltage profiler,ECV)测试仪测试样品表面掺杂浓度和掺杂结深,WCT-120Sinton 模块测试对称结构的钝化性能,SENTECH 800激光椭偏仪测试多晶硅的沉积厚度,IV 测试仪测试电池的电性能参数㊂钝化性能监控结构的制备过程:双面制绒后的硅片经过双面刻蚀,再沉积隧穿氧化层和本征多晶硅,然后经过离子注入㊁退火和双面镀膜工艺完成钝化结构的制作,最后经过烧结炉高温烧结完成制作,其结构如图2所示㊂表征钝化性能的参数有隐开路电压i V oc ㊁J 0和寿命,当测试结构钝化性能越好时,i V oc 值越高,寿命越高,J 0值越低㊂图2㊀Poly-Si(N +)钝化性能测试结构Fig.2㊀Poly-Si(N +)passivation performance test structure TOPCon 电池的制备工艺流程如图3所示,首先将原始硅片经过碱制绒形成金字塔陷光结构,再将制绒后的硅片在850~1000ħ进行低压硼扩散,完成前表面发射结掺杂工艺㊂然后进行刻蚀工艺去除硼扩散过程中硅片侧面形成的横向PN 结和正面的硼硅玻璃,并对非扩散面进行抛光处理㊂采用LPCVD 在硅片背面沉积1.5nm 的二氧化硅层和本征多晶硅层㊂通过离子注入磷和高温热处理实现多晶硅层的重掺杂和非晶相到多晶相的转变㊂再通过优化的清洗技术去除正面绕镀的多晶硅层,并在正面沉积钝化叠层薄膜,起到钝化和减少反射的作用㊂最后在电池正反面印刷金属电极收集光生载流子㊂436㊀研究论文人工晶体学报㊀㊀㊀㊀㊀㊀第51卷图3㊀TOPCon电池的制备工艺流程Fig.3㊀Preparation process of TOPCon solar cell2㊀结果与讨论2.1㊀120nm Poly-Si(N+)掺杂曲线与钝化性能常规120nm厚度的多晶硅匹配的离子注入剂量为2.6ˑ1015cm-3,退火条件为875ħ热处理20min,其掺杂曲线和钝化性能如图4所示㊂从图中可看出,120nm掺杂多晶硅的表面掺杂浓度为2.5ˑ1020atoms/cm3,掺杂结深为0.35μm,此时钝化性能达到最优,隐开路电压i V oc为736mV,J0为2fA/cm2㊂图4㊀120nm Poly-Si(N+)上(a)掺杂分布与(b)钝化性能测试Fig.4㊀Doping concentration distribution(a)and passivation performance(b)of120nm Poly-Si(N+)2.2㊀70nm薄Poly-Si的掺杂工艺优化与钝化性能多晶硅沉积的反应气体为高纯硅烷(SiH4),采用炉口和炉尾两个进气口的设计,在高温环境下热分解形成多晶硅薄膜沉积在硅片表面,反应式如下所示:SiH4ʏңSiˌ+2H2ʏ(1)当沉积温度㊁反应压力和气体流量一定时,沉积时间对多晶硅生长厚度有重要影响㊂基于前期实验数据,在沉积时间分别为1300s㊁1700s㊁2100s的工艺条件下可制备厚度90nm㊁120nm和150nm的多晶硅薄膜㊂采用片内测试5点求平均值的方式获得实验数据,并绘制沉积时间与薄膜厚度的散点图,线性拟合得出图5(a)㊂图5㊀(a)多晶硅厚度与沉积时间线性拟合曲线;(b)沉积时间1050s时多晶硅厚度的实际测试值Fig.5㊀(a)Liner fitting curve of poly-silicon thickness and deposition time;(b)value of poly-silicon thickness underdeposition time of1050s㊀第3期宋志成等:超薄多晶硅的掺杂㊁钝化及光伏特性研究437㊀从图5(a)可以看出,沉积时间与多晶硅厚度基本呈线性关系,且对时间变化敏感㊂当沉积时间为2100s时,多晶硅测试厚度为150nm,当沉积时间为1700s时,多晶硅测试厚度为120nm,因此可以通过该曲线预测沉积特定厚度的多晶硅所需要的沉积时间㊂从图中延长线上可以预测,当沉积时间小于1400s 时,可以沉积100nm以下的多晶硅,而当设定沉积时间为1050s时,可生长70nm的本征多晶硅㊂图5(b)为沉积时间1050s时多晶硅厚度的实际测试值,其中取炉口㊁炉中和炉尾三个位置各一片,每片测试5个点,共15个测试点,可以看出实际测试的多晶硅厚度为(70ʃ2)nm,与图5(a)拟合曲线预测的数值基本一致㊂图6为120nm和70nm厚度多晶硅的监控片外观图,可以看出不同厚度的多晶硅对应不同的颜色,可直接从监控片外观进行辨别,这对电池生产过程中多晶硅膜层厚度的监控具有重要指导意义㊂图6㊀沉积120nm和70nm厚度多晶硅的监控片外观图Fig.6㊀Appearance of monitoring wafers deposited with thicknesses of120nm and70nm deposited poly-silicon 此处研究离子注入剂量和退火温度对70nm多晶硅掺杂和钝化性能的影响㊂当离子注入设备稳定运行时,主要通过控制离子注入剂量来调整掺杂浓度,而改变离子注入剂量本质上就是改变离子注入机反应腔体内传输皮带的运行速度㊂当基于产线现有设备进行工艺,多晶硅厚度的减薄会对离子注入剂量要求较高,导致传输带的运行速度太慢,这将不利于设备的稳定运行,产生粘片或卡片的情况㊂故本文同时对70nm薄多晶硅的隧穿氧化层生长工艺进行了优化㊂2.2.1㊀离子注入剂量的影响图7为不同离子注入剂量下多晶硅磷掺杂分布和钝化性能的曲线,样品1至样品3采用的离子注入剂量分别为2.4ˑ1015/cm3㊁2.8ˑ1015/cm3和3.2ˑ1015/cm3㊂其中3.2ˑ1015/cm3为离子注入机台所能实现的最高注入剂量,得到的掺杂曲线如图7(a)所示㊂图7㊀不同条件下Poly-Si(N+)的掺杂分布与钝化性能Fig.7㊀Doping concentration distribution and passivation performance of poly-Si(N+)in different conditions 从图中可以看出,离子注入剂量的增加对多晶硅的掺杂分布和钝化性能影响较小㊂在相同的退火条件下,随离子注入剂量增加,表面掺杂浓度有微弱升高,即当离子注入剂量由2.4ˑ1015cm-3升高到3.2ˑ1015cm-3时,表面掺杂浓度由5.44ˑ1020atoms/cm3升高至6.49ˑ1020atoms/cm3㊂而钝化性能随离子注入剂量的升高呈现先微弱升高后不变的趋势,其中2.4ˑ1015cm-3注入剂量的隐开路电压均值为735mV,2.8ˑ1015cm-3和3.2ˑ1015cm-3注入剂量的隐开路电压均值为737mV㊂此时磷掺杂多晶硅与硅基底形成了良好的隧穿438㊀研究论文人工晶体学报㊀㊀㊀㊀㊀㊀第51卷效应㊂当离子注入剂量为2.8ˑ1015cm-3和3.2ˑ1015cm-3时,隐开路电压均值保持在737mV,表明磷掺杂多晶硅的钝化性能已达到最优,故制作电池确定离子注入的最佳剂量㊂电池电性能测试结果如表1所示㊂从表1可以看出,随离子注入剂量升高,电池的开路电压升高,电流升高,串联电阻R s降低,填充因子FF升高,电池的光电转换效率升高㊂当离子注入剂量为3.2ˑ1015cm-3时,电池开路电压最高为689mV,接触性能好,光电转换效率最高㊂同时,在同一退火条件下,低离子注入剂量对应的多晶硅层表面激活的磷原子较少,影响电池的接触性能,导致串联电阻R s升高,填充因子FF降低㊂而对于较高的离子注入剂量,掺杂多晶硅层的场钝化效果提升较明显,且表面激活的磷原子多,电池的表面钝化和接触性能均得到较大改善,使电池的转换效率得到提高㊂表1㊀基于不同离子注入剂量掺杂的TOPCon电池的I-V参数Table1㊀I-V parameters of TOPCon solar cells doped with different ion implantation doses Group V oc/V I sc/A R s FF/%E ta/%2.4ˑ10150.68510.390.002080.0622.612.8ˑ10150.68610.400.001980.5322.803.2ˑ10150.68910.420.001780.7823.01 2.2.2㊀退火时间的影响固定隧穿氧化层生长温度和多晶硅的沉积时间,采用相同的离子注入剂量3.2ˑ1015cm-3,相同的退火温度855ħ,研究退火时间对磷掺杂特性的影响,退火时间分别为15min㊁20min㊁25min㊂图8㊀不同退火时间下Poly-Si(N+)的掺杂分布和钝化性能Fig.8㊀Doping concentration distribution and passivation performance of Poly-Si(N+)annealing for different time 图8为不同退火时间的磷掺杂多晶硅掺杂曲线和钝化性能测试结果,由图中可以看出,当氧化层厚度和退火温度一定时,随退火时间延长,掺杂结深增加,即当退火时间从15min增加至20min和25min时,掺杂结深由0.2μm增加至0.25μm和0.3μm㊂表面浓度稍有下降,但均保持在5.2ˑ1020atoms/cm3以上,而隐开路电压均值i V oc呈现先升高后降低的现象,在退火时间为20min时达到最高值736mV,钝化性能达到最优㊂综合以上得出70nm多晶硅的最优掺杂条件为:离子注入剂量3.2ˑ1015/cm3,在855ħ退火20min时,其钝化性能可与120nm poly-Si(N+)的钝化性能相媲美,此时70nm掺杂多晶硅的表面掺杂浓度为5.6ˑ1020atoms/cm3,高于120nm掺杂多晶硅的表面掺杂浓度(2.7ˑ1020atoms/cm3),而高表面浓度更有利于电池的金属接触特性㊂2.3㊀基于70nm Poly-Si(N+)电池的电性能研究基于以上最优实验结果,制备70nm掺杂多晶硅的TOPCon电池,实验同时制作120nm掺杂多晶硅的TOPCon电池作为对比组,图9为不同厚度多晶硅的掺杂曲线,电池电性能测试结果如表2所示㊂㊀第3期宋志成等:超薄多晶硅的掺杂㊁钝化及光伏特性研究439㊀图9㊀不同厚度多晶硅的掺杂曲线Fig.9㊀Doping concentration distribution of Poly-Si(N+)with different thickness表2㊀基于不同厚度多晶硅的TOPCon电池的I-V参数Table2㊀I-V results of TOPCon solar cells featuring with different thickness of poly-silicon Group V oc/V I sc/A R s FF/%E ta/%70nm Poly-Si0.69110.470.002081.3023.34 120nm Poly-Si0.69110.450.002381.0023.21从图9可知70nm超薄多晶硅的表面掺杂浓度远高于120nm多晶硅的表面掺杂浓度,且70nm超薄Poly-Si电池效率具有明显的优势(见表2)㊂主要参数表现在电流I sc升高20mA,串联电阻R s降低,填充因子FF增加0.3%㊂其中电流升高是因为背面多晶硅减薄后寄生吸收减小,降低了背面多晶硅吸光的损失,而串联电阻降低和填充因子升高是因为70nm多晶硅表面掺杂浓度升高导致电池接触变好,因此70nm超薄Poly-Si电池效率得到明显提升㊂3㊀结㊀㊀论通过调整隧穿氧化层生长工艺和多晶硅沉积时间,制备了70nm超薄的本征多晶硅,并对离子注入剂量和退火时间进行了优化,确定了70nm超薄多晶硅的最优掺杂工艺㊂研究表明对于70nm超薄多晶硅,离子注入剂量的增加对多晶硅的掺杂分布和钝化性能影响较小,而退火时间对掺杂结深影响较大,这是因为工艺优化后的隧穿氧化层能够阻挡大量的磷原子进入基体硅,此时退火时间对掺杂结深的影响占主导作用㊂工艺优化后,70nm超薄多晶硅的钝化性能达到最优,与120nm Poly-Si(N+)的钝化水平相当,隐开路电压i V oc 平均值可达到736mV,且此时70nm超薄多晶硅的表面掺杂浓度是常规120nm的约2倍,达到5.6ˑ1020atoms/cm3㊂基于70nm多晶硅的高表面浓度掺杂和厚度减薄的特点,对应TOPCon电池的电流I sc 升高㊁串联电阻R s降低,填充因子FF升高,电池的光电转换效率得到明显提升㊂参考文献[1]㊀NANDAKUMAR N,RODRIGUEZ J,KLUGE T,et al.21.6%monoPoly TM cells with in situ interfacial oxide and poly-Si layers deposited byinline PECVD[C]//2018IEEE7th World Conference on Photovoltaic Energy Conversion(WCPEC).June10-15,2018,Waikoloa,HI,USA.IEEE,2018:2048-2051.[2]㊀CHEN Y,CHEN D,ALTERMATT P P,et al.25%large area industrial silicon solar cell[C].Learning From History and Future Perspective.in:36th EUPVSEC,Marseille,France,Proc.36th EUPVSEC,2019.[3]㊀GREEN M A,KEITH E,YOSHIHIRO H,et al.Solar cell efficiency tables(version49)[J].Progress in Photovoltaics,2017,25(1):3-13.[4]㊀RICHTER A,BENICK J,FELDMANN F,et al.N-type Si solar cells with passivating electron contact:identifying sources for efficiencylimitations by wafer thickness and resistivity variation[J].Solar Energy Materials and Solar Cells,2017,173:96-105.[5]㊀HAASE F,HOLLEMANN C,SCHÄFER S,et ser contact openings for local poly-Si-metal contacts enabling26.1%-efficient POLO-IBCsolar cells[J].Solar Energy Materials and Solar Cells,2018,186:184-193.[6]㊀PADHAMNATH P,WONG J,NAGARAJAN B,et al.Metal contact recombination in monoPoly TM solar cells with screen-printed&fire-throughcontacts[J].Solar Energy Materials and Solar Cells,2019,192:109-116.440㊀研究论文人工晶体学报㊀㊀㊀㊀㊀㊀第51卷[7]㊀WU Y,STODOLNY M K,GEERLIGS L J,et al.In-situ doping and local overcompensation of high performance LPCVD polysilicon passivatedcontacts as approach to industrial IBC cells[J].Energy Procedia,2016,92:427-433.[8]㊀FELDMANN F,FELLMETH T,STEINHAUSER B,et rge area TOPCon cells realized by a PECVD tube process[C]//36th EuropeanPhotovoltaic Solar Energy Conference and Exhibition.2019.[9]㊀DUTTAGUPTA S,NANDAKUMAR N,PADHAMNATH P,et al.mono Poly TM cells:large-area crystalline silicon solar cells with fire-throughscreen printed contact to doped polysilicon surfaces[J].Solar Energy Materials and Solar Cells,2018,187:76-81.[10]㊀LIMODIO G,YANG G,GE H,et al.Front and rear contact Si solar cells combining high and low thermal budget Si passivating contacts[J].Solar Energy Materials and Solar Cells,2019,194:28-35.[11]㊀REITER S,KOPER N,REINEKE-KOCH R,et al.Parasitic absorption in polycrystalline Si-layers for carrier-selective front junctions[J].Energy Procedia,2016,92:199-204.[12]㊀DUTTAGUPTA S,NANKAKUMAR N,RODRIGUEZ J W,et al.monoPoly TM Technology platform for enabling passivated-contacts in PERC/Tproduction lines[C].The SNEC Scientific Conference,2019.[13]㊀NANDAKUMAR N,RODRIGUEZ J,KLUGE T,et al.Approaching23%with large-area monoPoly cells using screen-printed and fired rearpassivating contacts fabricated by inline PECVD[J].Progress in Photovoltaics:Research and Applications,2018:pip.3097. [14]㊀CHEN D M,CHEN Y F,WANG Z G,et al.24.58%total area efficiency of screen-printed,large area industrial silicon solar cells with thetunnel oxide passivated contacts(i-TOPCon)design[J].Solar Energy Materials and Solar Cells,2020,206:110258.[15]㊀CHEN Y F,CHEN D M,LIU C F,et al.Mass production of industrial tunnel oxide passivated contacts(i-TOPCon)silicon solar cells withaverage efficiency over23%and modules over345W[J].Progress in Photovoltaics:Research and Applications,2019,27(10):827-834.[16]㊀LING Z P,XIN Z,WANG P Q,et al.Double-sided passivated contacts for solar cell applications:an industrially viable approach toward24%efficient large area silicon solar cells[M]//Silicon Materials:IntechOpen,2019:.[17]㊀RÖMER U,PEIBST R,OHRDES T,et al.Recombination behavior and contact resistance of n+and p+poly-crystalline Si/mono-crystalline Sijunctions[J].Solar Energy Materials and Solar Cells,2014,131:85-91.。
多晶硅刻蚀oes光谱
多晶硅刻蚀oes光谱
多晶硅刻蚀是一种用于制作半导体器件的工艺，其中，OES（Optical Emission Spectroscopy，光学发射光谱）被广泛用于监测刻蚀过程中的化学反应。
在多晶硅刻蚀过程中，通常使用的刻蚀剂是氢氟酸（HF）和硝酸（HNO3）的混合物。
当这种混合液与多晶硅表面接触时，会产生化学反应，硅与氢氟酸和硝酸反应生成二氧化硅（SiO2）和其他气体（如硅烷（SiH4）和水（H2O））。
OES技术可以用来监测这些化学反应，因为每种气体在燃烧时都会产生特定的光谱线。
通过测量和分析这些光谱线，可以得到关于刻蚀过程中反应速率和产物组成的详细信息，从而帮助控制刻蚀过程，保证刻蚀品质。
总的来说，多晶硅刻蚀中的OES光谱技术，是一种重要的在线监测手段，可以帮助实现高效、精准的半导体器件生产。
掺磷多晶硅工艺及其腐蚀速率的研究
1引言微加工工艺技术主要分为表面加工和体加工两大类，其中表面加工是指在衬底表面进行薄膜的生长和刻蚀的一种工艺手段[1]。
多晶薄膜淀积即是半导体制造工艺过程中常用的表面加工工艺，以其进行磷杂质掺杂的多晶硅薄膜可作为MOS 器件中至关重要的结构———栅极的材料。
掺磷多晶硅在腐蚀过程中有时会出现严重的过腐蚀现象，削弱了用于注入掩蔽的氧化层的阻挡效果，从而造成严重的工艺控制问题[2]。
因此，准确控制掺磷多晶硅工艺及其腐蚀速率对MOS 器件具有极重要意义。
2扩散理论及掺磷多晶硅工艺实验2.1扩散原理扩散工艺的基本物理过程是在高温下将杂质离子导入衬底点阵，以形成一定分布[3]，从而改变半导体的导电性质，它是半导体制造中最基本的掺杂手掺磷多晶硅工艺及其腐蚀速率的研究李洪海，孔明（中国电子科技集团公司第四十七研究所，沈阳110032）摘要:为更好掌握掺磷多晶硅腐蚀速率的变化规律，进而保障和改进MOS 晶体管的栅极质量，从直接影响腐蚀速率的关键工步，包括多晶硅掺磷的均匀性及掺磷后表面氧化层处理两个方面入手，对扩散原理、掺杂方式、三氯氧磷热分解过程、掺磷多晶硅等原理进行了阐述,并分析了薄膜质量与各项工艺参数的关系。
先通过理论分析，确定在同等工艺条件下，掺磷时间以及掺磷后表面氧化层处理方法是直接影响掺磷多晶硅腐蚀速率的关键工艺，然后在工艺实验中实际监控腐蚀速率的变化，对不同掺磷时间以及掺磷后处理方式的样片进行对比验证，从测试结果中确定最佳工艺条件。
本研究可为掺磷多晶硅工艺质量控制方法提供依据。
关键词:扩散；三氯氧磷；LPCVD 工艺；多晶硅；掺磷多晶硅；腐蚀DOI:10.3969/j.issn.1002-2279.2019.01.003中图分类号:TN405文献标识码:A 文章编号:1002-2279（2019）01-0010-03Study on Phosphorus Doped Polysilicon and Etch RateLI Honghai,Kong Ming(The 47th Institute of China Electronics Technology Group Corporation,Shenyang 110032,China )Abstract:In order to gain a better grasp of the change rule of the etch rate of phosphorus-doped polysilicon and further guarantee and improve the gate quality of MOS transistors,the diffusion principle,doping method,thermal decomposition process of phosphorus oxychloride,phosphorus-doped polysilicon and other principles are expounded from two aspects that directly affect the etch rate,including the uniformity of phosphorus doping of polysilicon and the treatment of surface oxide layer after phosphorus doping,and the relationship between the film quality and various process parameters is analyzed.Firstly,through theoretical analysis,it is determined that under the same process conditions,the phosphorus doping time and the surface oxidation layer treatment method after phosphorus doping are the key processes that directly affect the etch rate of phosphorus doped polysilicon.Then,the change of etch rate is actually monitored in the process experiment,and the samples of different phosphorus doping time and phosphorus doping post-treatment methods are compared and verified,and the best process conditions are determined from the test results.The study can provide basis for quality control methods of phosphorus doped polysilicon process.Key words:Diffusion;POCL 3;LPCVD;Polysilicon ;Phosphorus doped polysilicon ;Etch作者简介：李洪海（1982—），男，辽宁省沈阳市人，工程师，主研方向：半导体技术。
多晶硅刻蚀特性的研究
多晶硅刻蚀特性的研究随着硅珊MOS器件的出现，多晶硅渐渐成为先进器件材料的主力军。
文章主要对多晶硅刻蚀的特性进行研究，希望能够给相关人士一定的借鉴。
标签：多晶硅；刻蚀；研究1 硅和多晶硅刻蚀的介绍硅栅（Poly Gate）的干法刻蚀：随着晶体管尺寸的不断缩小对硅栅的刻蚀就越具有挑战性。
因为受到光刻线宽的限制，为达到最后的CD线宽要求往往需要先对光阻进行缩小处理，然后进一步往下刻蚀。
BARC打开后，再以光阻为阻挡层将TEOS打开。
接着把剩余的光阻去除，再以TEOS作为阻挡层对硅栅进性刻蚀。
为了保护栅极氧化层不被损伤，通常要把硅栅的刻蚀分成几个步骤：主刻蚀、着陆刻蚀和过刻蚀。
主刻蚀通常有比较高的刻蚀率但对氧化硅的选择比较小。
通过主刻蚀可基本决定硅栅的剖面轮廓和关键尺寸。
着陆刻蚀通常对栅极氧化层有比较高的选择比以确保栅极氧化层不被损伤。
一旦触及到栅极氧化层后就必须转成对氧化硅选择比更高的过刻蚀步骤以确保把残余的硅清除干净而不损伤到栅极氧化层。
Cl2，HBr，HCl是硅栅刻蚀的主要气体，Cl2和硅反应生成挥发性的SiCl4而HBr和硅反应生成的SiBr4同样具有挥发性。
为了避免伤及栅极氧化层，任何带F基的气体如CF4，SF6，NF3都不能在过刻蚀的步骤中使用。
2 硅和多晶硅刻蚀的结构我们介绍一个Logic刻蚀的程式，刻蚀多晶硅的结构包括PR，SION，Poly，Oxide。
多晶硅的线宽要求非常小。
如图1所示。
在MOS器件中，掺杂的LPCVD多晶硅是用做栅极的导电材料。
掺杂多晶硅线宽决定了有源器件的栅长，并会影响晶体管的性能。
因此，CD控制是很关键的。
多晶硅栅的刻蚀工艺必须对下层栅氧化层有高的选择比并具有非常好的均匀性和可重复性。
同时也要求高度的各向异性，因为多晶硅栅在源/漏的注入过程中起阻挡层的作用。
倾斜的侧壁会引起多晶硅栅结构下面部分的掺杂。
刻蚀多晶硅（硅）通常是一个三步工艺过程。
这使得在不同的刻蚀步骤中能对各向异性刻蚀和选择比进行优化。
多晶硅离子刻蚀代加工
多晶硅离子刻蚀代加工多晶硅离子刻蚀代加工技术是一种新型的加工技术，它可以为各种硅结构制品提供高质量的加工服务。
这种技术利用离子束来实现硅片和多晶硅的加工，它可以获得清晰的图形结构和精细的外形。
本文介绍了多晶硅离子刻蚀代加工技术的基本原理，原理应用，步骤和正确加工过程的细节。
一、多晶硅离子刻蚀代加工技术的基本原理多晶硅离子刻蚀代加工技术是一种由硅片和多晶硅结构制品加工而成的新型技术，它是一种基于离子束来实现硅片和多晶硅的加工。
离子束的方向受抛射的电路的控制，可把一定量的离子束射向硅片或多晶硅上，可以实现硅片和多晶硅的刻蚀，代替传统的加工技术。
离子刻蚀代加工技术利用负电荷离子来实现加工，其可以把微米尺度的规整图形结构和精细的外形完美成型。
离子束的准确控制，可以把多晶硅表面的裂纹减少，可以把硅片的表面细节处理得更精细。
二、多晶硅离子刻蚀代加工技术的应用原理多晶硅离子刻蚀代加工技术具有良好的加工精度、快速加工和高质量加工等优势，因此被广泛用于各种硅结构制品的加工。
多晶硅离子刻蚀代加工技术可以用于多晶硅集成电路（IC）材料上，可以清除掉多晶硅表面的污垢，避免影响IC的性能。
它还可以用于多晶硅光学结构上，可以提高多晶硅的光学性能，使多晶硅的表面更加光滑。
多晶硅离子刻蚀代加工技术还可以用于硅片制品上，可以实现硅片外形的精细加工，提高硅片表面质量。
离子刻蚀代加工技术可以在硅片表面形成规整的图形结构，可以改善硅片的抗氧化性能。
三、多晶硅离子刻蚀代加工技术的加工过程多晶硅离子刻蚀代加工技术的整个加工过程包括准备工作、离子刻蚀代加工、喷涂表面处理、聚焦和图形微调这几个步骤。
（1）准备工作：在多晶硅离子刻蚀代加工之前，要做好准备工作，包括加载和清理仪器，以及对硅片和多晶硅的表面处理。
（2）离子刻蚀代加工：离子刻蚀代加工是完成加工的关键步骤，要控制抛射的离子束的方向，来实现精确刻蚀。
离子刻蚀代加工不仅可以达到高精度，还可以把多晶硅表面的裂纹减少，从而提高多晶硅的质量。
POCL3多晶掺杂工艺的应用研究基础科研总结
POCL3多晶掺杂工艺的应用研究一、课题来源1、由于多晶采用注磷掺杂剂量特别大，注入时间比较长，严重占用了注入的产能，使得注入成为VDMOS不断上量的瓶颈工序；POCL3掺杂的引入能够缓解注入机的压力，同时释放注入的产能用于其他工序注入，提升VDMOS月产能；2、按照原多晶掺杂流程，需要在多晶注入后再增加一道多晶去胶，而改为POCL3掺杂后只需用5%HF作业简单的后处理，可以减少多晶表面因去胶的颗粒沾污。
同时，原工艺多晶注磷加多晶去胶的单片成本是10.31元，新工艺POCL3多晶掺杂的单片成本是5.91元，POCL3工艺节省的成本近一倍，更能起到将本的作用。
3、多晶注入掺杂到一定程度后很难再提升掺杂浓度，且即使提升成本却更大；但POLCL3通过工艺时间的改变能比较方便的实现此功能；对后续产品可靠性的提升及改善余地更大。
二、科研目标1、POCl3多晶掺杂工艺的应用研究；2、对POCL3掺杂工艺进行优化，保证产品一致性和稳定性；3、固化POCL3掺杂工艺的作业流程及作业方法。
技术措施：更改多晶掺杂流程，变更前VDMOS产品多晶掺杂均采用GSD离子注入机多晶注磷的方式进行，流程为：●多晶淀积↓●多晶注磷（GSD离子注入机）↓●多晶去胶变更后VDMOS多晶掺杂采用POCL3多晶掺杂，流程为：●多晶淀积↓●三氯氧磷预淀积（Centrotherm 12-1# 炉管）其中，三氯氧磷预淀积整个工序包含了掺杂预淀积和预淀积的后处理过程。
三、成本预算1、主材费用：24片*300元=7200元；2、加工流片费用：18片*（9.9+9+5.91+4.32）元+6片*（9.9+9+5.91）元=673元3、成本合计：7873元四、研究过程及措施根据公司产能扩充的要求，多晶掺杂由于使用注入机注入的方式做片，因此成为制约产能提升的关键因素。
多晶掺杂工艺采用注入方式，不仅极大占用注入机产能，增加一步去胶工序，且流程长、单片成本较高。
等离子体刻蚀多晶硅
等离子体刻蚀多晶硅与刻蚀SiO2相同，选择合适的化学物质刻蚀多晶硅也需要考虑到以下几个因素：副产品挥发性、选择比和各向异性。
另一个需要考虑的因素是，Si表面普遍存在一层天然氧化层，这一氧化层需要在刻蚀初期，用额外的“穿透”步骤去除。
刻蚀多晶硅常采用含氟刻蚀剂，Si和F的化合物SiF4具有很好的挥发性。
然而采用SF6、CF4或CF4／O2刻蚀多晶硅时，等离子体中产生的F自由基的浓度很高，而聚合物的生成相对较少，因而刻蚀会倾向于各向同性。
上一节我们介绍SiO2的刻蚀时，曾提到降低相关氟的组分并增加碳的组分可以提高刻蚀的各向异性，降低自发刻蚀作用，增强离子诱发的刻蚀作用。
添加H2或使用CHF3可以实现这一点。
但这样做也会增加SiO2相对于Si的刻蚀速率，因为在Si上会优先生成一层聚合物。
这一点对刻蚀SiO2是适用的，但对刻蚀多晶硅并不适用，因为我们要提高刻蚀对下层SiO2的选择性。
因而采用含氟物质，难以同时保证各向异性和刻蚀多晶硅对SiO2的选择性。
若对各向异性要求并不高，可以在CF4中加入O2，因O2的加入，Si的刻蚀速率比SiO2的刻蚀速率增加的多，因而刻蚀Si对于SiO2的选择性就提高了，但此时刻蚀会更趋于各向同性。
对于氟化物来说，为了兼顾各向异性和选择性，可以在刻蚀过程中改变化学气体。
开始时选择刻蚀为各向异性，例如采用CF4／H2混合气体，当刻蚀快结束时，可以提高刻蚀对SiO2的选择性，如可采用CF4／O2混合气体。
但这一方法会使多晶硅或多或少地存在钻蚀。
刻蚀多晶硅要同时获得各向异性和良好的选择性，可采用氯化物刻蚀剂。
硅同Cl原子生成副产物的挥发性略低于同F原子生成副产物的挥发性，但仍可以接受。
氯化物如Cl2，HC1或SiCl4都可以用来刻蚀多晶硅。
同采用氟化物刻蚀相比较，氯化物中参与刻蚀的化学物质含量较低，因而对Si的侧向刻蚀相对少一些。
同时由于离子轰击的作用，纵向刻蚀速率显著增长。
这或者是由于离子轰击作用导致了表面化学键的断裂，或者是由于它增强产物的去除作用。