超大规模集成电路基础
超大规模集成电路.pptx
第29页/共155页
1）P阱CMOS集成电路工艺过程简介
一、硅片制备 二、前部工序
Mask 掩膜版
CHIP
29
第30页/共155页
• 掩膜1： P阱光刻
Si-衬底
P-well
具体步骤如下： 1．生长二氧化硅：
SiO2
Si-衬底
30
第31页/共155页
2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀
§1 双极型（NPN）集成电路工艺 (典型的PN结隔离工艺)
1
第2页/共155页
思考题
1.与分立器件工艺有什么不同？ 2.埋层的作用是什么？ 3.需要几块光刻掩膜版(mask)? 4.每块掩膜版的作用是什么？ 5.器件之间是如何隔离的？ 6.器件的电极是如何引出的？
2
第3页/共155页
1.衬底准备 2.第一次光刻——N+隐埋层扩散孔光刻
18
第19页/共155页
1.P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底， 在其上制作P阱。NMOS管做在P阱内， PMOS管做在N型衬底上。
19
第20页/共155页
P阱CMOS工艺
电连接时，P阱接最负电位，N衬底接最正 电位，通过反向偏置的PN结实现PMOS器件和 NMOS器件之间的相互隔离。P阱CMOS芯片剖 面示意图见下图。
艺有时已不满足要求，双阱工艺应 运而生。
26
第27页/共155页
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是在 N+或P+衬底上外延一层轻掺杂的外延层， 然后用离子注入的方法同时制作N阱和P阱。
27
第28页/共155页
双阱CMOS工艺
计算机的发展方向
计算机的发展方向
未来的计算机将以超大规模集成电路为基础，向巨型化、微型化、网络化与智能化的方向发展。
巨型化
巨型化是指计算机的运算速度更高、存储容量更大、功能更强。
目前正在研制的巨型计算机其运算速度可达每秒百亿次。
1985年，我国制造了运算速度为1亿次/秒的“银河Ⅰ号”1993年，我国研制成功运算速度为10亿次/秒的“银河Ⅱ号”
微型化
微型计算机已进入仪器、仪表、家用电器等小型仪器设备中，同时也作为工业控制过程的心脏，使仪器设备实现“智能化”。
随着微电子技术的进一步发展，笔记本型、掌上型等微型计算机必将以更优的性能价格比受到人们的欢迎。
网络化
随着计算机应用的深入，特别是家用计算机越来越普及，一方面希望众多用户能共享信息资源，另一方面也希望各计算机之间能互相传递信息进行通信。
计算机网络是现代通信技术与计算机技术相结合的产物。
计算机网络己在现代企业的管理中发挥着越来越重要的作用，如银行系统、商业系统、交通运输系统等。
智能化
计算机人工智能的研究是建立在现代科学基础之上。
智能化是计算机发展的一个重要方向，新一代计算机，将可以模拟人的感觉行为和思维过程的机理，进行“看”、“听”、“说”、“想”、“做”，具有逻辑推理、学习与证明的能力。
第八章 大规模集成电路
9
图8-2
RAM存储矩阵的示意图
2564（256个字，每个字4位）RAM存储矩阵的 （ 示意图。 如果X0＝Y0＝1，则选中第一个信息单元的4个 存储单元，可以对这4个存储单元进行读出或写入。
10
(2)RAM 的读写原理 （以图8－1为例） 以图8 为例） 当CS =０时，RAM被选中工作。 ０ 若 A11A10A9A8A7A6A5A4A3A2A1A0=000000000000 表示选中列地址为A11A10A9A8=0000 A =0000、行地址为 A7A6A5A4A3A2A1A0=00000000的存储单元。 此时只有X0和Y0为有效，则选中第一个信息单 元的k个存储单元，可以对这k个存储单元进行读出 或写入。
20
由1024×8的 RAM扩展为4096×8的RAM ×图8-11 RAM字扩展 ×
21
字位扩展 例：将1024×4的RAM扩展为2048×8 RAM。 × × 位扩展需2片芯片，字扩展需2片芯片，共需4片 芯片。 字扩展只增加一条地址输入线A10，可用一反相 器便能实现对两片RAM片选端的控制。 字扩展是对存储器输入端口的扩展， 位扩展是对存储器输出端口的扩展。
大规模集成电路从制造工艺的角度，也可以分为两大类 大规模集成电路从制造工艺的角度，也可以分为两大类: 一类为双极型，另一类是MOS型大规模集成电路 一类为双极型，另一类是 型大规模集成电路 应用大规模集成电路后，可以有效地提高电子设备的性能， 应用大规模集成电路后，可以有效地提高电子设备的性能， 可以大大减少设备的体积和重量， 可以大大减少设备的体积和重量，降低功耗
3
一、动态MOS反相器 动态 反相器
1.动态有比 动态有比MOS反相器 动态有比 反相器 2.动态无比 动态无比MOS反相器 动态无比 反相器
cmos工艺 特大规模集成电路
特大规模集成电路（VLSI）是指集成了数十万甚至上百万个晶体管的集成电路。
而CMOS工艺（Complementary Metal-Oxide-Semiconductor）是一种集成电路制造的工艺，能够在同一片硅片上同时集成N沟道MOS晶体管（NMOS）和P沟道MOS晶体管（PMOS）。
CMOS工艺具有低功耗、高噪声免疫、稳定性好等特点，因此被广泛应用于VLSI制造中。
一、CMOS工艺的发展历程1. 1963年，F本人rchild公司首次提出CMOS工艺的概念。
2. 1970年，Intel公司首次商用CMOS工艺推出了4404型静态RAM。
3. 1980年代，CMOS工艺逐渐成为集成电路制造的主流工艺。
4. 目前，CMOS工艺已经发展到了22纳米甚至更小的尺寸，实现了超大规模集成电路的制造。
二、CMOS工艺的特点1. 低功耗：CMOS工艺的核心特点之一是低功耗，因为在静止状态下只有漏电流，动态功耗也很小。
2. 高集成度：CMOS工艺可以在同一片硅片上制作出N沟道MOS 和P沟道MOS晶体管，实现了高集成度。
3. 高可靠性：CMOS工艺的结构简单，布局紧凑，使得集成电路具有高可靠性。
4. 抗干扰能力强：由于CMOS工艺的工作电压通常较低，抗干扰能力较强。
5. 稳定性好：CMOS工艺制造的集成电路具有稳定的工作性能，适用于各种应用场景。
三、CMOS工艺在VLSI制造中的应用1. 存储器：CMOS工艺制造的静态RAM、动态RAM等存储器具有高密度、低功耗等优点。
2. 微处理器：CMOS工艺制造的微处理器集成度高、功耗低，性能稳定。
3. 图像传感器：CMOS图像传感器由于功耗低、集成度高、成本低，正在逐渐取代CCD图像传感器。
4. 通信芯片：CMOS工艺制造的通信芯片集成度高、功耗低，适用于各种通信设备。
四、CMOS工艺面临的挑战1. 工艺尺寸：随着VLSI的发展，CMOS工艺的制造尺寸越来越小，制造难度增加。
超大规模集成电路物理设计 课程
超大规模集成电路物理设计课程摘要：一、超大规模集成电路物理设计的概念与重要性二、物理设计的基本流程与方法1.展平式物理设计流程2.层次化物理设计流程三、设计收敛的三大部分1.数据系统2.优化引擎3.分析引擎四、超大规模集成电路物理设计的理论与算法1.基础数学知识2.数据结构与文件格式3.物理设计阶段的详细论述正文：一、超大规模集成电路物理设计的概念与重要性超大规模集成电路（VLSI）物理设计是指在集成电路设计中，将电路图转换为实际电路布局的过程。
它涉及到对电路图的布图规划、模块划分、布局优化等操作，是集成电路设计中非常重要的一个环节。
物理设计的目标是在保证电路功能正确的同时，尽可能地减小芯片面积、降低功耗、提高性能。
二、物理设计的基本流程与方法物理设计的基本流程分为展平式物理设计流程和层次化物理设计流程两种。
1.展平式物理设计流程（自底向上）展平式物理设计流程是一种自底向上的设计方法，它从基本的晶体管开始，逐层构建电路模块，最终实现整个电路图的物理设计。
这种方法适用于较小规模的集成电路设计，其优点是设计过程直观，易于理解。
2.层次化物理设计流程（自上向下）层次化物理设计流程是一种自上向下的设计方法，它将整个电路图划分为多个层次，从高层次到低层次逐层进行物理设计。
这种方法适用于大规模集成电路设计，其优点是将大的设计划分为多个小的子设计，降低了设计难度。
三、设计收敛的三大部分设计收敛是指在物理设计过程中，通过不断优化和调整设计参数，使设计达到预定目标的过程。
设计收敛主要包括三个部分：数据系统、优化引擎和分析引擎。
1.数据系统数据系统负责对设计数据进行读取、处理和储存。
它包括各种数据处理算法和存储方法，用于保证设计数据的完整性和准确性。
2.优化引擎优化引擎是物理设计中负责优化设计参数的部分。
它根据设计目标和约束条件，对设计参数进行调整和优化，以达到设计收敛。
3.分析引擎分析引擎负责对设计结果进行分析和评估。
超大规模集成电路技术基础课件
Part
03
超大规模集成电路制造工艺
制造流程
制造流程概述
超大规模集成电路的制造流程包 括晶圆制备、外延层生长、光刻 、刻蚀、离子注入、化学机械抛
光、检测与封装等步骤。
晶圆制备
晶圆制备是超大规模集成电路制造 的第一步，涉及到单晶硅锭的切割 和研磨，以获得所需厚度的晶圆。
外延层生长
外延层生长是指在单晶衬底上通过 化学气相沉积等方法生长出与衬底 晶体结构相同或相似的单晶层。
解决方案3
加强环保监管和提高环保意识：通过加强环保监管和提 高环保意识，推动超大规模集成电路制造行业的可持续 发展。
Part
04
超大规模集成电路封装与测试
封装技术
芯片封装
将集成电路芯片封装在管 壳内，以保护芯片免受环 境影响和机械损伤。
封装材料
常用的封装材料包括陶瓷 、金属和塑料等，每种材 料都有其独特的优点和适 用范围。
制造设备
超大规模集成电路制造中需要使用到各种复杂的设备和工具，如光刻机、刻蚀机 、离子注入机、化学机械抛光机等。
制造中的挑战与解决方案
挑战1
高精度制造技术的挑战：随着集成电路规模的不断缩小 ，制造精度和工艺控制的要求也越来越高，需要不断改 进制造工艺和研发新的制造技术。
挑战2
制造成本的不断增加：随着技术不断进步，超大规模集 成电路的制造成本也在不断增加，需要寻求更经济、高 效的制造方法和工艺。
封装形式
根据集成电路的类型和应 用需求，有多种封装形式 可供选择，如DIP、SOP 、QFP等。
测试方法与设备
测试方法
包括功能测试、性能测试、可靠 性测试等，以确保集成电路的性
能和质量。
测试设备
大规模集成电路与超大规模集成电路
大规模集成电路与超大规模集成电路
随着电子科技的不断发展，集成电路得到了极大的发展与进步，其中包括了大规模集成电路（Large Scale Integration, LSI）和超大规模集成电路（Very Large Scale Integration, VLSI）。
首先来介绍一下大规模集成电路。
大规模集成电路是指将上千个晶体管、电容、电阻等离散元器件集成到一块硅片上，从而产生一个功能完整的电路系统。
使用大规模集成电路，能够大幅度降低电路成本、体积和功耗，提升系统性能和可靠性，因此在计算机、电信、工业自动化等领域得到了广泛应用。
而VLSI则更加高级和复杂，它所集成的晶体管数量比大规模集成电路还要多，一般超过了10万个，甚至可以达到数千万或更多的晶体管数量。
因此，VLSI要求制造工艺更加精密和先进，也需要更高的设计和布局能力。
VLSI广泛应用于高速通讯、人工智能、计算机芯片、超级计算机等领域。
总体来说，LSI和VLSI同样具有极高的集成度和可靠性，并提供了更强大的系统性能和更高的效率。
他们的不同之处在于，VLSI要求更高的技术要求和更复杂的设计，因此适用于更多的高端技术领域。
值得注意的是，虽然LSI和VLSI在大多数领域中具有广泛应用，但是还存在着一些技术瓶颈，如制造成本和技术难度等需要不断攻克。
因此，随着电子科技的不断发展和迭代，新的集成电路技术和应用也将不断涌现。
总之，集成电路的发展已经成为电子科技领域的重要标志之一。
LSI和VLSI代表了集成电路技术的顶峰，二者的发展都在推动科技进步和人类文明的发展。
超大规模集成电路
中规模集成电路（Medium Scale Integration：MSI）
发展现状
截至2012年晚期，数十亿级别的晶体管处理器已经得到商用。随着半导体制造工艺从32纳米水平跃升到下一 步22纳米，这种集成电路会更加普遍，尽管会遇到诸如工艺角偏差之类的挑战。值得注意的例子是英伟达的 GeForce 700系列的首款显示核心，代号‘GK110’的图形处理器，采用了全部71亿个晶体管来处理数字逻辑。 而Itanium的大多数晶体管是用来构成其3千两百万字节的三级缓存。Intel Core i7处理器的芯片集成度达到了 14亿个晶体管。所采用的设计与早期不同的是它广泛应用电子设计自动化工具，设计人员可以把大部分精力放在 电路逻辑功能的硬件描述语言表达形式，而功能验证、逻辑仿真、逻辑综合、布局、布线、版图等可以由计算机 辅助完成。
2工艺偏差：由于光刻技术受限于光学规律，更高精确度的掺杂以及刻蚀会变得更加困难，造成误差的可能性 会变大。设计者必须在芯片制造前进行技术仿真。
3更严格的设计规律：由于光刻和刻蚀工艺的问题，集成电路布局的设计规则必须更加严格。在设计布局时， 设计者必须时刻考虑这些规则。定制设计的总开销已经达到了一个临界点，许多设计机构都倾向于始于电子设计 自动化来实现自动设计。
晶体管在当时看来具有小型、高效的特点。1950年代，的电路充满了期待。然而，随着电路复杂程度的提升，技术问题对器件性能的影响逐渐引起了人们的 注意。
像计算机主板这样复杂的电路，往往对于响应速度有较高的要求。如果计算机的元件过于庞大，或者不同元 件之间的导线太长，电信号就不能够在电路中以足够快的速度传播，这样会造成计算机工作缓慢，效率低下，甚 至引起逻辑错误。
CMOS超大规模集成电路设计第四版教学设计 (2)
CMOS超大规模集成电路设计第四版教学设计一、教学目标本教学设计旨在帮助学生全面深入地学习CMOS超大规模集成电路设计的知识和技能，包括：1.掌握CMOS超大规模集成电路设计的基础概念和原理；2.理解逻辑门电路、时序电路、内存电路和高速电路的设计方法；3.熟悉计算机辅助设计工具和流程，能够使用EDA软件进行电路设计；4.能够进行电路仿真和验证，掌握文档编写和报告撰写的规范。
二、教学内容1. CMOS超大规模集成电路设计基础1.CMOS工艺简介2.CMOS逻辑门电路设计3.CMOS时序电路设计2. CMOS高速电路设计1.MOSFET特性和高速电路的基础概念2.器件参数提高技术3.时钟和电源噪声抑制技术4.输入输出电路技术3. CMOS内存电路设计1.静态RAM存储电路设计2.动态RAM存储电路设计3.Flash存储器电路设计4. 计算机辅助设计工具和流程1.EDA软件的使用方法2.电路设计流程和设计规范3.电路仿真和验证方法三、教学方法1.理论课程采用讲授、提问和讨论的方式，注重知识与实践相结合，鼓励学生自主学习和团队合作；2.实验课程通过模拟和仿真实验的方式进行，通过实际操作来深入理解电路设计的原理和流程；3.课外学习包括课堂练习、期末论文和实验报告，加强学生的自主学习和研究能力。
四、教学评价1.课堂测验：测试学生对所学知识的掌握程度；2.期末论文和实验报告：测试学生对电路设计理论和实践的掌握和分析能力；3.团队合作评估：测试学生的团队协作和沟通能力；4.进行课程改革，准确把握学生学习特点，不断提高教学效果。
《超大规模集成电路设计》考试习题(含答案)完整版
1．集成电路的发展过程经历了哪些发展阶段？划分集成电路的标准是什么？集成电路的发展过程:•小规模集成电路(Small Scale IC，SSI)•中规模集成电路(Medium Scale IC，MSI)•大规模集成电路(Large Scale IC，LSI)•超大规模集成电路(Very Large Scale IC，VLSI)•特大规模集成电路(Ultra Large Scale IC，ULSI)•巨大规模集成电路(Gigantic Scale IC，GSI）划分集成电路规模的标准2．超大规模集成电路有哪些优点？1. 降低生产成本VLSI减少了体积和重量等,可靠性成万倍提高,功耗成万倍减少.2.提高工作速度VLSI内部连线很短,缩短了延迟时间.加工的技术越来越精细.电路工作速度的提高,主要是依靠减少尺寸获得.3. 降低功耗芯片内部电路尺寸小,连线短,分布电容小,驱动电路所需的功率下降.4. 简化逻辑电路芯片内部电路受干扰小,电路可简化.5.优越的可靠性采用VLSI后，元件数目和外部的接触点都大为减少，可靠性得到很大提高。
6.体积小重量轻7.缩短电子产品的设计和组装周期一片VLSI组件可以代替大量的元器件,组装工作极大的节省,生产线被压缩,加快了生产速度.3．简述双阱CMOS工艺制作CMOS反相器的工艺流程过程。
1、形成N阱2、形成P阱3、推阱4、形成场隔离区5、形成多晶硅栅6、形成硅化物7、形成N管源漏区8、形成P管源漏区9、形成接触孔10、形成第一层金属11、形成第一层金属12、形成穿通接触孔13、形成第二层金属14、合金15、形成钝化层16、测试、封装，完成集成电路的制造工艺4．在VLSI设计中，对互连线的要求和可能的互连线材料是什么？互连线的要求低电阻值：产生的电压降最小；信号传输延时最小（RC时间常数最小化）与器件之间的接触电阻低长期可靠工作可能的互连线材料金属（低电阻率），多晶硅（中等电阻率），高掺杂区的硅(注入或扩散)（中等电阻率）5．在进行版图设计时为什么要制定版图设计规则？—片集成电路上有成千上万个晶体管和电阻等元件以及大量的连线。
大规模超大规模集成电路特点
大规模超大规模集成电路特点一、引言集成电路是现代电子技术的基础之一，它的发展历程经历了从小规模到大规模再到超大规模的过程。
随着科技的进步和市场需求的变化，超大规模集成电路（VLSI）已经成为当前集成电路领域中最重要和最具有竞争力的领域之一。
本文将从特点方面探讨VLSI。
二、定义超大规模集成电路是指在单个芯片上集成数百万、甚至数十亿个晶体管及其相关元器件，实现高度复杂功能的芯片。
与此相对应，大规模集成电路（LSI）则是指在单个芯片上集成数千到数百万个晶体管及其相关元器件。
三、特点1. 高度复杂性超大规模集成电路具有高度复杂性，它可以在一个小小的芯片上实现许多不同的功能。
这些功能可以包括处理器、存储器、通信设备等等。
由于这些功能非常多样化并且不断发展，因此VLSI需要具备极高的灵活性和可扩展性。
2. 高密度超大规模集成电路具有非常高的密度。
由于它可以在一个小小的芯片上实现许多不同的功能，因此需要在芯片上集成大量的晶体管和其他元器件。
这些元器件需要非常小的尺寸，以便能够在芯片上容纳更多的功能。
3. 高速度超大规模集成电路具有非常高的速度。
由于它可以在一个小小的芯片上实现许多不同的功能，因此需要具备非常高的处理速度和传输速度。
这些速度需要通过优化电路设计和使用高性能材料来实现。
4. 低功耗超大规模集成电路具有低功耗特性。
由于它可以在一个小小的芯片上实现许多不同的功能，因此需要尽可能减少功耗以延长电池寿命或减少能源消耗。
这些功耗需要通过优化电路设计和使用低功耗材料来实现。
5. 高可靠性超大规模集成电路具有非常高的可靠性。
由于它可以在一个小小的芯片上实现许多不同的功能，因此需要尽可能减少故障率以保证系统稳定运行。
这些可靠性需要通过优化电路设计和使用高品质材料来实现。
四、应用领域超大规模集成电路在各个领域都有广泛的应用。
其中最常见的应用包括计算机、通信、工业控制、医疗设备等等。
在这些领域中，VLSI可以实现高速度数据传输、高效能计算、精确测量和控制等功能。
超大规模集成电路基本线条 -回复
超大规模集成电路基本线条-回复什么是超大规模集成电路基本线条？在现代科技的快速发展和进步中，电子设备已经成为我们日常生活中不可或缺的一部分。
而这些电子设备中最基础的组成部分之一就是超大规模集成电路(VLSI)基本线条。
超大规模集成电路是指集成度非常高、在一块芯片上集成了极其复杂的电子元件和电子设备的集成电路。
超大规模集成电路基本线条是构成整个芯片的基本线路结构，由一系列的导线、连接器、晶体管等元件组成。
这些元件通过灵活的线路连接，使得芯片能够准确地传输、处理和存储信息。
基本线条不仅决定了芯片的整体结构和形状，还影响着芯片的运行速度、功耗和可靠性。
为什么超大规模集成电路基本线条如此重要？超大规模集成电路基本线条的重要性在于它决定了整个芯片的功能和性能。
基本线条的设计需要考虑电信号的传输速度、功耗和噪声等因素，以确保芯片的稳定工作和高效运行。
首先，超大规模集成电路基本线条决定了芯片的运行速度。
线路的长度、宽度和材料的选择直接影响了信号的传输速度。
通过优化线路的结构和尺寸，可以减少信号传输的延迟，提高芯片的运行速度。
其次，超大规模集成电路基本线条的设计还关乎芯片的功耗。
线路的长度和宽度会影响功耗的大小。
过长或过细的线路会导致电阻增加，从而增加功耗。
因此，在设计基本线条时，需要权衡芯片性能和功耗之间的平衡，以降低功耗和延长电池寿命。
此外，超大规模集成电路基本线条的设计还需考虑信号的传输可靠性。
在高密度的芯片上，线路之间存在较高的耦合和噪声干扰。
合理布局和使用屏蔽技术可以减少噪声干扰，提高信号传输的可靠性。
怎样设计超大规模集成电路基本线条？设计超大规模集成电路基本线条需要深入了解电子元器件的特性，掌握线路的布局技巧和信号传输的原理。
下面将一步一步介绍超大规模集成电路基本线条的设计过程。
1. 确定芯片功能和性能需求：首先，根据芯片的用途和应用场景确定芯片的功能和性能需求。
这些需求将直接影响线路的设计和布局。
超大规模集成电路技术的发展及应用
超大规模集成电路技术的发展及应用当我们使用电子设备的时候，我们可能会想到里面有微小的晶体管，而这些晶体管其实就是由超大规模集成电路技术制造而成。
超大规模集成电路技术已经成为计算机、电信、工业控制等各个领域不可或缺的一部分，而其发展也促进了人工智能的崛起。
本文将深入探讨超大规模集成电路技术的发展历程以及应用领域。
一、超大规模集成电路技术的发展历程超大规模集成电路技术是指将数十亿个晶体管以及其他电子元件集成在同一块芯片上的技术。
其发展始于20世纪60年代，当时的集成电路只能容纳几个甚至十几个晶体管。
但是随着技术的不断进步，1971年英特尔推出世界上第一款微处理器Intel 4004，这是一款袖珍的芯片，但是其内部已经集成了2300个晶体管。
而这也标志着超大规模集成电路技术的正式开始。
随后的几十年间，超大规模集成电路技术在制造精度、集成度、功率消耗、性能等方面得到了飞跃性的进展。
1985年，英特尔推出了第一款80386处理器，其内部集成了30万个晶体管，性能大大提升。
而到了2004年，英特尔的Pentium 4处理器内部集成了1.2亿个晶体管，而现在最新款的第十代酷睿处理器，内部已经集成了约180亿个晶体管。
可以说，超大规模集成电路技术的发展始终保持着迅猛的态势。
二、超大规模集成电路技术的应用领域目前，超大规模集成电路技术的应用场景非常广泛，几乎覆盖了人类社会的每一个角落。
以下将简要介绍一些常见的应用领域：1.计算机领域计算机是超大规模集成电路技术的主要应用领域之一。
几乎所有现代计算机都使用超大规模集成电路技术制造的芯片，无论是台式机、笔记本还是移动设备。
随着云计算、大数据等新技术的兴起，对计算机性能的要求越来越高，超大规模集成电路技术也随之得到了广泛应用。
2.电信领域电信领域也是超大规模集成电路技术的重要应用领域之一。
例如，手机、路由器、交换机等设备必须使用高性能、低功耗的芯片才能实现高速、稳定的通讯。
《工程学概论》超大规模集成电路基础
芯片（Chip, Die） 硅片（Wafer）
集成电路的成品率：
硅片上好的芯片数
Y= 硅片上总的芯片数
100%
成品率的检测，决定工艺的稳定性， 成品率对集成电路厂家很重要
集成电路的性能指标： 集成度 速度、功耗 特征尺寸 可靠性
集成电路发展的原动力：不断提高的性能/价格比
集成电路发展的特点：性能提高、价格降低
VDD
IN
OUT
Y
A1
A2
CMOS反相器
与非门：Y=A1A2
5.3 影响集成电路性能的因素和发展趋势
器件的门延迟： 迁移率 沟道长度
途径： 提高迁移率，如GeSi材料 减小沟道长度
电路的互连延迟： 线电阻（线尺寸、电阻率） 线电容（介电常数、面积）
互连的类别： 芯片内互连、芯片间互连
长线互连(Global) 中等线互连 短线互连(Local)
互连技术与器件特征尺寸的缩小 （资料来源：Solidstate Technology Oct.,1998）
多层互连
Motorata开发的六层Cu互连结构的相片
结束语
•
树立质量法制观念、提高全员质量意 识。20. 10.2420 .10.24Saturday , October 24, 2020
•
专注今天，好好努力，剩下的交给时 间。20. 10.2420 .10.241 0:2210:22:111 0:22:11 Oct-20
•
牢记安全之责，善谋安全之策，力务 安全之 实。202 0年10 月24日 星期六1 0时22 分11秒Saturday , October 24, 2020
•
相信相信得力量。20.10.242020年10月 24日星 期六10 时22分 11秒20 .10.24
大规模集成电路与超大规模集成电路
大规模集成电路与超大规模集成电路一、引言1.1 背景介绍1.2 任务意义二、大规模集成电路2.1 定义与特点2.2 历史发展2.3 优势与应用2.3.1 优势2.3.2 应用三、超大规模集成电路3.1 定义与特点3.2 历史发展3.3 优势与应用3.3.1 优势3.3.2 应用四、大规模集成电路与超大规模集成电路的比较4.1 基本概念比较4.2 技术差异比较4.3 性能差异比较五、未来发展趋势5.1 小型化与高性能5.2 芯片整合与功能增强5.3 应用领域拓展六、总结一、引言1.1 背景介绍近年来，随着科技的不断进步和人们对高效便捷的需求，集成电路技术得到了迅猛发展。
大规模集成电路（Large Scale Integrated Circuit，简称LSI）和超大规模集成电路（Very Large Scale Integrated Circuit，简称VLSI）作为其中两个重要的分支，被广泛应用于各个领域。
1.2 任务意义本文旨在对大规模集成电路和超大规模集成电路进行全面深入的探讨，比较它们的特点、优势以及应用领域，探讨未来发展趋势，为读者对集成电路技术有更深入的了解和认识。
二、大规模集成电路2.1 定义与特点大规模集成电路是指将数百个或数千个晶体管、电阻和电容等离散元件集成在一个芯片上的集成电路。
它的特点是规模较大，晶体管数量在1000到1亿个之间，单个芯片上能实现多种不同功能。
2.2 历史发展大规模集成电路的发展始于20世纪60年代。
随着工艺技术的进步和封装方式的改善，集成电路的规模不断扩大。
在过去几十年中，大规模集成电路在计算机、通信、军事等领域得到广泛应用。
2.3 优势与应用2.3.1 优势•高性能：大规模集成电路的高集成度使得电路运行速度更快，性能更强。
•低功耗：相比于离散元件电路，大规模集成电路通过集成化可以减少功耗。
•节省空间：大规模集成电路可以集成多个功能模块，减少了电路板的空间占用。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字集成电 数字集成电
Computer Department of SJTU
15
nMOS自对准制造工艺
n
7.自对准
¨ 去除表面的氧化层，在高温下通以含n型杂质
的气体（如磷）对源、漏区进行n扩散
¨ 多晶硅和下面的氧化层起着掩膜屏蔽的作用
（称为自对准）
数字集成电 数字集成电
数字集成电 数字集成电
Computer Department of SJTU
7
Cross-Section of CMOS Technology
数字集成电 数字集成电
Computer Department of SJTU
8
MOS管
n MOS管概述
nMOS自对准制造工艺 n MOS管工作原理 n MOS管的伏安特性 n MOS管的工作区间 n MOS管的电容特征 n MOS管的二级效应
Computer Department of SJTU
20
数字集成电 数字集成电
电子束掩模板的制作
在单面度铬的玻璃板上涂上一层对电子束 敏感的光刻胶 n 将用户提交的掩模板数据装入电子束制版 设备 n 将度铬玻璃板装入制版设备进行曝光 n 将曝光后的玻璃板进行显影，则在光刻胶 上形成了所需要的图形
n
数字集成电 数字集成电
Computer Department of SJTU
5
MOS管概述— — — — 符号表示
D D
G
G
S
S
NMOS Enhancement NMOS Depletion
D D
G
G
B
S
S
PMOS Enhancement
NMOS with Bulk Contact
Computer Department of SJTU
多不同的芯片设计图形
数字集成电 数字集成电
Computer Department of SJTU
22
半导体工艺所用到的技术
¨ 光制刻蚀剂（有机聚合物）
n n
正性----曝光后材料分子断开而成为更小分子（具有优越 性） 负性----曝光后材料分子连接而成为更大分子
n
材料的附加
¨ 氧化层的生成工艺 ¨ 离子注入 ¨ 化学汽相淀积
0.0
1.0
2.0
3.0
4.0
5.0
VDS (V) (a) ID as a function of VDS
1.0 2.0 VT VGS (V)
3.0
(b) √ ID as a function of VGS (for V DS = 5V).
数字集成电 数字集成电
NMOS Enhancement Transistor: W = 100 µm, L = 20 µm
数字集成电 数字集成电
Computer Department of SJTU
13
nMOS自对准制造工艺
n
5.刻蚀掉未被曝光的光刻胶
数字集成电 数字集成电
Computer Department of SJTU
14
nMOS自对准制造工艺
n
6.生成栅结构
¨ 将硅片上残留的光刻胶去除
µm) ¨ 用化学汽相淀积（CVD）方法淀积一层多晶硅
n
Computer Department of SJTU
21
数字集成电 数字集成电
半导体工艺所用到的技术
n
晶体生长
¨ 在充满惰性气体的环境将硅熔化拉成单晶硅 ¨ 使用Czochralski,1981工艺 ¨ 将硅表面抛光粗糙度<6
µm
n
光复印和掩模制作
¨ 紫外线→X射线→电子束 ¨ 投影对准器的透镜结构随硅片尺寸增加而更加复杂 ¨ 电子束工艺（Conway,1980)容许一个掩模版上容纳许
n
3.在氧化层上涂上一层光刻胶
¨ 通过高速旋转硅片使光刻胶均匀覆盖于氧化层
上
数字集成电 数字集成电
Computer Department of SJTU
12
nMOS自对准制造工艺
n
4.利用紫外线（电子束）通过掩模版对光刻 胶进行曝光
¨ 掩模版决定哪些区域需要扩散或形成沟道 ¨ 光刻胶被曝光区域聚合变硬 ¨ 需要扩散的区域被掩模版阻挡，没有曝光
26
MOS管的伏安特性— — 阈值电压的计算
数字集成电 数字集成电
Computer Department of SJTU
27
MOS管
MOS管概述 n MOS管工作原理
n
n MOS管的伏安特性
MOS管的工作区间 n MOS管的电容特征 n MOS管的二级效应
n
Computer Department of SJTU
Computer Department of SJTU
4
n
数字集成电 数字集成电
N型、P型、耗尽型、增强型
用电子做衬底－－p型 n 用空穴做衬底－－n型 n 无需外加电压即可建立沟道－－耗尽型 n 需要外加电压方可建立沟道－－增强型 n 电子的迁移率是空穴的2.5倍，因此nMOS 的速度肯定比pMOS快
Computer Department of SJTU
30
MOS管的伏安特性
数字集成电 数字集成电
Computer Department of SJTU
31
MOS in Saturation
VGS VDS > VGS - VT
G S n+
-
D
+
VGS - VT
n+
数字集成电 数字集成电
Computer Department of SJTU
Computer Department of SJTU
33
A model for manual analysis
数字集成电 数字集成电
Computer Department of SJTU
34
nMOS电路的小信号模型
数字集成电 数字集成电
g m = βVds , r0 = [ β (Vgs − Vt ) − Vds 2]− 当工作于线性方式下： 1 当工作于饱和方式下： g m = β (Vgs − Vt ), r0 = λI ds
6
数字集成电 数字集成电
MOS Transistor的结构
Gate Oxyde Gate Source n+ Polysilicon Drain n+ Field-Oxyde (SiO2)
p-substrate
p+ stopper
Bulk Contact
CROSS-SECTION of NMOS Transistor
n
Computer Department of SJTU
3
数字集成电 数字集成电
MOS管概述— — — 特征
n
MOS（Metal Oxide Semiconductor type Field Effective Transistor-MOSTFET) 特点
¨ 制造工艺简单 ¨ 成品率高 ¨ 功耗低、体积小 ¨ 输入阻抗高，可利用栅源电容进行动态存储 ¨ N沟MOS较P沟MOS速度快，但工艺复杂 ¨ CMOS输入阻抗更高、没有静态功耗
超大规模集成电路基础 （半导体学基础-MOS）
傅宇卓
本章大纲
半导体学基础 n 二极管 n 三极管
n
n MOS管
数字集成电 数字集成电
Computer Department of SJTU
2
MOS管
n MOS管概述
nMOS自对准制造工艺 n MOS管工作原理 n MOS管的伏安特性 n MOS管的工作区间 n MOS管的电容特征 n MOS管的二级效应
Computer Department of SJTU
36
数字集成电 数字集成电
MOS管
MOS管概述 n nMOS自对准制造工艺 n MOS管工作原理 n MOS管的伏安特性
n
n MOS管的工作区间
MOS管的电容特征 n MOS管的二级效应
n
Computer Department of SJTU
37
19
其他的一些考虑
n
扩散层
¨ 扩散层的纵向深度和横线宽度大致相当，因此有关扩
散区之间的距离应该稍微大一些
n
金属层
¨ 金属层的光反射强，光刻时精确分辨金属的边沿十分
困难，金属间距离在3γ-4 γ ¨ 第二层向上的金属层十分不平坦，金属线条十分不整 齐，设计规则至少在4 γ
n
开孔的设计规则对成品率和可靠性都十分重要
单位面积电荷:
Qi ( x ) = −Co x[Vgs − V ( x ) − VT ]
I D = −vn ( x )Qi ( x )W
dV vn ( x ) = − µ n E ( x ) = − µ n dx
dV I D = µn Co x [Vgs − V ( x ) − VT ]W dx
数字集成电 数字集成电
数字集成电 数字集成电
MOS管的工作区间
VDS = VGS-VT 2 ID (mA) Triode VGS = 5V Square Dependence 0.020 ÷√ID 0.010 Subthreshold Current 0.0
数字集成电 数字集成电
Computer Department of SJTU
10
nMOS自对准制造工艺
n
2.在硅片上生长二氧化硅
¨ 保护硅片不被其它杂质浸入 ¨ 作为衬底的绝缘层 ¨ 典型厚度1µm
数字集成电 数字集成电