饮用水有限公司调查问卷分析报告

数字电子钟课程设计报告

题目:设计数字电子钟

专业:电子信息工程

姓名：陈勇

指导老师:李良光老师

时刻：2005－ 12-19~200６-1-1

安徽理工大学

AＮHUI UNIVERSIＴＹOＦSCIEＮＣE & TEＣH ＮOLOGＹ

设计技术参数

1．时制式为24小时制。

2．采纳LED数码管显示时、分,秒采纳数字显示。

３．具有方便的时刻调校功能。

４.计时稳定度优于10-4，可精确校正计时精度。

５.交流220V供电，但停电２4小内要维持正常计时（停电可不显示时刻)。

６．其它附加功能(显示星期、报时、停电查看时刻)。

设计原理及其框图

1．数字钟的构成

附图 SZＺ-１数字钟的构成框图

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为2４小时,显示满刻度为23时59分５9秒，另外应有校时功能和一些显示星期、报时、停电查看时刻等附加功能。因此，一个差不多的数字钟电路要紧由译码显示器、“时”，“分”,“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入

“秒计数器”，“秒计数器”采纳6０进制计数器,每累计６０秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采纳60进制计数器，每累计6０分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采纳24进制计时器,可实现对一天２4小时的累计。每累计２4小时，发出一个“星期脉冲”信号，该信号将被送到“星期计数器”,“星期计数器”采纳7进制计时器，可实现对一周7天的累计。译码显示电路将“时”、“分”、“秒”、“星期”计数器的输出状态送到七段显示译码器译码,通过七位LＥD七段显示器显示出来。整点报时电路时依照计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”、“星期”显示数字进行校对调整的。附图S ＺZ-１所示为数字钟的一般构成框图。

1）晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz 的方波信号,此外还有一校正电容能够对温度进行补偿，以提高频率准确度和稳定度，使稳定度优于１0-4，可保证数字钟的走时准确及稳定。不管是指针式的电子钟依旧数字显示的电子钟都使用了晶体振荡器电路。

2）分频器电路

分频器电路将32768Hｚ的高频方波信号经３2768（152）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也确实是计数器。

3）时刻计数器电路

时刻计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器及星期计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为6０进制计数器,时个位和时十位计数器为24进制计数器，星期计数器为7进制计数器。

4）译码驱动电路

译码驱动电路将计数器输出的８421BCＤ码转换为数码管需要的逻辑状态,同时为保证数码管正常工作提供足够的工作电流。

5）数码管

数码管通常有发光二极管(ＬED)数码管和液晶（LCD)数码管，本设计提供的为ＬED数码管。

6）直流稳压电源

在电子电路中，通常都需要电压稳定的直流电源供电。它是

由电源变压器、整流、滤波和稳压电路等四部分组成。本设计采纳的直流稳压电源,输入为2２0V的交流电,输出为5V左右的稳定电压。

2．数字钟的工作原理

1）晶体振荡器电路

晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。附图SＺZ-2所示电路通过ＣMOＳ非门构成的输出为方波的数字式晶体振荡电路，那个电路中,CMOS非门Ｕ1与晶体、电容和电阻构成晶体振荡器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置,使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的操纵功能，同时提供了一个180度相移,从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性,从而保证了输出频率的稳定和准确

晶体XTAL的频率选为3276８Hz。该元件专为数字钟电路而设计,其频率较低,有利于减少分频器级数。其中C1的值取５~20 ｐF，C2为3０pF。Ｃ1作为校正电容能够对温度进行补偿，以提

高频率准确度和稳定度。

由于ＣMOS电路的输入阻抗极高,因此反馈电阻R1可选为1M Ω~10MΩ。

本设计中取１０MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。

附图SＺZ-2晶体振荡器电路

2）分频器电路

因为，数字钟的晶体振荡器输出频率较高,为了得到１Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采纳多级2进制计数器来实现。将３2768Ｈz的振荡信号分频为1Ｈz的分频倍数为32768（215)，即实现该分频功能的计数器相当于15极2进制计数器。那个地

点用一个14级2进制计数器和一个1级2进制计数器。

2进制计数器我们采纳CＭOS管CD4013B。ＣD４0１３B事实上是一个双D型触发器。它是由两个相同的、独立的数据型触发器组成。每个触发器有独立的数据、置位、复位、时钟输入和Q和错误!输出。在时钟脉冲正变化沿时预置在D输入的逻辑电平转换至Q输出。时钟置位和复位是独立的,分不通过在置位或复位线上高电平完成。附图ＳZZ-3是CD4０13B的管脚图。

附图SZＺ-３ CD4013B的管脚图

本设计中采纳ＣD4060来构成14级分频电路。附图SZZ-4是CD4０6的管脚图。ＣＤ４０6０在数字集成电路中可实现的分频次数最高,而且CD４060还包含振荡电路所需的非门,使用更为方便。CＤ4０60计数为14级2进制计数器,能够将3276８Hz的信号分频为2Hz,ＣＤ4060的时钟输入端两个串接的非门，因此能够直接实