N分频器分析与设计

一、实验目的

掌握74190/74191计数器的功能，设计可编程计数器和N分频器，设计(N-1/2)计数器、分频器。

二、实验原理

分频是对输入信号频率分频。

1、CD4017逻辑功能

2、74190/74191逻辑功能

3、集成计数器级联

当所需计数器模数超过所选计数器最大计数状态时，需要采取多片计数器级联。方法分为异步级联和同步级联。

4、集成计数器的编程

在集成计数器的时序基础上，外加逻辑门电路等，反馈集成计数器的附加功能端，达到改变计数器时序的目的。可采用复位编程和置数编程两种。

5、多片74190/74191计数器级联

可根据具体计数需求和增减需求，选用74190或74191，选择不同功能、同步或异步设计等。

6、74190/74191计数器编程

由于没有复位端，因此只能使用置数编程，置数端置为0即可异步置数。可根据需求设计N进制加法或减法计数器。

N与译码逻辑功能如下。

7、74191组成(N-1/2)分频器

电路如下图：

计数器的两个循环中，一个循环在Cp的上升沿翻转；另一个是在Cp的下降沿翻转，使计数器的进制减少1/2，达到(N-1/2)分频。

三、实验仪器

1、直流稳压电源 1台

2、信号发生器 1台

3、数字万用表 1台

4、实验箱 1台

5、示波器 1台

四、仿真过程

1、按照CD4017和74191功能表验证其功能。

2、74191组成可编程计数器

(1)构成8421BCD十进制加法计数器，通过实验验证正确性，列出时序表。

设计图如下

仿真波形如下

(2)构成8421BCD十进制减法计数器，通过实验验证正确性，列出时序表。设计图如下：

仿真波形如下

3、74190级联及编程

(1)构成100进制8421BCD减法计数器，通过实验验证正确性，列出时序表。设计图如下

(U8为高位，U10为低位)

仿真波形如下

(2)构成24进制8421BCD减法计数器，通过实验验证正确性，列出时序表。设计图如下

仿真波形如下

4、(N-1/2)分频器

(1)构成5进制8421BCD减法计数器，通过实验验证正确性，列出时序表。

设计图如下

仿真波形如下

(2)在上述5进制减法计数器，设计4又1/2分频器，f=100kHz作Cp，用双踪示波器观察记录Cp、Q0-Q3、Q T和LD’的波形。

设计图如下：

五、实验结果

1、CD4017组成的7路7节拍的顺序脉冲触发器时序表

1000000

2、74191组成可编程计数器

(1)十进制加法计数器的时序表

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001

（2）十进制减法计数器的时序表

1001

1000

0111

0110

0101

0100

0011

0010

0001

0000

3、（N-）分频

（1）5进制减法计数器时序表

0100

0011

0010

0001

0000

（2）4-分频器的、、、、、、、的工作波形

六、注意事项

1、在面包板上插入芯片时，注意芯片的型号与方向，不要把管脚折掉

2、实验现象出现错误，可以用数字万用表的电压功能档进行检查

3、74191的LD’是异步置数

4、用74191做减法计数器时，可以用到功能端

七、实验心得与体会

这次实验课，在用74191做十进制加法计数器时，由于我没有将输入端管脚接地，导致开始时数码管显示出错。一直检查连线也没发现错误，最后才知道要将输入端管脚接地，这个过程浪费了很多时间。另外一个比较棘手的问题是在用示波器观察波形时，波形一直无法稳定下来，在调节示波器上也花了很长的时间。虽然这次实验遇到的问题比较少，但我意识到了细节的重要性。在实验过程中，如果出现一点小错误，有时就需要花费很大的精力去纠正这个错误。还有就是实验过程中遇到问题不能紧张和急躁，要保持冷静，慢慢地找出问题并解决问题。