数字电路第5章触发器PPT课件

(4-8)
输入RD=0, SD=0时
基本触发器的功能表
Q1
1Q
RD SD Q Q 1 1 保持原状态
&
&
a
b
01 10
01 10
0 RD
SD 0
输出：全是1
00
1① 1①
QQ
注意：当RD、SD同时由0变 为1时，翻转快的门输出变为
0，另一个不能再翻转,且哪 个门先翻是未知的。因此，
复位端 R D
S D 置位端
该状29.1态1.20为20 不定状态。 阜师院数科院
逻辑符号
(4-9)
例5.2.1由与非门构成的基本RS触发器电路中,已知 RD和SD的电压波形如图所示,试画出Q和Q端对应的 电压波形。
1 100
0
0 11 0
0
0 011
1
1 101
1
29.11.2020
阜师院数科院
(4-10)
§5.3电平触发的触发器 在实际应用中，触发器的翻转不但要受输入端的控制，通常更重
R、S为高电平表示有信 号，低电平表示无信号。
逻辑符号
阜师院数科院
(4-14)
例 画出同步SR触发器的输出波形 。假设Q的初始 状态为 0。
Set Reset
使输出全为1
CP
R S
Q
Q
多次翻转
CP撤去后 状态不定
29.11.2020
阜师院数科院
(4-15)
二、电平 触发方式的动作特点
1. 当CP = 0 时,无论R、S 为何
1 SD 1
输出仍保持：Q0 Q1 输出变为：Q0 Q1
29.11.2020
阜师院数科院
(4-6)
输入RD=1, SD=0时 若原状态：Q0 Q1
置“1” ！ 若原状态： Q1 Q0
Q1 0
& a
0Q 1 &
b
Q0 0
& a
1Q 1 &
b
1 RD 1
0 SD 0
1 RD 1
0 SD 0
输出变为：Q1 Q0 输出保持：Q1 Q0
(4-3)
有关，即具有记忆功能。
SD RD Q Q*
由于G1和G2在电路中的作用 0 0 0 0
完全相同，所以习惯上将电路 画成图（b）的对称形式。并把
0
0
11
两个门的输出端分别用Q和Q表 0 1 0 0
示，输入端用SD和RD表示。
0 1 10
因为触发器在正常状态下， 1 0 0 1
其两个输出端（Q和Q）应该
Q
Q
种取值组合，输出端均“保
持原态”。
a RD
c
b
2.在CP=1 整个时间内,它将c门
SD 和d门打开，控制端R、S的
的变化均会影响输出，故电
d
平触发的触发器存在空翻问
题。
R
S
CP
说明此类触发器抗干 扰能力低。
阜师院数科院
CP 1
S
(4-13)
RS触发器的功能表
简化的功能表
CP R S 0 φφ 1 00 1 01 1 10 1 11
Q Q* 保持 保持
10 01 不确定
Q
Q
RD R C S SD
29.11.2020
R S Q*
00 Q
01
1
10
0
1 1 不确定
Q*---下一状态（CP过后） Q ---原状态
要的是要能按一定时间节拍来进行。为此,必须引入同步信号,使这 些触发器只有在同步信号到达时才按输入信号改变状态。通常把这 个同步信号叫做时钟脉冲（Clock Pulse）。
一、电路结构和 Q
输出端 Q
工作原理
1、同步SR 触发器
a RD
b SD
直接清零端
c
d
直接置位端
29.11.2020
R
S
CP 阜师院数科院
反馈
Q
反馈 Q 两个输出端
&
&
a
b
两个输入端
RD
SD
正是由于引入反馈，才使电路具有记忆功能 !
29.11.2020
阜师院数科院
(4-5)
输入RD=0, SD=1时 若原状态：Q0 Q1
Q1 1
& a
0Q 0 &
b
置“0”！
若原状态：Q1 Q0
Q0 1
& a
1Q 0 &
b
0 RD 0
1 SD 1
0 RD 1
触发器的特点：在输入信号的作用下，它能够从一 种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。 形象地说， 电路具有“一触即发”的特点。
触发器的分类：
按功能分：有R-S触发器、D型触发器、JK触发 器、T型触发器等；
按触发方式划分：有电平触发方式、主从触发 29.11.2020(又称为脉冲触发阜）师院方数科式院 和边沿触发方式 。
29.11.2020
阜师院数科院
(4-7)
输入RD=1, SD=1时
保持！
若原状态：Q1 Q0 若原状态：Q0 Q1
Q0 0
& a
1Q 1 &
b
Q1 1
& a
0Q 0 &
b
1 RD 1 0
SD 1 1 RD
01
SD 1
输出保持原状态：
输出保持原状态：
Q1 Q0
Q0 Q1
29.11.2020
阜师院数科院
1 0 11
是互补的，所以一般规定
1 1 0 0①
Q=1，Q=0为触发器的1状态， Q=0，Q=1为触发器的0状态。
1 1 1 0①
表中Q表示原来状
由或非门组成的基本RS触 态，Q*表示输入信号
发器的特性表如右：
作用后的新态。
29.11.2020
阜师院数科院
(4-4)
SR 锁存器可以由或非门构成,亦可以由与 非门构成，以下是与非门构成的SR锁存器。
(4-2)
5.2 SR锁存器 （Set-Reset Latch）
G1
vi1
≥1
G2
v02
1≤
（a）
SD
v01
vi1
RD
vi2
vi2
G1
≥1 Q v01 SD
S
Q
RD R
Q
≥1
Q v02 G（2 b）电路
（c）符号
因为图（a）中G1和G2有一个输入端接低电平，故 V02 （= Vi1）和V01（= Vi1），即输出将随Vi1变化。 这说明该电路没有记忆功能。若将G1的接地输入端 不再接地，而与V02 接起来，情况就完全不同了。 这29时.11.2V0200 1和V02状态不仅与阜师V院数i1科有院 关，还与其原有状态
输入端
(4-11)
直接清零端、置位端的处理：
平时常 为1
Q a
RD
Q b
SD
平时常 为1
直接清零端
29.11.2020
c
d
R
S
CP
阜师院数科院
直接置位端
(4-12)
源自文库
CP=0时
Q
& a
1
RD 1 & c
Q
& b
1
1 SD &
d
CP=1时
Q
& a
1
RD R
& c
Q
& b
1
S
SD
& d
R
CP 0
S
R
触发器保持原态 29.11.2020
第五章 触发器
§5.1 概述
§5.2 SR触发器
§5.3 电平触发的触发器
§5.4 脉冲触发的触发器
§5.5 边沿触发的触发器
§5.6 触发器的逻辑功能及其描述
*§5.7 触发器的动态特性
29.11.2020
阜师院数科院
(4-1)
§5.1 概述
触发器的功能：具有记忆功能，能存储数字信号。 记忆功能具体地说，输出状态不只与现时的输 入有关，还与原来的输出状态有关。