静态存储器扩展实验报告

静态存储器扩展实验报告

深圳大学实验报告

实验报告提交时间：2014/5/26

教务部制

一．实验目的与要求：

1. 了解存储器扩展的方法和存储器的读 / 写

2. 掌握 CPU 对 16 位存储器的访问方法。

二．实验设备

PC 机一台， TD-PITE 实验装置或 TD-PITC 实验 装置

一套，示波器一台。

触发器电路，每个触发器可以存放 1 位信息 只要不掉电， 所储存的信息就不会丢失。 因此， 静态 RAM 工作稳定，不要外加刷新电路，使用

方便 但一般 SRAM 的 每一个触发器是由 6 个晶体管 组成， SRAM

芯片的集成度不会太高， 目前较常用的有 6116 （2K ×8 位）， 图 4.1 62256 引脚图 6264（8K ×8 位）和 62256（32K ×8 位）。本实 验平台上选 用的是 62256，两片组成 32K ×16 位的形式， 共 64K 字节。

62256 的外部引脚图如图 4.1 所示。

三．实验原理

存储器是用来存储信息的 部件，是计算机的重要组成部 分，静态

RAM 是由 MOS 管组成的

A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND

1 28

2 27

3 26

4 2

5 5 24

6 23

78

62256 2221

9 20 10 19 11 18 12 17 13 16 14 15

VCC WE A13 A8 A9 A11 OE A10 CS D7 D6 D5 D4 D3

DATA D15:D0

CS#

WR#

DATA D15:D8 D7:D0

DATA D15:D8 D7:D0

写规则字（左）和非规则字（右）简图4.2

单时序图

实验单元电路图

D0

10

A0

A0 D1 A1 8

A1 D2 A2

A2 D3 A3 7 A3 D4 A4 6 A4 D5 A5 4 A5 D6 A6 3 A6 D7

A7 25 A7 A8 24 A8

A9 21

A9 OE A10

A10 WE

A11 23 A11

A12 2 A12 CS

A13 26 A13

A14

1

A14

VCC

VSS

62256(1)

14 GND

12 13 15 16 17 18 19

22

27

20

11

28 VCC

A1 9 A2 8

A3 7

A5 5

A6 4

A8 25 A9 24 A10 21 A11 23 A12 2 A13 26

A14 1

A0 10

D0 A0

D1 A1 D2 A2 D3 A3 D4 A4 D5 A5 D6 A6 D7

A7 A8

A9 OE A10 WE

A11

A12 CS

A13

A14

VCC

VSS

62256(2)

11 12 13 15 16 17 18 19

22 27 20 28 14

BLE CS

2

74LS32

BHE

74LS32

5

图 4.3 SRAM 单元电路图 实验程序清单

MEM1.AS )M

系

统 总 线

R

D

四．方法、步骤：

XA1 XA15 XD0

XD7 XD8 XD15 BLE# BHE# MWR# MRD# A0

A14 01234

8911111 D D D D D D D

D0

D7 D8

D15 BLE# BHE# WR RD

MY0 CS

SRAM

单 元

AA1

五．实验内容：

编写实验程序，将0000H～000FH共16 个数写入SRAM的从0000H 起始的一段空间中，然后通过系统命令查看该存储空间，检测写入数据是否正确。

六．实验过程与结果：

七．数据分析：

（1）由实验代码可得：此实验完成的将连续的16 个数据存入地址由80000H到800A0这段内存中；

（2）由结果可得，最终CX由最初的0010H 变为0000H，SI 由最初的0000H 变成00A0H, 成功实现

了16 个数的存入；

（3）此实验中SRAM有15 根地址线，16 根数据线，将SRAM的15 根地址线与系统总线的低15 位相连，系统其他的地址线用作静态存储器的片选信

号

（4）存储器的扩展的关键在于存储器的地址线和系统地址总线的连接，还有片选信号由系统剩余的地址线经过译码器产生，对于数据线一般存储器和系统都能一一对应上；

深圳大学学生实验报告用纸八．实验结论：

指导教师批阅意见：成绩评定：

指导教师签字：

年月日

备注：注：1、报告内的项目或内容设置，可根据实际情况加以调整和补充。

2、教师批改学生实验报告时间应在学生提交实验报告时间后10 日内。