数字抢答器设计报告
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
数字电路课程设计——抢答器的设计一、实验目的:
四路数字抢答器的设计
二、实验要求:
1.抢答器同时供4名选手抢答,分别用4个按钮D 1 ~ D 4表示。
2.设置一个系统清除和抢答控制开关S,该开关由主持人控制。
3.抢答器具有锁存与显示功能。即选手按动按钮,锁存相应的编号,并在LED 数码管上显示,选手抢答实行优先锁存,优先抢答选手的编号一直保持到主持人将系统清除为止。
4.抢答器具有定时抢答功能,且一次抢答的时间由主持人设定(如
10 秒)。当主持人启动"开始"键后,定时器进行计时(0~9)。
5.参赛选手在设定的时间内进行抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答的时间,绿灯亮,并保持到主持人将系统清除为止。
6.如果定时时间已到,无人抢答,本次抢答无效,禁止抢答,定时显示器上显示9,显示抢答人组号的数码管此时显示无用字符,且红灯亮。
7.在主持人未启动“开始”键前,如有抢答者则其对应的红灯亮,同时数码管显示其号码。
8、选做功能:要求不仅要显示组号, 还要显示抢答的次序。
三、实验框图及总体设计:
如图所示为总体方框图。其工作原理为:接通电源后,主持人
开关开始时接地处于禁止状态,编号显示器灭灯,开关灯灭,定时器显示设定
时间;主持人将开关置“开始"端,宣布"开始",开关灯亮, 抢答器工作,同时定时器倒计时。选手犯规提前抢答时,抢答器完成: 编号锁存、编号显示以及对应红灯亮。选手在定时时间内抢答时,抢答器完成:优先判断、编号锁存、编号显示。当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次将开关接地并重新复位。
数字抢答器框图:
四、主要单元电路设计:
所用器材:
1、输入控制电路:
此电路要求能够区分抢答者是否违规:若输入的抢答信号是在
“抢答开始”命令下达之前发出,则该抢答者犯规,输入控制电路应发出“抢答无效”信号,并配合抢先信号锁定电路使抢答者所在组对应的指示灯亮;若抢答信号是在“抢答开始”命令下达之后发出,则抢答有效。经过分析,我认为主持人控制可以用控制电源开关来实现,判断抢答信号是否有效可以用抢先信号锁定电路配合基本的与非门和发光二极管来实现。
2、脉冲产生电路
------- 1 ------ - ---- - ----- !------ 1------ 1 ------ 1 ------- 1----- 1------- 1 ----------------- A
15G 7 0^10 /s
3、编码电路:
用8线-三线优先编码器(即芯片74148)来实现。经过本人分析,并结
合74148的功能表可知,当74LS75的输出端Q1', Q2,Q3,Q4分别接74148的6,5,4,3输入端时,则经过七段显示译码器后,最终输出将为1, 2,3,4。
4、译码显示电路:
译码电路把“有效”或“无效”抢答的抢答者小组序号用数码管显示出来。
若超出答题时间,译码器将会一直显示为7,此时再抢答也不会起作用。译码
电路用七段显示译码器74LS48和数码管实现。只要将各个管脚对应到连接起来,就能正确到显示计时、犯规和抢答者的序号。其真值表及逻辑电路图分别如图5和图6:
0 1 1 0 0 0 1 1 1 1 1 6 0 1 1 1
1
1
1 0
U8 0
9 0 0 7 1 0 0 0
1 J56 7
1 1 1
A
1 1 8 1
1
2
1
1
1
1
1
1
9
图 5 74LS48 真40表
图6 74LS48逻辑电路图接法
5、 用一片74LS161、74LS04译码器74LS48做成。把161做成模
十计数器,开始时置数端为0110, 161的输出端各接一个非门,就做 成了倒计时计数器,再经过48译码,数码管显示9,当从0110 一直 循环到1111,完成一次循环后,当它再变成 0000时,非门输出的结 果是1111,这时4个信号接入一个与非门出来接到161的端,完 成保持功能,主持人开关直接接到161的LD 端,而161的CT p 端接的 是74IS148的Y X 端,161非完的输出信号接入74IS48并接数码显示管, 当有人在规定时间内抢答时,CT p 变0, 161输出保持,数码显示管锁 定时间,当有人提前抢答时,因为这时 LD 端为0,所以161输出处 于锁定状态,对计时没有影响,当10秒后无人抢答时,C T T 端为0, 161又处于锁定状态,时间不变,四与非门的输出信号是和前面说过
U6
7
A QA
B QE-
C QC
D QD- BI/RBO QE* RBI QF LT Q G
74LS48
13
12
11 10 9 15 14
的兀的非相与接入抢答电路部分的74ls48的RBO端,10秒后无人抢答时,抢答电路的74ls48停止工作,数码显示管显示0,直到主持人重新开始重置和开始。74LS161功能真值表:
计数器输入译码器输入数码管的示数0110 1001 9
0111 1000 8
1000 0111 7
1001 0110 6
1010 0101 5
1011 0100 4
1100 0011
3
1101 0010 2
1110 0001 1
1111 0000 0
主持人打开开关后,开始计数;通过一个74LS04实现时钟倒计功能;计数器的时钟脉冲由秒脉冲电路提供。电路图如下所示:
2
U11
1
74LS48