《集成逻辑门电路》PPT课件
合集下载
28-TTL集成逻辑门ppt课件(全)
2．记录、整理结果，并对结果进行分 析。
Байду номын сангаас 五、思考与拓展
1．TTL集成与非门74LS00如何做反相器 使用？
2．实际使用过程中，如何判断集成逻 辑门电路能够正常工作？
3．TTL集成或非门器件在使用中出现多 余输入端应怎样处理？
二、原理说明
2．TTL集成电路使用规则 1）接插集成块时，要认清定位标记，不得插反。 2）电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用
Vcc＝＋5V。电源极性绝对不允许接错。 3）闲置输入端处理方法 3．与非门的逻辑功能 当输入端中有一个或一个以上是低电平时，输出端为高电平；
只有当输入端全部为高电平时，输出端才是低电平（即有“0”得 “1”，全“1”得“0”）。
三、训练内容
在合适的位置选取一个14P插座，按定位标记插好 74LS20集成块。
1．验证TTL集成与非门74LS20的逻辑功能 按图所示接线，测量数据并填入表。
四、项目报告
1．分别用74LS20中2个四输入与非门完 成训练内容。
单元二十八 TTL集成逻辑门 的逻辑功能测试
一、训练目标
1．掌握TTL集成与非门的逻辑功能 2．掌握TTL器件的使用规则 3．进一步熟悉数字电路实验装置的结
构，基本功能和使用方法
二、原理说明
1．集成芯片的管脚识别 本项目采用四输入双与非门74LS20，即在一块集成块内含有两
个互相独立的与非门，每个与非门有四个输入端。其逻辑符号 及引脚排列如图所示。
Байду номын сангаас 五、思考与拓展
1．TTL集成与非门74LS00如何做反相器 使用？
2．实际使用过程中，如何判断集成逻 辑门电路能够正常工作？
3．TTL集成或非门器件在使用中出现多 余输入端应怎样处理？
二、原理说明
2．TTL集成电路使用规则 1）接插集成块时，要认清定位标记，不得插反。 2）电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用
Vcc＝＋5V。电源极性绝对不允许接错。 3）闲置输入端处理方法 3．与非门的逻辑功能 当输入端中有一个或一个以上是低电平时，输出端为高电平；
只有当输入端全部为高电平时，输出端才是低电平（即有“0”得 “1”，全“1”得“0”）。
三、训练内容
在合适的位置选取一个14P插座，按定位标记插好 74LS20集成块。
1．验证TTL集成与非门74LS20的逻辑功能 按图所示接线，测量数据并填入表。
四、项目报告
1．分别用74LS20中2个四输入与非门完 成训练内容。
单元二十八 TTL集成逻辑门 的逻辑功能测试
一、训练目标
1．掌握TTL集成与非门的逻辑功能 2．掌握TTL器件的使用规则 3．进一步熟悉数字电路实验装置的结
构，基本功能和使用方法
二、原理说明
1．集成芯片的管脚识别 本项目采用四输入双与非门74LS20，即在一块集成块内含有两
个互相独立的与非门，每个与非门有四个输入端。其逻辑符号 及引脚排列如图所示。
集成逻辑门电路PPT课件
2021/5/8
27
3.双极型三极管的开关电路
用NPN型三极管取代下图中的开关S，就得到了三 极管开关电路。
2021/5/8
28
3.双极型三极管的开关电路
当vI为低电平时，三极管工作 在截止状态（截止区），输出
高电平vO VCC 。
当vI为高电平时，三极管工作 在饱和导通状态（饱和区）， 输出低电平vO 0V（VCES ）。
从制造工艺方面来分类，数字集成电路可分为双极 型、单极型和混合型三类。
2021/5/8
4
3.2 半导体二极管门电路 3.2.1正逻辑与负逻辑
在数字电路中，用高、低电平来表 示二值逻辑的1和0两种逻辑状态。
获得高、低电平的基本原理电路如 图表示。开关S为半导体二极管或 三极管，通过输入信号控制二极管 或三极管工作在截止和导通两个状 态，以输出高低电平。
三极管相当一个受vI控制的开关
2021/5/8
29
双极型三极管的开关等效电路
截止状态
2021/5/8
饱和导通状态
30
4. 双极型三极管的动态开关特性
在动态情况下，亦即三极管在截止与饱和导通两种 状态间迅速转换时，三极管内部电荷的建立和消散 都需要一定的时间，输出电压的变化滞后于输入电 压的变化，这种滞后现象是由于三极管的b-e间、ce间都存在结电容效应的原因。
I/mA
反向特性 600
400
200 –100 –50
0 0.4 0.7
– 0.1
反向击穿
特性
– 0.2
正向特性
V/V
死区电压
二极管/硅管的伏安特性
2021/5/8
10
2. 二极管的伏安特性-二极管的单向导电性 正极-P极
实验三集成逻辑门电路的功能和参数测试ppt课件
VsL
VOFF VON
VsH
Vi
集成逻辑门电路的功能及参数测试
2020/5/3
13
• 噪音容限是指加到正常输入值上、且不会在电路的输出产 生不可预料变化的最大外部噪音电压。
基本开关电路
2020/5/3
8
• 输出高电平VoH是指当输出端为高电平时的电压，一般大 于2.4V，它可衡量输出端高电平负载特性
• 74LS00的VoH是指在输入端接地或低电平时，输出端为高 电平并输出400μA电流时测量的输出电平
集成逻辑门电路的功能及参数测试
2020/5/3
9
• 输出低电平VoL是指当输出端为低电平时的输出电压，一 般小于0.4V，可衡量输出端低电平负载特性
≥ 3.2 ≤ 0.1 ≥ 2.0V
≥ 2.0 ≤ 0.1 ≥ 1.7
VIL / V
≤ 0.8 ≤ 0.8 ≤ 0.7
说明
输入脚悬 空时默认 为高电平
≤ 1.5
≤ 0.7 输入阻抗
非常之大
≤ 0.7
本R课S2程32使用±的12芯~15片电−3平~ −主15要是3 ~T1T5L和−3C~O−M15S 3 ~ 15 负逻辑
• 74LS00与非门输入电路
R1
• 输入A和B为高电平时， T1 T1截止，驱动电流很小 A
B
• 输入A或B为低电平时， 输入
T1导通，驱动电流较大
R2 与非 T3
与 T2 R4
R3
VCC R5
T4 F 输出
T5
GND
集成逻辑门电路的功能及参数测试
2020/5/3
6
• TTL的扇出驱动只要测量输出端为额定低电平时，输出端能吸
基本逻辑运算及集成逻辑门多图PPT课件
0
1
0
1
0
0
1
1
1
与逻辑——只有当决定一件事情的条件全部具备之后， 这件事情才会发生。
2．或运算
A
B
V
L
A
≥1
L=A+B
B
或逻辑表达式：
L＝A+B
A
不闭合 不闭合
闭合 闭合
B
不闭合 闭合 不闭合 闭合
灯L
不亮 亮 亮 亮
或逻辑真值表
输入
输出
A
B
L
0
0
0
0
1
1
1
0
1
1
1
1
或逻辑——当决定一件事情的几个条件中，只要有一 个或一个以上条件具备，这件事情就发生。
+VCC（ +5V） Rc4 130Ω
3
T2 4 截止
D 截止
Vo
3 0.3V
2T 3 饱和
（2）输入有低电平0.3V 时。
该发射结导通，VB1=1V。T2、T3都截止。 忽略流过RC2的电流，VB4≈VCC=5V 。
实现了与非门的逻辑
功能的另一方面：
输入有低电平时，
输出为高电平。
Rb1
4kΩ
1
综合上述两种情况 ， 3.6V 1V
由图2 - 12(b)得：Y Y1 ⊙ Y2 ( A ⊙ B) ⊙ (C ⊙ D) A ⊙B ⊙C ⊙ D
将0, 1值代入多变量的异或式中可得出如下结论。 (1) 奇数个“1”相异或结果为1； 偶数个1相异或
结果为0(。2) 偶数个变量的“同或”，等于这偶数个变量
的“异或”之非。如：
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平（0.0V）时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC＋（1＋）Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解：(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
逻辑门电路PPT课件
集成电路
IC（Integrated Circuits）：将元、器件制作在同一硅片上， 以实现电路的某些功能。 SSI（Small-Scale Integration）： 10个门电路。 MSI（Medium-Scale Integration）：10~100个门电路。 LSI（Large-Scale Integration）：1000~10000个门电路。 VLSI（Very Large-Scale Integration）： 10000个门电路。
VT5
集成门电路——TTL与非门电路
可以线与的TTL门电路
TSL门电路除正常输入端A、B，输出端F外，增加了控制端口C，
C=1，电路完成正常与非功能；C=0时，输出端对地呈现高阻状态。
将C称为控制端或使能端。三态门的基本用途是在数字系统中构成
总线(Bus)。
a.单向总线。
b.双向总线。
G1
G1
总线
单极型集成逻辑门电路：集成逻辑门是以单极型晶体管（只有一 种极性的载流子：电子或空穴）为基础的。目前应用得最广泛的 是金属—氧化物—半导体场效应管逻辑电路（Metal Oxide Semiconductor, MOS）。
集成门电路——概 述
衡量门电路的性能指标
1.传输延迟时间（Transmission Delay Time） 2.功耗（Power Dissipation） 3.逻辑电平（Logic Level） 4.阈值电压（Threshold Voltage） 5.噪声容限（Noise Margin） 6.扇入（Fan—In），扇出(Fan—Out) 7.工作温度范围（Operating Temperature Range）
集成门电路——TTL与非门电路
半导体器件开关特性及分立元器件门电路
IC（Integrated Circuits）：将元、器件制作在同一硅片上， 以实现电路的某些功能。 SSI（Small-Scale Integration）： 10个门电路。 MSI（Medium-Scale Integration）：10~100个门电路。 LSI（Large-Scale Integration）：1000~10000个门电路。 VLSI（Very Large-Scale Integration）： 10000个门电路。
VT5
集成门电路——TTL与非门电路
可以线与的TTL门电路
TSL门电路除正常输入端A、B，输出端F外，增加了控制端口C，
C=1，电路完成正常与非功能；C=0时，输出端对地呈现高阻状态。
将C称为控制端或使能端。三态门的基本用途是在数字系统中构成
总线(Bus)。
a.单向总线。
b.双向总线。
G1
G1
总线
单极型集成逻辑门电路：集成逻辑门是以单极型晶体管（只有一 种极性的载流子：电子或空穴）为基础的。目前应用得最广泛的 是金属—氧化物—半导体场效应管逻辑电路（Metal Oxide Semiconductor, MOS）。
集成门电路——概 述
衡量门电路的性能指标
1.传输延迟时间（Transmission Delay Time） 2.功耗（Power Dissipation） 3.逻辑电平（Logic Level） 4.阈值电压（Threshold Voltage） 5.噪声容限（Noise Margin） 6.扇入（Fan—In），扇出(Fan—Out) 7.工作温度范围（Operating Temperature Range）
集成门电路——TTL与非门电路
半导体器件开关特性及分立元器件门电路
集成逻辑门电路和组合逻辑电路PPT
前一页 后一页
(3) A(A+B) = AB (4) A+AB = A+B
被证((65吸明)) A(收：ABA ++B A)A B. B (=A A+A BA ) =A B A(A B A B A)A A+AB B =AA+A =1
例如： A A B C D E A B C DE 返回
7
11.2.2 逻辑函数的表示方法
结合律 (A+B)+C=A+(B+C)
普通代数
(A . B) . C = A . (B .C) 分配律 A. (B+C) =A.B+A .C
不适用！
A+(B . C)=(A+B) . (A+C)
5
返回
前一页 后一页
证: (A+B) . (A+C) A+(B. .C)=(A+B) (A+C)
A A A C B A B C
组合逻辑电路：任何时刻电路的输出状 态只取决于该时刻的输入状态，而与该时刻 以前的电路状态无关。
输入
X1
Y1
X2
组合逻辑电路
Y2
...
Xn
Yn
组合逻辑电路框图
输出
15
返回
前一页 后一页
11.3.1 组合逻辑电路的分析
已知逻辑电路 确定 逻辑功能 分析步骤： 1 . 由逻辑图写出输出端的逻辑表达式 2. 运用逻辑代数化简或变换 3. 列真值表 4. 分析逻辑功能
n个变量则有2n个最小项
以三个变量为例，则有8个最小项，编号如下表：
最小项 ABC ABC ABC ABC ABC ABC AB C ABC 编 号 m0 m1 m2 m3 m4 m5 m6 m7
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
到iC上升到0.1ICS所需要的时间。 o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
上页 下页 返回
二极管相当于一个受电压控制的开关。
上页 下页 返回
数字电子技术基础
二极管的模型
恒压模型
iD a
iD
+
理想模型
a
iD
iD
+
uD
_
UO
O UO uD
uD
－
O
k
忽略导通电压
k
上页 下页 返回
数字电子技术基础
理想二极管的开关特性:
理想模型
a
开关接通时，电阻为零； iD
iD
断开时，电阻为无穷大。 +
uD
O
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 高 高 高
上页 下页 返回
数字电子技术基础
3.1.2 三极管的开关特性 1. 动态开关特性 (1) 静态开关特性
如果三极管只工作在截止状态，管子截止相当 于开关断开。
如果三极管只工作在饱和状态，管子饱和相 当于开关接通。
三极管这种在外加电压作用下，截止和饱和后 的稳态模型，它反映了三极管的静态开关特性。
开关时间越短，开关速度也就越高。 b) 影响开关时间的因素
管子的结构工艺，外加输入电压的极性及大小 。 c) 提高开关速度的途径
制造开关时间较小的管子；设计合理的外电路。
上页 下页 返回
数字电子技术基础
通常toff > ton、ts > tf。因此控制三极管的饱和深度，减小ts 是缩短开关时间、提高开关速度的一个主要途径。
0.1I R
t
tS
t
上页 下页 返回
数字电子技术基础
2. 二极管逻辑电路 (1) 二极管与门
二极管与门电平表
+Vcc R
uIA DA
uIB DB
uO
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 低 低 高
上页 下页 返回
数字电子技术基础
(2) 二极管或门
uIA
DA
DB uIB
uO R
二极管或门电平表
a. 当u1<UT，T截止
uO=VDD(为高电平)
+ uI －
b. 当u1为高电平时，T导通。 输出为低电平
+VCC (+5V) RD 3.3k
T+ uo
－
上页 下页 返回
数字电子技术基础
3.2 TTL集成逻辑门
给三极管的集电结并联 一个肖特基二极管(高速、 低压降)，可以限制三极管 的饱和深度，从而使开断 时间大大缩短。
将三极管和肖特基二极管制 作在一起，构成肖特基晶体管， 可以提高电路的开关速度。
(a) 电路图； (b) 电路符号 上页 下页 返回
数字电子技术基础
2. 晶体管逻辑电路 (1) 反相器(非门)
数字电子技术基础
uI V2
o
V1 ICS iC
0.9ICS
存储时间tS——iC从ICS下降到
0.1ICS
o
0.9ICS的时间。
VCC uo
下降时间tf——iC从0.9ICS下降到
0.1ICS的时间。
o
关断时间toff ——ts与tf之和。
上页
ton
下页
t
t
toff
t
返回
数字电子技术基础
开关时间——三极管的接通时间ton、关断时间toff， 统称为开关时间。
数字电子技术基础
3.1.3 场效应管的开关特性 1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。 当漏源电压uDS较高时： 栅源电压uGS小于开启电压UT时，MOSFET 处于截止状态，相当于开关断开；
当uGS大于UT，MOSFET工作在变阻状态， 相当于开关接通。
工作原理：
a. 当uI高电平时， 晶体管饱和导通， 输出uO0
b. 当uI低电平时 晶体管截止， 输出uOVCC
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
上页 下页 返回
数字电子技术基础
非门电平表 uI BJT工作状态 uO 低 截止 高 高 饱和 低
－
k
上页 下页 返回
数字电子技术基础
iD u
u UF
R
O
t1
t
UR
i
ts—存储时间
IF
tt—渡越时间，反向恢复时间。 O
IR
tre=ts+tt — 反向恢复时间
0.1I R
t
tS
t
上页 下页 返回
数字电子技术基础
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到 UR
几百纳秒。
i
IF O IR
+Vcc
uIA DA
uIB DB
反相器电路图
R
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2Байду номын сангаас
uo
22k
－
上页 下页 返回
数字电子技术基础
(3) 或非门
同理，可将二极管或门和非门复合在一起 可构成或非门。
或非门逻辑图
A B
1
1
L
A B
L AB
1
上页 下页 返回
上页 下页 返回
数字电子技术基础
MOSFET的开关模型
d
uGS < UT
截止状态
g
d
u+_GS
s
s
g
b
变阻状态
s
uGS > UT
g s u+_GS
d s
MOS场效应管的开关速度往往比双极型管低，
但随着工艺的改进，集成CMOS电路的速度已和
TTL电路不差上下。
上页 下页 返回
数字电子技术基础
2. MOS管开关电路 电阻负载反相器电路
数字电子技术基础
3 集成逻辑门电路
3.1 二、三极管开关特性 3.2 TTL集成逻辑门 3.3 CMOS集成门电路 3.4 逻辑门电路使用中的几个实际问题
上页 下页 返回
数字电子技术基础
3.1 二、三极管开关特性
3.1.1 二极管的开关特性 1. 二极管的开关特性 二极管最重要的特性是单向导电性，即正向导 通，反向截止。
上页 下页 返回
数字电子技术基础
(2) 动态开关特性 a. 三极管开关电路图
V2
S
RB
2V
+
V1 uI 10k
1V
－
Rc 1k
+
Vcc
uO
5V
－
上页 下页 返回
数字电子技术基础
b. 三极管开关电路波形图
uI V2
a) 开关时间
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
延迟时间td ——从uI上跳开始
反相器的输出与 输入关系可表示为
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
－
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
－
上页 下页 返回
数字电子技术基础
(2) 与非门
将二极管与门和晶体管非门复合在一 起可构成与非门。
与非门逻辑图
A B
&
1
L
A B
L AB
&
上页 下页 返回
数字电子技术基础