《数字电路》复习题部分答案

一、填空题20分

1、逻辑分析、逻辑设计的概念

2、数字电路的分类、研究方法

3、逻辑函数的表示有四种：逻辑电路图、其中后三种之间可以相互转换。

逻辑变量和函数只有两种取值，而且它们只是表示两种不同的逻辑状态。逻辑代数有三种基本运算。

4、逻辑代数的定理、规则的应用（例：求反函数）

5、最小/大项的性质

6、由真值表写出函数表达式

7、什么是功能模块，小规模中规模设计追求的目标

8、中规模器件（编码器，译码器，比较器，选择器，加法器的（1）逻辑功能（2）输入/出的数量关系

【

9、触发器的稳态的互补性，分类，特性方程

10、时序电路的组成，特点，分类

11、构造一个模N的计数器需要状态，需要触发器

12、代码的转化，例（）8421=（）10=（）2

12、PLD常识概念（PLD PLA PAL GAL 及基本结构）

二、利用真值表证明函数相等（或函数化简）10分

三、分析题30分

1、分析组合电路

2、时序电路例题

四、设计题目40分

，

1、用门电路设计实现组合电路（15分）

2、用3-8译码器（输出低电平有效）/选择器设计实现

（10分）

①三输入表决电路②全加器/全减器

③两位数比较器电路④优先权判断电路

3、时序电路的分析设计（15分）

分析设计可满足给定的时序波形图要求的时序电路

~

"

模拟题

一、填空题

1、对现成的数字电路，研究它的逻辑功能称为 逻辑分析 ；

而 设计它的逻辑电路 称为逻辑设计。

2、数字逻辑电路可分为 组合逻辑电路 和 时序逻辑电路 两大类。

3、表示逻辑函数的方法有四种 逻辑代数 、 真值表 、卡诺图 和逻辑图，前三者各有特点，适应于不同的场合，它们之间存在内在的联系，可相互转换。

4、逻辑变量和函数只有 “0”或“1” 两种取值，而且它们只是表示两种不同的逻辑状态。

:

5、逻辑代数有 与运算 、 或运算 和 非运算 三种基本运算。

6、相同变量构成的最小项mi 和最大项Mi ，应满足= 0 ，Mi+mi= 1 。

7、1983=（ 000 ）8421码

（1100110）B =（ 1010101 ）Gray

8、使用小规模集成电路的逻辑设计，其设计目标追求的是 所用的门电路越少越好 。

9、采用MSI 器件为基础的设计，主要考虑的是 所设计的电路能否满足功能要求、可靠性要求及价格要求，尽量减少集成器件数 。

10、二进制一位全加器是实现 两个一位二进制数进行相加并考虑低位来的进位求得和及向高位进位的 逻辑功能的逻辑电路。

11、逻辑函数D C B A F ⋅+⋅=，其反函数为

A+B (C+D)（）。 12、若逻辑函数F(A,B,C)=∑m(1,2,4,6) , G(A,B,C)=∑m(0,1,2,3,4,5,7)，则F 和G 相与的结果为 ABC+BC 。

13、函数D D C C B C A AB F ++++=的最简与或式为 AB+C+D 。 :

时序电路是由组合电路和 存储电路 两部分组成，并形成 反馈回0路 ，它是一种

在任何时刻输出不仅取决于该电路的 当前输入 ，而且还与电路的 原来的状态（过去的输入序列）有关的逻辑电路。

14、 时序电路按输出特性可分为 Mealy 型和 Moore 型。

15、每个触发器可记录 一 位二进制码,因为它有 两 个稳态。

16、T 触发器特性方程是 n+1Q =T Q n ⊕ 。

17、实现三个两位二进制数相乘的组合电路，应有 八 个输出函数。

18、一个二进制编码若需要对12个输入信号进行编码，则采用 四 位二进制代码。

19、要判断两个二进制数的大小或相等，可用 数值比较器 电路实现。

20、能从多个输入端中选用一路作为输出的电路是 数据选择器 。

21、变量输入译码器，其译码输出信号最多应有 n 2 个。

22、构造一个模10的同步计数器需要 10 个状态，至少需要 4 个触发器。 …

二、列真值表，说明下面F1和F2的关系 F1=AB ⊕A C F1=C B C A B A ++

F2=AB+A C F2= ABC （A+B+C ）

三、利用卡诺图将下列函数化简为最简的“与或”及“或与”表达式形式。

1、D C B CD A C B A D C B A F ++++=),,,(

2、F （A,B,C,D ）=∑m 4(0,2,7,13,15)+ ∑d 4(1,3,4,5,6,8,10)

~

四、分析电路的逻辑功能。

1、分析组合电路的逻辑功能

例：

2、分析下面的同步时序电路图，要求画出状态转换图及时序波形图。

·

五、分析、设计题

1、设计一个三输入的“多数表决电路”，要求用适当的门电路设计最简得逻辑电路。

2、设计一个三输入的“优先权判断电路”，要求用适当的门电路设计最简得逻辑电路。

3、设计一位二进制数的全加器/全减器。

4、设计一个组合逻辑电路，该电路输入端接收两个无符号二进制数A（A=A1A0）和B （B=B1B0），当A=B时，输出F为1，否则F为0。试用合适的逻辑门构造出最简电路。

5、试用输出低电平有效的3-8线译码器和逻辑门设计满足下列要求的组合逻辑电路

B

A AC C)B,F3(A,ABC

B C)B,F2(A,

C AB C C)B,F1(A,+=+=+=A A

6、设计一个可满足下列波形图要求的时序电路图，其输入为CLK 脉冲信号，

输出为Z1,Z0。