7两级CMOS运算放大器设计

合集下载

模拟CMOS集成电路设计优质课程设计实验报告二级放大器的设计

模拟CMOS集成电路设计课程设计报告--------二级运算放大器旳设计信息科学技术学院电子与科学技术系一、概述：运算放大器是一种能将两个输入电压之差放大并输出旳集成电路。

运算放大器是模拟电子技术中最常用旳电路，在某种限度上，可以把它当作一种类似于BJT 或FET 旳电子器件。

它是许多模拟系统和混合信号系统中旳重要构成部分。

它旳重要参数涉及：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范畴、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。

二、设计任务：设计一种二级运算放大器，使其满足下列设计指标：三、电路分析：1.电路构造：最基本旳二级运算放大器如下图所示，重要涉及四部分：第一级放大电路、第二级放大电路、偏置电路和相位补偿电路。

2.电路描述：输入级放大电路由PM2、PM0、PM1和NM0、NM1构成。

PM0和PM1构成差分输入对，使用差分对可以有效地克制共模信号干扰；NM0和NM1构成电流镜作为有源负载；PM2作为恒流源为放大器第一级提供恒定旳偏置电流。

第二级放大电路由NM2和PM3构成。

NM2为共源放大器；PM3为恒流源作负载。

相位补偿电路由电阻R0和电容C0构成，跨接在第二级输入输出之间，构成RC米勒补偿。

此外从电流电压转换角度来看，PM0和PM1为第一级差分跨导级，将差分输入电压转换为差分电流。

NM0和NM1为第一级负载，将差模电流恢复为差模电压。

NM2为第二级跨导级，将差分电压信号转换为电流，而PM3再次将电流信号转换成电压信号输出。

偏置电压由V0和V2给出。

3.静态特性对第一级放大电路：构成差分对旳PM0和PM1完全对称，故有G m1=g mp0=g mp1 (1)第一级输出电阻R out1=r op1||r on1 (2)则第一级电压增益A1=G m1Rout1=g mp0,1(r op1||r on1) (3) 对第二级放大电路：电压增益A2=G m2R out2= -g mn2(r on2||r op3) (4) 故总旳直流开环电压增益A0=A1A2= -g mp0,1g mn2(r op1||r on1)(r on2||r op3) (5) 由于所有旳管子都工作在饱和区，因此对于gm我们可以用公式g m =D I L W )/(Cox 2μ (6) 进行计算；而电阻r o 可由下式计算 r o =DI 1λ (7)其中λ为沟道长度调制系数且λ∝1/L 。

7两级CMOS运算放大器设计分析

1 RII C II
西安电子科技大学
有补偿两级运放的小信号模型

相位裕度（Phase Margin）
失调电压（Offset Voltage）建立时间（Setting Time）
45< PM< 75
VOS<20mV TSET<1us

电源抑制比（PSRR）
共模抑制比（CMRR）
>60dB
>60dB
输出电压摆幅（Output Voltage Swing） >1.5V（Rail-to-Rail：0~3.3V）
11
西安电子科技大学
两级CMOS运放的稳定性分析
也就是说，稳定性是由单位开环增益的相位值决定的，即由相位裕度决定。所以系统稳定性的重要体现就是运放的相位裕度较大，一般运放的相位裕度要求在60o左右。
12
西安电子科技大学
无补偿两级运放的小信号模型
无补偿运放的二阶模型，为使结果通用，用角标I表示第一级的元件，角标II代

芯片面积（Silicon Die Area）
6
西安电子科技大学
两级CMOS运算放大器的基本结构
（a）无补偿运放

（b）有补偿运放

M1和M2的宽长比相等，M3和M4的宽长比相等; 两级运放的电路具有两个高阻节点A和B，这就是说电路存在两个主极点，因而降低了运放的相位裕度; 为了使运放稳定工作，通常在两级运放的第一级和第二级之间中加入补偿电容，即在A点和B点之间加入补偿电容Cc（Miller电容），通过
导与输出阻抗的乘积来决定，因而一般都无法达到高的增益；

共源共栅结构虽然在一定程度上提高了电路增益，但是却限制了电路的输出摆幅；

两级运算放大器设计文档-20150116

点，使补偿后的运放只有一个极点。这就要求：
fZ

1
2
CC
(
g
m
1 6

RZ
)
gm6
2 CL
RZ
CC CL gm6 CC
(b) 消去零点。即将零点移至无穷远处。这就要求
gm6Rz 1
(c) 将零点移到左半平面略大于 GBW 的位置。一般为 1.2 倍 GBW 处（why？），原因：1,2GBW 处的零点既不影响幅度特性，又能很好地贡献相位裕度。
=
��
=
��1 2��
=
��1 ��1
��1
1 2��
（5）
B 相位补偿分析：
如图 1 电路，加入一个与 Cc 的串联电阻之后，电路的零点变为：
第六章仿真
6.1 直流增益、带宽和相位裕度
结果说明
A1 A2 增益 3dB带宽增益带宽积相位裕度
16.64 20.8 50.8dB 4.2MHZ 1.88GHZ 62deg
仿真结果图示
6.2 偏置电路设计：
注：此电路没有做输入偏置，后续工作应做一个 342mv 的偏置供输入。
放大器 symbol 测试
W 502.392u 502.392u 155.416u 155.416u 342.083u 104.154u 849.32u 306.99u
5.4 计算&仿真参数
DC参数 Vout Vp Vgs1 Vgs2 id1 id2

cmos两级级联运算放大器电路

CMOS两阶段的级联操作放大器电路就像集成电路（IC）技术的超级
英雄。

由于其放大和冷却的金属—氧化—半导体（CMOS）技术的双重阶段，这个电路用高增益和增加带宽来打包一拳。

这就像瑞士军队
的刀模拟信号处理，准备应对任何挑战的方式。

无论是放大音频信
号还是在传感器中压缩数字这个电路都是你用来模拟一切的下一次
你需要信号助推，只要呼叫CMOS两级级级的操作放大器电路， IC
世界的无声英雄！
这个CMOS两阶段操作放大器的第一部分有几台晶体管，它们一起工作来提升输入信号，然后还有这个电流镜的东西可以帮助负载。

这个
第一阶段基本上为第二部分铺设了舞台。

第二阶段类似于encore，它能增加更多的收益，并有助于提升输出电压。

很酷的是，第一阶段的
输出只是直接插入第二阶段的输入，所以它就像这种双功率提升的配置。

CMOS两阶段的级联操作放大器电路具有重大优点，包括收益高、输
入阻力高以及铁路对铁路输出摇摆。

它适合需要大量扩展的应用程序，特别是在数据获取系统、传感器接口和音频信号处理领域。

电路的配
制和加强涉及仔细考虑晶体管的尺寸、偏差和计费技术，所有这些技
术都是为了达到所期望的性能指标。

两级全差动运算放大器的设计

两级全差动运算放大器的设计华中科技大学IC课程设计两级全差动运算放大器的设计年级:学号:姓名:专业:指导老师:二零一一年十二月摘要应用0.18umCMOS工艺，设计了一个放大倍数为86dB、单位增益带宽为360MHz、负载为1pF的两级全差动运算放大器。

可以满足一定的高速度、高精度的指标。

两级分别由一个差分的共源放大器和一个折叠式放大器组成。

通过运用差动输出代替普通两级运算放大器的单端输出，从而提高了输入动态范围、抑制共模信号和噪声的能力等性能。

因此，优于一些传统的两级运算放大器。

关键词：全差动运算放大器；共源放大器；折叠式放大器AbstractA fully differential operational amplifier with a DC-gain of 86dB and a gain-bandwidth of 360 MHz has been implemented in a 0.18um CMOS process.It can satisfy the index of high speed and high precision.And the two level is respectively made up of a common-source amplifier and a Folding amplifier.Therefore,it is better than some of the traditional operational amplifier.Keywords:fully differential operational amplifier; common-source amplifier; Folding amplifier目录摘要 (1)Abstract (2)1.引言 (4)2. 两级全差动运算放大器设计要求 (4)3. 电路分析与设计 (4)3.1.第一级运算放大器设计 (5)3.1.1第一级差模电压增益 (6)3.1.2.共模电压输入范围 (6)3.1.3.第一级增益带宽积GBW (7)3.1.4.第一级MOS管宽长比 (7)3.1.5.第一级仿真结果 (7)3.2.第二级运算放大器设计 (8)3.2.1.第二级差模电压增益 (9)3.2.2.偏置电压与偏值电流 (9)3.2.3.增益带宽积与负载电容 (9)3.2.4.第二级MOS管宽长比 (9)3.2.5.第二级仿真结果 (10)3.3.两级联仿 (10)3.3.1.差分压摆率 (11)3.3.2.静态功耗 (11)3.3.3.等效输入参考噪声 (11)3.3.4.相角裕度 (12)3.3.5.两级联仿结果 (13)4. 结论 (13)致谢 (14)参考文献 (14)心得体会 (15)1.引言随着模拟集成电路技术的发展，高速、高精度运算放大器得到广泛应用。

两级CMOS运算放大器设计

两级CMOS运算放大器设计引言CMOS运算放大器是现代电路设计中的重要组成部分，它在模拟电路中扮演着关键的角色。

CMOS运算放大器由于其低功耗、高增益和较低的失调电压而备受青睐。

本文将介绍两级CMOS运算放大器的设计方法，包括电路结构、工作原理以及性能指标。

电路结构两级CMOS运算放大器由两个级联的CMOS差动放大器组成，它们的输出分别连接在第二级差动放大器的输入上。

这种结构能够提供更高的增益和更好的线性度。

差动放大器差动放大器是CMOS运算放大器的关键组成部分，它用于将输入信号转换为差模信号，并放大差模信号以提供一个具有高增益的输出。

CMOS差动放大器由一对输入端和一对输出端组成，每个输入端都连接了一个NMOS和一个PMOS管，这样可以实现单端输入和差分输入。

工作原理两级CMOS运算放大器的工作原理如下：1.输入信号被差动放大器的第一级转换为差模信号，并经过第一级放大。

第一级放大的输出信号被传递给第二级放大器。

2.第二级差动放大器放大差模信号，然后将其转换为单端输出信号。

3.输出信号经过一个输出级，通过一个负反馈回路被注入到第二级差动放大器的输入上。

设计步骤下面是设计两级CMOS运算放大器的一般步骤：1.确定电路的性能指标，例如增益、带宽以及失调电压等。

2.根据给定的性能指标选择差动放大器和输出级的电路结构。

3.根据选择的电路结构计算电路的参数，例如电阻、电容和晶体管的尺寸等。

4.使用电路模拟工具，例如SPICE，对电路进行仿真和优化。

5.布局电路，并进行布线。

6.进行电路的后仿真和测试。

性能指标两级CMOS运算放大器的性能指标通常包括以下几个方面：1.增益：运算放大器的增益是指输出信号相对于输入信号的放大程度。

在设计过程中，需要根据实际应用需求确定所需的增益。

2.带宽：带宽是指运算放大器能够输出一个相对稳定的放大信号的频率范围。

一般来说，带宽越大，运算放大器的性能越好。

3.失调电压：失调电压是指实际输入和理论输入之间的偏差。

CMOS二级运算放大器设计

CMOS二级运算放大器设计编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（CMOS二级运算放大器设计）的内容能够给您的工作和学习带来便利。

同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。

本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为CMOS二级运算放大器设计的全部内容。

CMOS二级运算放大器设计(东南大学集成电路学院）一．运算放大器概述运算放大器是一个能将两个输入电压之差放大并输出的集成电路.运算放大器是模拟电子技术中最常见的电路，在某种程度上，可以把它看成一个类似于BJT 或FET 的电子器件。

它是许多模拟系统和混合信号系统中的重要组成部分。

它的主要参数包括：开环增益、单位增益带宽、相位阈度、输入阻抗、输入偏流、失调电压、漂移、噪声、输入共模与差模范围、输出驱动能力、建立时间与压摆率、CMRR、PSRR以及功耗等。

二．设计目标1.电路结构最基本的COMS二级密勒补偿运算跨导放大器的结构如图1。

1所示。

主要包括四部分：第一级输入级放大电路、第二级放大电路、偏置电路和相位补偿电路.图1.1 两级运放电路图2。

电路描述电路由两级放大器组成，M1~M4构成有源负载的差分放大器,M5提供该放大器的工作电流。

M6、M7管构成共源放大电路，作为运放的输出级。

M6 提供给 M7 的工作电流.M8~M13组成的偏置电路，提供整个放大器的工作电流。

相位补偿电路由M14和Cc 构成.M14工作在线性区,可等效为一个电阻，与电容Cc 一起跨接在第二级输入输出之间，构成RC 密勒补偿。

3。

设计指标两级运放的相关设计指标如表1。

三．电路设计第一级的电压增益:（3.1）第二级电压增益：(3.2）所以直流开环电压增益：(3.3）单位增益带宽：(3。

两阶段CMOS运算放大器的设计与实现

第３｝第４期（卷
２ｆ０９年１）２月
渤海大学学报（自然科学版）
ＪｕｎｌｆＢｈｉｎｖｒｉ（ｔｒｌＳｉｎｅＥｉｏｏｒａｏａｉｅｓｔＮａｕａｃｅｃｄｔｎ）ｏＵｙｉ
Ｖｏ．ＯＮＯ．１３４
Байду номын сангаас
图１两阶段运放
２１微分增益级．
第一级增益是微分增益阶段，由晶体管Ｍ１和Ｍ４成。晶体管Ｍ１和Ｍ２是标准的Ｎ通道场效应组晶体管（ＮＭＯＳ）他们共同构成基本输入级的放大器。口输出的是Ｍ１，出的反相输入和Ｍ２的非反相输
后阶段，负荷还有助于增大共模抑制比。
２２第二增益级．
设计第二阶段的目的是要提供放大器的额外增益。不仅需要由Ｍ５和Ｍ６共同组成集成晶体管，而且这个阶段需要的是在标准同源配置下Ｍ２的输出流失和Ｍ５的放大通过。同样，似差分增益阶段，类这
为大信号电压增益。上升时问：出１至９的所需要的时间的最终值称为上升时间。输００ ‘
转换率：出电压每个时问单位的最大的变化率。（ｄ输Ｖｏ／ｄ）度的输出信号的转换率。ｔ坡
过冲：最大输出偏离其稳态值定义为过冲。共模抑制比：共模抑制比是比例差分增益和共模增益之间的比率。
３２７
全．
渤海大学学报（自然科学版）

CMOS两级运放设计解读

I I I SR min{ DS5 , DS7
DS 5}
CC
CL
为了测量转换速率，将运算放大器输出端与反相输入端相连，如下图所示，
7 有一部分电流 DS5 要留
C I I C 过，所以只有
的电流经过。这样一来，对于正的输入阶跃，
C
DS 7
DS 5
L
M M I I C 4 的漏端电压会下降，也会减少流经
6 的电流。电流 DS 7
DS5 对 L 充
电，导致一个正的电压梯度，斜率为
SRext
I I DS7
DS 5
CL
所以总的 SR 是这两个中的最小值 SR min{ SRint , SRext} , 得到
2.1 电路图
2 电路分析
2.2 电路原理分析
两级运算放大器的电路结构如图 1.1 所示，偏置电路由理想电流源和 M8 组成。 M8 将电流源提供的电流转换为电压， M8 和 M5 组成电流镜， M5 将电压信号转换为电流信号。输入级放大电路由 M1～ M5 组成。 M1 和 M2 组成 PMOS 差分输入对，差分输入与单端输入相比可以有效抑制共模信号干扰； M3 、M4 电流镜为有源负载，将差模电流恢复为差模电压。； M5 为第一级提供恒定偏置电流，流过 M1 ，2 的电流与流过 M3,4 的电流 I d1,2 I d 3,4 I d5 / 2 。输出级放大电路由 M6 、M7 组成。 M6 将差分电压信号转换为电流，而 M7 再将此电流信号转换为电压输出。 M6 为共源放大器， M7 为其提供恒定偏置电流同时作为第二级输出负载。相位补偿电路由 Cc 构成，构成密勒补偿。
ds5
。如果
C
7 提供足够的电流给

两级CMOS运算放大器的设计与spectrum仿真

LAB2 两级CMOS 运算放大器的设计V SSvoutiref图 1两级CMOS 运算放大器一：基本目标：参照《CMOS 模拟集成电路设计第二版》p223.例6.3-1设计一个CMOS 两级放大器，满足以下指标：5000/(74)v A V V db = 2.5DD V V = 2.5SS V V =-5GB MHz = 10L C pF = 10/SR V s μ>out V V ±范围=2 1~2ICMR V =- 2diss P mW ≤相位裕度：60为什么要使用两级放大器，两级放大器的优点：单级放大器输出对管产生的小信号电流直接流过输出阻抗，因此单级电路增益被抑制在输出对管的跨导与输出阻抗的乘积。

在单级放大器中，增益是与输出摆幅是相矛盾的。

要想得到大的增益我们可以采用共源共栅结构来极大地提高输出阻抗的值，但是共源共栅结构中堆叠的MOS 管不可避免地减少了输出电压的范围。

因为多一层管子就要至少多增加一个管子的过驱动电压。

这样在共源共栅结构的增益与输出电压范围相矛盾。

为了缓解这种矛盾引进了两级运放，在两极运放中将这两点各在不同级实现。

如本文讨论的两级运放，大的增益靠第一级与第二级相级联而组成，而大的输出电压范围靠第二级这个共源放大器来获得。

表1 典型的无缓冲CMOS 运算放大器特性二：两级放大电路的电路分析：图1中有多个电流镜结构，M5,M8组成电流镜，流过M1的电流与流过M2电流1,23,45/2d d d I I I ==，同时M3，M4组成电流镜结构，如果M3和M4管对称，那么相同的结构使得在x ，y 两点的电压在Vin 的共模输入范围内不随着Vin 的变化而变化，为第二极放大器提供了恒定的电压和电流。

图1所示，Cc 为引入的米勒补偿电容。

表2 0.5m μ工艺库提供的模型参数表3 一些常用的物理常数利用表2、表3中的参数/OX ox ox C t ε=0oxK C μ'=计算得到2110/NK A V μ'≅ 262/PK A V μ'≅ 第一级差分放大器的电压增益为：1124m v ds ds g A g g -=+ （1）第二极共源放大器的电压增益为6267m v ds ds g A g g -=+ （2）所以二级放大器的总的电压增益为16261224675246672()()m m m m v v v ds ds ds ds g g g g A A A g g g g I I λλλλ===++++ （3）相位裕量有111121180tan ()tan ()tan ()60M GB GB GB p p z ---Φ=±---=要求60°的相位裕量，假设RHP 零点高于10GB 以上11102tan ()tan ()tan (0.1)120v GBA p ---++= 102tan ()24.3GBp -= 所以2 2.2p GB ≥ 即622.2()m m L cg gC C > 由于要求60的相位裕量，所以626210()10m m m m c cg gg g C C >⇒> 可得到 2.20.2210Lc L C C C >==2.2pF 因此由补偿电容最小值2.2pF ，为了获得足够的相位裕量我们可以选定Cc=3pF 考虑共模输入范围：在最大输入情况下，考虑M1处在饱和区，有3131(max)(max)DD SG n IC n TN IC DD SG TN V V V V V V V V V V --≥--⇒≤-+ （4）在最小输入情况下，考虑M5处在饱和区，有1515(min)(min)IC SS GS Dsat IC SS GS Dsat V V V V V V V V --≥⇒≤++ （5）而电路的一些基本指标有11m v Cg p A C =-（6） 62m Lg p C =-（7） 61m Cg z C =（8） 1m Cg GB C =（9） CMR:正的CMR in31()()DD T T V V V +（最大）=V 最大最小 (10)负的CMR in15()()SS T DS V V V ++（最小）=V 最大饱和(12)由电路的压摆率5d CI SR C =得到 5d I =(3*10-12)()10*106)=30μA(为了一定的裕度，我们取40iref A μ=。

op07放大器电路图设计

op07的功能介绍：Op07芯片是一种低噪声，非斩波稳零的双极性运算放大器集成电路。

由于OP07具有非常低的输入失调电压（对于OP07A最大为25μV），所以OP07在很多应用场合不需要额外的调零措施。

OP07同时具有输入偏置电流低（OP07A为±2nA）和开环增益高（对于OP07A为300V/mV）的特点，这种低失调、高开环增益的特性使得OP07特别适用于高增益的测量设备和放大传感器的微弱信号等方面。

特点：超低偏移：150μV最大。

低输入偏置电流：1.8nA 。

低失调电压漂移：0.5μV/℃。

超稳定，时间：2μV/month最大高电源电压范围：±3V至±22V图1 OP07外型图片图2 OP07 管脚图OP07芯片引脚功能说明：1和8为偏置平衡(调零端)，2为反向输入端，3为正向输入端，4接地，5空脚6为输出，7接电源+图3 OP07内部电路图ABSOLUTE MAXIMUM RATINGS 最大额定值Symbol 符号Parameter参数Value数值Unit单位VCCSupply Voltage 电源电压±22 V VidDifferential Input Voltage差分输入电压±30 V Vi Input Voltage 输入电压±22 VTop er Operating Temperature 工作温度-40 to+105℃Tst g Storage T emperature 贮藏温度-65 to+150℃电气特性虚拟通道连接= ± 15V ，Tamb = 25 ℃（除非另有说明）Sy mbol 符号Parameter 参数及测试条件最小典型最大Unit单位Vio Input Offset Voltage 输入失调电压0℃≤ Tamb ≤ +70℃-61525μVLong Term Input Offset VoltageStability-(note 1) 长期输入偏置电压的稳定性-0.42μV/MoDVi o Input Offset Voltage Drift 输入失调电压漂移-0.51.8μV/℃Iio Input Offset Current输入失调电流0℃≤Tamb≤ +70℃-0.868nADIi o Input Offset Current Drift 输入失调电流漂移-155pA/℃Iib Input Bias Current输入偏置电流0℃≤Tamb ≤ +70℃-1.879nADIi b Input Bias Current Drift 输入偏置电流漂移-155pA/℃RoOpen Loop Output Resistance 开环输出电阻-6- ΩRidDifferential Input Resistance 差分输入电阻-33- MΩRicCommon Mode Input Resistance 共模输入电阻-12- GΩVic m Input Common Mode Voltage Range输入共模电压范围0℃≤ Tamb ≤ +70℃±13±13±13.5- VCM R Common Mode Rejection Ratio (Vi=Vicm min)共模抑制比0℃≤ Tamb ≤+70℃1009712- dBSV R Supply Voltage Rejection Ratio 电源电压抑制比(VCC = ±3to ±18V) 0℃≤Tamb ≤ +70℃908614- dBAv d LargeSignalVoltageGain 大信号电压增益VCC = ±15, RL=2KΩ,VO = ±10V,1204-V/mV 0℃≤ Tamb ≤ +105℃100 -VCC = ±3V, RL =500W,VO = ±0.5V1004-Vo pp OutputVoltageSwing 输出电压摆幅RL = 10KΩ±12±13- VRL= 2kΩ±11.5±12.8RL= 1KΩ±120℃≤Tamb ≤+70℃RL =2KΩ±11 -SR Slew Rate 转换率(RL =2KΩ,CL =100pF)-0.17-V/μSGB P Gain Bandwidth Product 带宽增益(RL=2KΩ,CL = 100pF, f = 100kHz)-0.5-MHzIcc Supply Current -(no load) 电源电流（无负载）0℃≤Tamb ≤+70℃VCC = ±3V-2.70.67561.3mAen EquivalentInput NoiseVoltage等效输入噪声电压f = 10Hz -112nV√Hzf = 100Hz -10.513.5f = 1kHz -111.5in EquivalentInput NoiseCurrent 等效输入噪声电流f = 10Hz -0.3.9PA√Hzf = 100Hz -0.2.3f = 1kHz - 0.1.2图4 输入失调电压调零电路应用电路图：图5 典型的偏置电压试验电路图6 老化电路图7 典型的低频噪声放大电路图8 高速综合放大器图9 选择偏移零电路图10 调整精度放大器图11 高稳定性的热电偶放大器图12 精密绝对值电路。

CMOS二级运算放大器设计

CMOS二级运算放大器设计CMOS二级运放的基本结构包括差分对和共模反馈电路。

差分对是一对输入端分别与PNP型和NPN型晶体管相连的放大器。

这对晶体管的基极分别与镜像电流源相连，以提供共模反馈和差分模式放大。

共模反馈电路通过将差分模式信号与公共节点（即两个输入端的中点）比较，从而产生反馈信号，并将其注入到差分对中以抑制共模干扰。

1.确定规格和需求：确定运放的增益、频率响应、功耗和输入/输出特性等规格要求。

2.选择工作点：通过分析差分对的静态特性，选择适当的工作点。

工作点的选择应保证对输入信号具有较高的线性响应。

3.设计共模反馈电路：共模反馈电路包括反馈网络和差分对之间的连接。

通过反馈网络的设计，可以精确地抑制共模干扰，提高CMRR（共模抑制比）。

4.设计差分放大器：根据增益要求和输入/输出阻抗要求，设计差分放大器。

差分放大器的设计要考虑电压增益、带宽、输入和输出阻抗等因素。

5.设计输出级：输出级一般包括缓冲放大器和电流输出级。

缓冲放大器用于提供足够的驱动能力，以满足输出电流的要求。

电流输出级用于将电压信号转换为电流输出。

6.设计电源电压：根据设计要求和工艺限制，确定供电电压，并设计稳压电路以提供稳定的电源。

7.进行仿真和优化：通过电路仿真软件进行电路性能的模拟和优化，根据仿真结果进行参数调整和电路结构修改。

8.布局和版图设计：根据电路设计结果进行电路布局和版图设计，确保电路结构的可制造性和可靠性。

9.参数提取和后仿真：通过深入分析电路模型和特性，提取关键参数，并基于改进的模型进行后仿真。

根据后仿真结果进行最终的参数调整和性能评估。

最后，需要指出的是，CMOS二级运放的设计是一个综合性的工程任务，涉及到电路设计、模拟仿真、版图设计以及后仿真等多个方面的知识和技能。

在实际应用中，还需要考虑工艺变化、温度变化和耦合等因素对电路性能的影响，以实现稳定和可靠的运放电路设计。

二级密勒补偿运算放大器设计教程

4.3.1 对称和失调 .............................................................................................. 27 4.3.2 静态功耗 ................................................................................................. 27 4.3.3 面积 ........................................................................................................ 27 4.3.4 直流增益 ................................................................................................. 28 4.3.5 共模抑制比 .............................................................................................. 28 4.3.6 电源抑制比 .............................................................................................. 28 4.3.7 转换速率 ................................................................................................. 28 4.3.8 等效输入噪声 .......................................................................................... 28 4.4 4.5 相位补偿 ..................................................................................................... 29 计算参数 ..................................................................................................... 29

两级放大器

两级CMOS运算放大器设计一：实验目的：1. 会运用Cadence设计工具。

熟悉计算机进行集成电路进行辅助设计的流程。

2．掌握模拟电路仿真方法、掌握电子电路、电子器件芯片底层版图的设计规则和方法。

3. 掌握用计算机对电路、电子器件进行参数提取及功能模拟的过程。

实验软件：Cadence-Virtuoso; Cadence-Assura.二：设计指标要求：电源电压为3.3V，共模电压范围是1V，差分幅值范围是1m~100mV，负载电容是10pF，压摆率大于10/us，单位增益带宽是5MHz。

幅值增益是70dB，相位欲度大于60度，功耗小于2mW，工作温度为0到85°之间。

三：实验过程及仿真，版图首先，利用Cadence Virtuoso搭建单级CMOS放大器，采用共源级结构，以电流镜作为负载，原理图如下图所示单级CMOS放大器原理图利用spectre对该电路进行小信号仿真，得到它的增益，带宽和相位裕度如下列图所示单级CMOS放大器的小信号增益（56.5dB）单级CMOS放大器-3dB带宽（2.92k）单级CMOS放大器相位裕度（89.32°）对该单级放大器输入方波信号，得到其摆率如下图所示单级CMOS放大器摆率（65.74*106μV/s）应用virtuoso绘制该单级放大器版图，如下图所示单级放大器版图对上面提到的版图做rcx后提取，得到下图单级CMOS放大器rcx提取网表绘制两级CMOS运算放大器的原理图如下图所示，含米勒电容和调零电阻两级CMOS运算放大器的原理图对两级CMOS运算放大器进行小信号仿真，得到其增益，带宽和相位裕度如下列图所示两级CMOS运算放大器的增益（75.0dB）两级CMOS运算放大器的-3dB带宽（1.084M）两级CMOS运算放大器的相位裕度（68°）两级CMOS运算放大器的单位增益带宽（7.244M）对该CMOS两级运算放大器输入方波信号，得到其摆率如下图所示两级CMOS运算放大器的摆率应用virtuoso绘制该CMOS两级运算放大器版图，如下图所示CMOS两级运算放大器版图对上面提到的版图做rcx后提取，得到下图两级CMOS运算放大器版图对单级CMOS放大器rcx网表进行仿真，得到其性能指标如下列图所示单级CMOS放大器后仿真增益（51.5dB）单级CMOS放大器后仿真-3dB带宽（8.624k）单级CMOS放大器后仿真相位裕度（70.5°）对该单级放大器的rcx网表输入方波信号，得到其摆率如下图所示单级CMOS放大器后仿真摆率（13.03*106μV/s）。

两级CMOS运算放大器的前仿,版图及后仿

两级CMOS运算放大器的设计
两级CMOS运算放大器的设计
• • • • • 两级CMOS运算放大器的前仿两级CMOS运算放大器的版图两级CMOS运算放大器的后仿存在的问题心得体会
两级CMOS运算放大器的前仿
表1 设计要求
V DD V SS
2.5V
CL
V o u t IC M R
SR
Pd is s
图12 前仿网表
两级CMOS运算放大器的后仿
图13 后仿网表
两级CMOS运算放大器的后仿
• 用HSPICE进行前、后仿，仿真之前对网表进行更改。 • 删除注释部分，仅保留器件描述。 • 更改VDD! 、VSS!为VDD、VSS 。 • 添加库。 • 添加偏置管。 • 添加激励信号（电源VDD、VSS，直流信号，瞬态信号，交流信号等等）。
Av
GB
M
CMRR
PSRR
2.5V
10 pF
2 V 1 ~ 2V 10V / s 2 m W
74dB
5M Hz
60
。
60dB
60dB
两级CMOS运算放大器的前仿
VDD M3 x iref vin1
=
M4 y
M6
Cc vin2 CL M7
vout
M1 Vn Id5
M2
M8
3

和 P S R R 后仿图形（dc=0V）

1
两级CMOS运算放大器的后仿
表4 设计要求、Cadence前仿结果、HSPICE仿真结果
参数
IC M R
设计要求 Cadence前仿结果
1V ~ 2V
HSPICE前仿结果

CMOS两级运算放大器设计

CMOS两级运算放大器设计CMOS（互补金属氧化物半导体）两级运算放大器是一种常用的放大器设计，可以用于信号放大、滤波、放大器链路等应用。

本文将对CMOS两级运算放大器的设计进行详细叙述。

首先，设计CMOS差动对。

差动对由两个MOSFETs组成，其中一个为p-MOSFET，另一个为n-MOSFET。

这两个MOSFETs的栅极交叉，源极相连，并接入一个电流源。

这样可以使输入信号以差分模式进入放大器。

然后，设计CMOS差动对的偏置电路。

偏置电路主要是为了使CMOS差动对能够正常工作。

其中，主要包括两个电流源和一个电流镜。

电流源为差动对提供恒定电流，电流镜用于分配输入级和输出级的电流。

通过适当选择偏置电流的大小，可以控制放大器的增益和输出幅度。

接下来，设计中间电压增益级。

增益级主要由两个共尺极级组成，通过增加电阻、电容等元件来实现电压放大。

增益级的输出连接到输出级的输入，将中间电压信号传递到输出级进行电流差分放大。

最后，设计输出级。

输出级主要由两个MOSFETs组成，其中一个为p-MOSFET，另一个为n-MOSFET。

这两个MOSFETs的栅极相连，并连接到输入级的输出。

通过适当控制输出级电压的变化，可以实现电流信号的放大。

在CMOS两级运算放大器的设计过程中，需要考虑的因素包括放大器的增益、带宽、输入输出阻抗、偏置电流等。

根据具体的应用需求，可以平衡这些因素来进行合适的设计。

在设计完成后，需要进行电路仿真和调试。

可以使用软件工具如Spice来进行电路模拟，并根据模拟结果进行调整和优化。

在实际测试中，可以通过改变输入信号的频率和幅度，观察输出信号的响应，并与设计要求进行对比。

总结起来，CMOS两级运算放大器设计是一个复杂的过程，需要考虑多个因素，并进行合适的优化。

通过合理的设计和调试，可以获得满足设计要求的放大器电路。

CMOS二级密勒补偿运算放大器的设计说明

课程设计报告设计课题: CMOS二级密勒补偿运算放大器的设计姓名: XXX专业: 集成电路设计与集成系统学号: 1115103004 日期 2015年1月17日指导教师: XXX 国立华侨大学信息科学与工程学院一：CMOS二级密勒补偿运算放大器的设计1:电路结构最基本的CMOS二级密勒补偿运算跨导放大器的结构如下图，主要包括四部分：第一级PMOS输入对管差分放大电路，第二级共源放大电路，偏置电路和相位补偿电路。

2：电路描述：输入级放大电路由M1~M5组成。

M1和M2组成PMOS差分输入对管，差分输入与单端输入相比可以有效抑制共模信号干扰；M3和M4为电流镜有源负载；M5为第一级放大电路提供恒定偏置电流。

输出级放大电路由M6和M7组成，M6为共源放大器，M7为其提供恒定偏置电流同时作为第二级输出负载。

偏置电路由M8~M13和Rb组成，这是一个共源共栅电流源，M8和M9宽长比相同。

M12和M13相比，源级加入了电阻Rb，组成微电流源，产生电流Ib。

对称的M11和M12构成共源共栅结构，减少了沟道长度调制效应造成的电流误差。

在提供偏置电流的同时，还为M14栅极提供偏置电压。

相位补偿电路由M14和Cc组成，M14工作在线性区，可等效为一个电阻，与电容Cc一起跨接在第二级输入输出之间，构成RC密勒补偿。

3:两级运放主体电路设计由于第一级差分输入对管M1与M2相同，有R1表示第一级输出电阻，其值为则第一级的电压增益对第二级，有第二级的电压增益故总的直流开环电压增益为所以4：偏置电路设计偏置电路由 M8~M13 构成，其中包括两个故意失配的晶体管M12 和M13，电阻RB 串联在M12 的源极，它决定着偏置电流和gm12，所以一般为片外电阻以保证其精确稳定。

为了最大程度的降低M12 的沟道长度调制效应，采用了Cascode 连接的M10以及用与其匹配的二极管连接的M11 来提供M10 的偏置电压。

最后，由匹配的PMOS器件M8 和M9 构成的镜像电流源将电流IB 复制到M11 和M13，同时也为M5 和M7提供偏置。

两级全差动运算放大器的设计

两级全差动运算放大器的设计班级:自动化0905姓名:余陆洋学号:U200914361同组人姓名:刘洁、戴伟、王睿祺题目要求根据性能指标的要求，选择合适的放大器类型，采用0.18um CMOS 工艺，设计一个两级运算放大器性能指标如下：电源电压： 1.8V 第一级增益： ≥20dB 第一级GBW: ≥500MHz 两级增益： ≥80dB 相位裕度： ≥60º差分压摆率： ≥200V/us等效输入参考噪声：200nV/Hz @1MHz 负载电容： ≤1pF静态功耗：尽可能小，不做具体要求人员分工余路洋：运放整体仿真刘洁：网表的编写戴伟：第一级运放与第二级运放的仿真王睿祺：电路参数的设计整体设计1）基本参数设定mV V V TH G S 200=- V V TN 5.0=V V TP 4.0-= 4106.4-⨯=ox n C u4103.2-⨯=ox p C u2）基本公式Lmip c g GBW π2=tn ds Dm v v I g -=2 2)(21TH GS ox D V V L WuC I -=3）第一级运放设计：inn由题目可知，要满足设计要求最主要的是确定MOS 管的宽长比以及偏置电流。

我们取负载电容为L c =0.4Pf ，由此可确定ID 的大小，又由于mV V V TH G S 200=-所以由图可知,增益：30db,GBW>500W.4）第二级运放设计增益>50db5）整体设计a)增益>80dbb)由下图可以看出相位裕度>60o,满足要求差分压摆率>0.4v/2ns=200V/us,所以满足要求c)等效输入参考噪声在1MHz时<200nV/Hz.d)静态功耗:网表程序*two_stage_amp.option post=2 numdgt=7 tnom=27.lib 'C:\rf018.l' tt.global VDD! GND!.PARAM************************************************************************ * Library Name: Mixer_Down* Cell Name: amp_stage_two* View Name: schematic************************************************************************.SUBCKT amp_stage_two Iref2 Vb2 Vb3 Vb4 Vcm Vin Vip Voutn Voutp*.PININFO Iref2:I Vb2:I Vb3:I Vb4:I Vcm:I Vin:I Vip:I Voutn:O Voutp:OMM7 net087 Vb2 vdd! vdd! pch l=300n w=805n m=1MM6 Voutp Vb3 net087 vdd! pch l=300n w=5.39u m=1MM5 net33 Vb2 vdd! vdd! pch l=300n w=805n m=1MM4 Voutn Vb3 net33 vdd! pch l=300n w=5.39u m=1MM12 net33 Vip net30 gnd! nch l=300n w=2u m=1MM13 net087 Vin net30 gnd! nch l=300n w=2u m=1MM11 Iref2 Iref2 gnd! gnd! nch l=280.0n w=2u m=1MM10 net30 Iref2 gnd! gnd! nch l=280.0n w=3u m=1MM3 Voutp Vb4 net42 gnd! nch l=400n w=805n m=1MM2 net42 Vcm gnd! gnd! nch l=1u w=405n m=1MM1 Voutn Vb4 net46 gnd! nch l=400n w=805n m=1MM0 net46 Vcm gnd! gnd! nch l=1u w=405n m=1.ENDS************************************************************************ * Library Name: Mixer_Down* Cell Name: amp_stage_one* View Name: schematic************************************************************************.SUBCKT amp_stage_one Iref1 Vcm Vin Vip Voutn Voutp*.PININFO Iref1:I Vcm:I Vin:I Vip:I Voutn:O Voutp:OMM5 Iref1 Iref1 vdd! vdd! pch l=1u w=105.0000u m=1MM4 net23 Iref1 vdd! vdd! pch l=1u w=900.0000u m=1MM3 Voutp Vin net23 vdd! pch l=180.0n w=705.0000u m=1MM2 Voutn Vip net23 vdd! pch l=180.0n w=705.0000u m=1MM1 Voutn Vcm gnd! gnd! nch l=180.0n w=5.645u m=1MM0 Voutp Vcm gnd! gnd! nch l=180.0n w=5.645u m=1.ENDS************************************************************************ * Library Name: Mixer_Down* Cell Name: two_stage_amp* View Name: schematic************************************************************************ *.PININFO Vb2:I Vb3:I Vb4:I Vcm:I Vin:I Vip:I Voutn:O Voutp:OCC2 Voutp gnd! 1.0000p $[CP]CC5 net048 Voutp 20f $[CP]CC3 Voutn gnd! 1.0000p $[CP]CC4 net049 Voutn 20f $[CP]XI22 net044 Vb2 Vb3 Vb4 Vcm Vin Vip net049 net048 / amp_stage_two *.SUBCKT amp_stage_two Iref2 Vb2 Vb3 Vb4 Vcm Vin Vip Voutn VoutpXI21 net076 Vcm net049 net048 Voutn Voutp / amp_stage_one*.SUBCKT amp_stage_one Iref1 Vcm Vin Vip Voutn Voutp*.SUBCKT two_stage_amp Vb2 Vb3 Vb4 Vcm Vin Vip Voutn VoutpVVin Vin 0 DC 0.9 AC 1.0VVip Vip 0 DC 0.9 AC 1.0 180VVb2 Vb2 0 0.8VVb3 Vb3 0 0.5VVb4 Vb4 0 1.3VVcm Vcm 0 0.9VVdd vdd! gnd! 1.8Iref1 net076 0 180uIref2 vdd! net044 10u*VVin Vin 0 0 PULSE 0 1.0 0.1N .1N .1N 100N 100N*RVip Vip 0 1k*.TRAN 0.1N 100N*.PRINT TRAN V(Vin) V(Voutn).AC DEC 10 1 3G.PRINT AC VDB(Voutp) VP(Voutp).noise V(Voutp) VVip 10.END。

CMOS两级运算放大器设计报告

CMOS两级运算放大器设计报告CMOS两级运算放大器设计及仿真实验报告班级：学号：姓名：日期：一、运算放大器设计简介运算放大器是许多模拟及数模混合信号系统中一个十分重要的部分。

各种不同复杂程度的运放被用来实现各种功能：从直流偏置的产生到高速放大或滤波。

运算放大器的设计可分为两个步骤。

第一步是选择或搭建运放的基本结构，绘出电路结构草图。

确定好的电路结构不能轻易修改。

运算放大器的电路结构确定之后需要选择直流电流，手工设计管子尺寸，以及设计补偿电容等关键参数。

为了满足运放的交流和直流需要，所有管子必须设计出合适尺寸。

在手工计算的基础上，运用CandenceVirtuoso电路设计软件进行图形绘制，参数赋值，仿真分析。

在分析仿真结果的基础上判断电路是否符合设计要求。

若不符合，再回到手工计算，调试电路。

二、设计目标电路参数要求：(1)直流或低频时的小信号差模电压增益Avd = 4000V/V(72dB)(2)增益带宽积GBW = 10MHz(3)输入共模电压范围Vcm,min = 0.4V，Vcm,max = 1.5V(4)输出电压摆幅0.2V < Vout < 1.5V(5)相位裕度PM = 60(6)负载电容CL = 1pF(7)电源电压VDD = 1.8V使用CMOS-90nm工艺库。

三、电路设计1.电路结构最基本的CMOS二级密勒补偿运算跨导放大器的结构如下图所示。

主要包括四大部分：第一级双端输入单端输出差分放大级、第二级共源放大级、直流偏置电路及密勒补偿电路。

2.电路描述输入级放大电路由PM0、PM2、NM1、NM3组成，其中PM0与PM2组成电流源偏置电路，NM1与NM3组成差分放大电路，输入端分别为IN1和IN2，单端输出。

如下图所示。

输出级放大电路由PM1和NM4组成，其中PM1为共源放大级电路，NM4为电流源偏置电路。

如下图所示。

电流源偏置电路由NM0、NM2与NM4组成，其中NM0接偏置电流源，电流源电流为30uA。