数字电子技术基础第五版(闫石)第五章 触发器

合集下载

数电第五版(阎石)第五章课后习题及答案pptx

数电第五版(阎石)第五章课后习题及答案pptx

03
习题三答案ຫໍສະໝຸດ 习题三第1题答案1.1 逻辑函数的表示方法 1.1答案:逻辑函数有多种表示方法, 如真值表、逻辑表达式、波形图和卡
诺图等。
1.2 逻辑函数的化简方法
1.2答案:逻辑函数的化简方法包括代 数法、公式法和卡诺图法等。
1.3 逻辑函数的运算规则
1.3答案:逻辑函数的运算规则包括与、 或、非等基本运算,以及与或、与非、 或非等复合运算。
习题一第3题答案
总结词
卡诺图化简
答案
通过卡诺图化简,我们得到最简的逻 辑表达式为(F = A'B + A'C + BC)。
02
习题二答案
习题二第1题答案
总结词
逻辑函数的表示方法
详细描述
逻辑函数的表示方法有真值表、逻辑表达式、逻辑图和波形图等。这些表示方法各有特 点,可以根据具体需求选择使用。真值表可以清晰地表示输入和输出之间的逻辑关系; 逻辑表达式简化了函数表示,便于分析和计算;逻辑图能够直观地展示逻辑函数的结构
习题三第2题答案
在此添加您的文本17字
2.1 逻辑函数的化简步骤
在此添加您的文本16字
2.1答案:逻辑函数的化简步骤包括合并项、消去项和简 化表达式等。
在此添加您的文本16字
2.2 逻辑函数的化简技巧
在此添加您的文本16字
2.2答案:逻辑函数的化简技巧包括利用运算规则、消去 项和合并项等。
在此添加您的文本16字
和功能;波形图则可以反映函数在时间序列上的动态变化。
习题二第2题答案
总结词
逻辑函数的化简方法
详细描述
逻辑函数的化简方法有多种,包括公式化简法、卡诺 图化简法和布尔代数化简法等。公式化简法基于逻辑 代数的基本公式和规则,通过简化表达式得到最简结 果;卡诺图化简法利用卡诺图的性质,通过图形直观 地找出最小项的组合,从而得到最简逻辑函数表达式 ;布尔代数化简法则通过代数运算简化逻辑函数。这 些化简方法各有优缺点,应根据具体情况选择使用。

阎石第五版数字电路技术课件

阎石第五版数字电路技术课件

数字电路基础
触发器概述
触发器的分类
触发器的工作原理
触发器的应用
01
02
03
04
触发器是一种具有记忆功能的电路,能够存储二进制信息。
根据工作原理的不同,触发器可以分为RS触发器、D触发器、JK触发器和T触发器等。
触发器通过接收输入信号,根据不同的工作模式,将存储的信息保持或翻转。
触发器广泛应用于数字系统的设计和实现,如寄存器、计数器等。
详细描述
总结词
数字电路技术的发展历程
详细描述
数字电路技术自20世纪40年代诞生以来,经历了从小规模到大规模,再到超大规模集成电路的发展历程。随着半导体工艺的不断进步,数字电路技术的集成度越来越高,性能越来越强大,应用领域也越来越广泛。
总结词
数字电路技术的应用领域
详细描述
数字电路技术广泛应用于计算机、通信、控制、测量仪器、航空航天、军事等领域。在计算机领域,数字电路技术用于构建中央处理器、存储器、输入输出接口等关键部件。在通信领域,数字电路技术用于信号传输、调制解调、信道编码等。在控制领域,数字电路技术用于实现各种控制算法和控制系统。在测量仪器领域,数字电路技术用于提高测量精度和自动化程度。在航空航天和军事领域,数字电路技术用于实现高速数据处理和精确控制系统。
数字电路的分析与设计
根据逻辑函数表达式或真值表,设计实现特定逻辑功能的组合逻辑电路。
组合逻辑电路设计
根据给定的逻辑函数和触发器类型,设计实现特定功能的时序逻辑电路。
时序逻辑电路设计
利用可编程逻辑器件的资源和编程语言,设计实现各种数字电路和系统。
可编程逻辑器件设计
使用硬件描述语言(如Verilog或VHDL)进行数字电路和系统的设计和仿真。

数字电子技术基础第五版

数字电子技术基础第五版

(1000 1111 1010 1100 0110 )2
《数字电子技术基础》第五版
五、八进制数与二进制数的转换
例:将(011110.010111)2化为八进制
(011 110. 010 111 )2
(3 6 . 2 7)8
例:将(52.43)8化为二进制
(5
2 . 4
3)8
(101 010 . 100 011 )2
《数字电子技术基础》第五版
《数字电子技术基础》(第五版)教学课件
清华大学 阎石 王红
联系地址:清华大学 自动化系 邮政编码:100084 电子信箱:wang_hong@ 联系电话:(010)62792973
《数字电子技术基础》第五版
第一章
数制和码制
《数字电子技术基础》第五版
1 2 3 4 7
k n 2 n1 k n1 2 n 2 k1 2( k n 2 n 2 k n1 2 n3 k 2 ) k1
0
故 (173)10 (10101101 )2
5 6
《数字电子技术基础》第五版
二、十-二转换
1 2 m ( S ) k 2 k 2 k 2 10 1 2 m 小数部分: 左右同乘以 2
1.1 概述 数字量和模拟量
• 数字量:变化在时间上和数量上都是不连 续的。(存在一个最小数量单位△) • 模拟量:数字量以外的物理量。 • 数字电路和模拟电路:工作信号,研究的 对象,分析/设计方法以及所用的数学工具 都有显著的不同
《数字电子技术基础》第五版
数字量和模拟量
• 电流值来表示信息
《数字电子技术基础》第五版
1.4二进制数运算
1.4.2 反码、补码和补码运算

阎石《数字电子技术基础》(第5版)(名校考研真题 触发器)【圣才出品】

阎石《数字电子技术基础》(第5版)(名校考研真题 触发器)【圣才出品】

第5章 触发器一、选择题1.为了使钟控RS触发器的次态为1,RS的取值应为()。

[成都理工大学2006 研]A.RS=0B.RS=01C.RS=10D.RS=11【答案】B【解析】当S=l,R=0时,Q=1 、Q'=O 。

在SD=1;当S=0,R=1 时,Q=0,Q'=l;当S=R=0时,电路维持原来的状态不变。

2.设计一“00001111”串行序列发生器,最少需要触发器个数是()。

[电子科技大学2006 研]【答案】B【解析】设有三个不同的变量Q2Q1Q0,前三个状态可以确定下一个状态,比如Q2Q1Q0=000确定输出状态为1,001的时候为1,依次类推,八个输出需要计数器至少有8个不同的状态。

3.(多选)下列所示的电路中,能完成逻辑功能的电路有()。

[北京邮电大学2010研]A B C D【答案】ACD【解析】D 触发器特性方程为=;JK 触发器的特性方程为1n QD +=n Q ;T 触发器特性方程为=;n+1n n Q J Q KQ =+0=n n n Q Q Q Q=+n+1Q TQ TQ =+Q n+11⋅=+=n n nQ Q Q Q Q 二、填空题1.对于D 触发器,欲使则输入D =______。

[成都理工大学2006研]【答案】【解析】根据D 触发器的特性方程,可得2.施密特触发器输入端加正弦波信号,则输出为同频率的______。

[北京工业大学2008研]【答案】矩形脉冲【解析】施密特触发器状态转换过程中的正反馈作用,可以将边沿变化缓慢的周期性信号变换为边沿很陡的矩形脉冲信号3.图5-1为某触发器状态图,该触发器为______触发器。

[北京工业大学2008研]图5-1【答案】D【解析】该触发器只有保持和翻转功能,没有置数功能,所以肯定不是RS 触发器,而JK 触发器需要两个不同变量的输入,图中的变量数只有一个,所以应该是T 触发器或者D 触发器,T 触发器特性方程为,当Q =1时,输入T =1,应该会得到逻辑电平0,而不是1; D 触n+1Q TQ TQ =+发器特性方程为,符合状态转换图。

数字电子技术基础课件阎石主编第五版第五章

数字电子技术基础课件阎石主编第五版第五章

转换步骤:
(1)写出已有触发器和待求触发器的特性方程。 (2)变换待求触发器的特性方程,使之形式与已有 触发器的特性方程一致。 (3)比较已有和待求触发器的特性方程,根据两个 方程相等的原则求出转换逻辑。 (4)根据转换逻辑画出逻辑电路图。
JK触发器→RS触发器
变换RS触发器的特性方程,使之形式与JK触发器的特性 方程一致:
1 1
J=1 K=1时,
Q=0,G7 输出0,主触发器置1,CLK↓,Q*=1;
Q=1,G8 输出0,主触发器置0,CLK↓,Q*=0。
Q*=Q′
JK触发器的特性表
J 0 0 0 0 1 1 1 1 K 0 0 1 1 0 0 1 1 Q 0 1 0 1 0 1 0 1 Q* 0 1 0 0 1 1 1 0
特性 方程
Q * S R Q SR 0
CLK下降沿到来时有效
例5.4.1
Q * S R Q SR 0
2.主从JK触发器
Q S R Q
*
S JQ
R KQ
J Q ( KQ ) Q J Q K Q CLK 下降沿时有效
例5.5.1 已知D和CP的波 形,试画出Q的 波形。设触发器 初始状态为0。
课堂练习
题目:时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的
初始状态为0.
D CP
D
Q
Q1
D
D
Q
Q2
CP
D CP
D
Q
Q1
CP D
Q1
D CP
D
Q
Q2
CP D Q2
5.6 触发器的逻辑功能及其描述方法

数字电子技术基础备课笔记(阎石第五版)

数字电子技术基础备课笔记(阎石第五版)

数字电子技术基础备课笔记汤洪涛一、课程简介《数字电子技术基础》是电力、计算机工程类各专业的一门技术基础课,它是研究各种半导体器件的性能、电路及应用的学科。

数字电子技术包括逻辑代数基础、逻辑门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、可编程逻辑器件、VHDL 语言、脉冲信号的产生与整形和A/D与D/A转换器等内容。

本课程以小规模集成电路为基础,(门电路)以中规模集成电路为主,着重介绍各种逻辑单元电路,逻辑部件的工作原理,分析逻辑功能,介绍逻辑电路的分析方法和一般数字电路的设计方法。

二、各章节主要内容和基本要求第一章数制与码制:它是整个数字逻辑电路的基本知识,要求能够熟练掌握;第二章逻辑代数基础:它是整个数字逻辑电路的分析工具,要求能够熟练掌握和应用,其中逻辑代数化简法和卡诺图化简法是重点掌握内容。

第三章逻辑门电路:是组成逻辑电路的基本单元,它相当于模电中的二极管、三极管。

基本门电路有DTL(二极管门)、TTL(三极管门)、MOS(场效应管门),要求掌握它们的组成原理。

第四章组合逻辑电路:它是数字电子技术的一大类,要求掌握组合逻辑电路的分析和设计方法,即已知逻辑电路,请分析该电路的所能实现的逻辑功能;或已知该电路的所要实现的逻辑功能,请设计逻辑电路的来实现其逻辑功能。

当然,设计电路就有一个电路的优化设计问题,如何选择最少的基本逻辑单元电路或最廉价的或最方便的基本逻辑单元电路来就可以实现所需要的逻辑功能。

(只考虑输入、输出之间的逻辑关系)第五章触发器:触发器是时序逻辑电路的基本逻辑单元,掌握触发器的基本特点、工作原理和分析方法等。

第六章时序逻辑电路:要求掌握时序逻辑电路的分析、波形的绘制等。

第七章半导体存储器:主要讲述动静态的RAM(随机存储器)和ROM(只读存储器)要求掌握它们的基本概念及其应用。

第八章以后的章节不做讲解好要求,让大家以后如果接触到相关知识时可以查阅。

第一章数制和码制本章要求:掌握十进制、二进制、十六进制、八进制之间的转换1.1 概述一、电子信号的分类:电子电路中的信号可分为两类:1、一类是时间和数值上都是连续变化的信号,称为模拟信号,例如音频信号、温度信号等;2、另外一类是在时间或数值上断续变化的信号,即离散信号,称为数字信号,例如工件个数的记数信号,键盘输入的电信号等。

数字电子技术基础第五章-触发器

数字电子技术基础第五章-触发器

CLS KRQQ*
0X X 0 0 0X X 1 1 10 0 0 0 10 0 1 1 10 1 0 0 10 1 1 0 11 0 0 1 11 0 1 1 1 1 1 0 1* 1 1 1 1 1*
《数字电子技术基础》第五版
5.3 电平触发的触发器
一、基本SR触发器的电路结构与工作原理
CLS KRQQ*
主从JK电路结构与工作原理
在CLK高电平期间,主触发器只翻转一次
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X X X Q*
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X XX Q
《数字电子技术基础》第五版
第五章 触发器
5.1 概述
Flip-flop
一、触发器
能够存储一位二值信息的基本电路单元。
二、触发器特点: 1.保持 2.更新
《数字电子技术基础》第五版
三、触发器分类:
按逻辑功能分:SR触发器、D触发器、 JK触发器、T触发器。
按触发方式分:电平触发方式、脉冲触发方式 及边沿触发方式。
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
《数字电子技术基础》第五版
CLJKKQQ* X X XX Q
0 00 0 0 01 1 0 10 0 0 11 0 1 00 1 1 01 1 1 10 1 1 11 0
工作原理
工作原理
《数字电子术基础》第五版
CLS KRQQ*

数字电子技术基础(第五版)第五章触发器PPT课件

数字电子技术基础(第五版)第五章触发器PPT课件
在时钟信号下降沿时刻,触发器 接收输入信号并改变状态。实现 方法是在主从触发器的基础上,
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿 时刻改变状态,具有较高的抗干 扰能力和稳定性。同时,边沿触 发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中,可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形,可以验 证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器,其输入信号为T,输出信号为Q和Q'。当T=1时,触 发器翻转;当T=0时,触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件(如FPGA、CPLD等)实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元,实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成,输入信号为J和K,输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格,用于描述触发器的逻辑功能。功能表中应包含所有可能的 输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成,具有置0、置1和保 持功能。
同步RS触发器
在基本RS触发器的基础上,引入时钟信号CP, 使得触发器的状态只在CP的上升沿或下降沿发生 改变。

数字电子技术基础第五版阎石课件

数字电子技术基础第五版阎石课件

2006年
24
8.4 通用阵列逻辑GAL
要使用GAL器件,就要先进行设计。GAL器件的开发 工具包括硬件开发工具和软件开发工具。硬件开发工 具有编程器,软件开发工具有ABEL-HDL程序设计语言 和相应的编译程序。编程器的主要用途是将开发软件 生成的熔丝图文件按JEDEC格式的标准代码写入选定 的GAL器件。
8.1 概 述
图8.1.1 PLD电路中门电路的惯用画法 (a)与门
(b)输出恒等于0的与门 (c)或门 (d)互补输出的缓冲器 (e)三态输出的缓冲器
2006年
返回
1
图8.1.1 PLD电路中门电路的惯用画法
(a)与门(b)输出恒等于0的与门(c)或门 (d)互补输出的缓冲器(e)三态输出的缓冲器
辑模式(c)单乘积项模式 图8.8.7 输入/输出单元( IOC )的电路结构 图8.8.8 IOC的各种组态 图8.8.9 ispLSI器件的编程接口 图8.8.10 ispGDS22的结构框图 图8.8.11 ispGDS22的输入/输出单元( IOC )
支持不同厂家生产的,各种型号的PAL,GAL, EPLD,FPGA产品开发。
PLD开发系统包括软件和硬件俩部分。 开发系统软件是指PLD专用的编程语言和相 应的汇编程序或编译程序。开发系统软件大体
上可以分为汇编型,编译型和原理图收集型三
种。
2006年
58
8.8 在系统可编程逻辑器件(ISP-PLD)
图8.8.1 ispGAL16z8的电路结构框图 图8.8.2 ispGAL16z8编程操作流程图 图8.8.3 ispLSI1032的电路结构框图 图8.8.4 ispLSI1032的逻辑功能划分框图 图8.8.5 通用逻辑模块(GLB)的电路结构 图8.8.6 GLB的其它几种组态模式(a)高速旁路模式(b)异或逻

阎石《数字电子技术基础》(第5版)(课后习题 触发器)【圣才出品】

阎石《数字电子技术基础》(第5版)(课后习题 触发器)【圣才出品】

第5章 触发器5.1 画出图5-1由与非门组成的SR 锁存器输出端Q 、Q′的电压波形,输入端S D ′、R D ′的电压波形如图中所示。

图5-1解:波形图如图5-2所示。

图5-25.2 画出图5-3由或非门组成的SR 锁存器输出端Q 、Q′的电压波形,输入端S D 、R D 的电压波形如图中所示。

图5-3解:波形图如图5-4所示。

图5-45.3 试分析图5-5所示电路的逻辑功能,列出真值表,写出逻辑函数式。

图5-5解:当CLK=0时,S、R的值不能加到或非门,此时Q的状态保持不变。

当CLK=1时,Q的状态随SR的不同而发生变化,真值表如表5-1所示。

表5-1卡诺图如图5-6所示。

图5-6化简得n1+=+Q S R'QSR=。

5.4 图5-7所示为一个防抖动输出的开关电路。

当拨动开关S时,由于开关触点接通瞬间发生振颤,S D′和R D′的电压波形如图中所示,试画出Q、Q′端对应的电压波形。

图5-7解:Q 、Q′端对应的电压波形如图5-8所示。

图5-85.5 在图5-9所示电路中,若CLK 、S 、R的电压波形如图中所示,试画出Q 和Q′端与之对应的电压波形。

假定触发器的初始状态为Q =0。

图5-9解:当CLK =0时,SR 的值不能加到或非门,此时Q 的状态保持不变。

当CLK =1时,成为与非门组成的SR 触发器。

Q 和Q′端对应的电压波形如图5-10所示。

图5-105.6 若将电平触发SR 触发器的Q 与R 、Q′与S 相连,如图5-11所示,试画出在CLK 信号作用下Q 和Q′端的电压波形。

已知CLK 信号的宽度t W =4t pd 。

t pd 为门电路的平均传输延迟时间,假定t pd ≈t PHL≈t PLH 。

设触发器的初始状态为Q =0。

图5-11解:当CLK =0时,触发器输出保持不变;当CLK =1时,输出随SR 触发器变化。

脉冲的上升沿到来时,S =1,经过G 1门和G 3门的时延,Q 被置1;同时,经过G 2门的时延,G 2门输出为1。

数电第五版(阎石)第五章课后习题与答案

数电第五版(阎石)第五章课后习题与答案

【题5.9】 若主从结构SR触发器的CLK,S,R, 各输入端电压波 形如图P5.9所示, =1,试画出Q,Q’ 端对应的电压波形。
解:根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点,即可画出Q,Q’的电压波形,如图A5.9所示。
【题5.11】已知脉冲触发JK触发器输入端J,K和CLK的电压波 形如图P5.11所示,试画出Q,Q’端对应的电压波形。设触发器 的初始状态为Q=0.
解:根据SR触发器逻辑功能的定义和脉冲触发方式的动作特 点(主从结构触发器属于脉冲触发方式),即可画出如图 A5.7所示的输出电压波形图。
【题5.8】 在脉冲触发SR触发器电路中,若S,R,CLK 端的电压 波形如图P5.8所示,试画出Q,Q’端对应的电压波形。假定触 发器的初始状态为Q=0.
解:根据SR触发器逻辑功能的定义及脉冲触发方式的动作特 点,即可画出图A5.8中Q和Q’的电压波形。
【题5.14】已知维持阻塞结构D触发器各输入端的电 压波形如图P5.14所示,试画出Q,Q’端对应的电压波形。
解:根据D触发器逻辑功能的定义及维持阻塞结构所具有的 边沿触发方式,即可画出Q和Q’的电压波形如图A5.14。
【题5.15】已知CMOS边沿触发方式JK触发器各输入端 的电压波形如图P5.15所示,试画出Q,Q式的动作特 点,画出的Q,Q’ 端电压波形如图A5.15。
【题5.18】设图P5.18中各触发器的初始状态皆为Q=0,试画 出在CLK信号连续作用下各触发器输出端的电压波形
解:根据每个触发器的逻辑功能和触发方式,画出输出端Q 的电压波形,如图A5.18。
解:见图A5.4.
【题5.5】 在图P5.5电路中,若CLK,S,R的电压波形如图中所 示,试画出Q和Q’端与之对应的电压波形。假定触发器的初 始状态为Q=0.

阎石《数字电子技术基础》(第5版)(章节题库 触发器)【圣才出品】

阎石《数字电子技术基础》(第5版)(章节题库 触发器)【圣才出品】

第5章 触发器一、选择题1.为了使钟控RS触发器的次态为1,RS的取值应为()。

A.RS=0B.RS=01C.RS=10D.RS=11【答案】B【解析】当S=l,R=0时,Q=1、Q'=O。

在SD=1;当S=0,R=1时,Q=0,Q'=l;当S=R=0时,电路维持原来的状态不变。

2.4级移位寄存器,现态为0111,经右移一位后其次态为()。

A.0011或1011B.1111或1110C.1011或1110D.0011或1111【答案】B【解析】实际上移位可以看做小数点做移动,右移相当于小数点右移,应该是前三位为111,最后一位不确定,在阎石教科书中所举的例子从左到右是低位到高位进行的变换。

3.用n个触发器构成计数器,可得到的最大计数长度为()。

A.nB.2nC.n3D.2n【答案】D【解析】每个触发器可以计数为0或1两个不同的状态,这些状态彼此独立,最大计数长度为2n。

4.设计一“00001111”串行序列发生器,最少需要触发器个数是()A.4个B.3个C.5个D.8个【答案】B【解析】设有三个不同的变量Q2Q1Q0,前三个状态可以确定下一个状态,比如Q2Q1Q0=000确定输出状态为1,001的时候为1,依次类推,八个输出需要计数器至少有8个不同的状态。

5.图5-1所示电路是()。

A.无稳态触发器B.单稳态触发器C .双稳态触发器D .多谐振荡器图5-1【答案】B【解析】首先该电路有输入端,一定不会是多谐振荡器。

若以555定时器的V I2端作为触发信号的输入端,并将由T D 和R 组成的反相器输出电压v OD 接至V I1端,同时在V I1对地接入电容C ,则构成单稳态触发器。

6.为将D 触发器转换为T 触发器,图5-2所示电路的虚线框内应是( )。

A .或非门B .与非门C .异或门D .同或门图5-2【答案】D【解析】由T 触发器和D 触发器的触发方程可得:Q n +1=D ;Q n +1=T ’Q n +TQ n ’,需要令输入D =T ’Q n +TQ n ’,与Q n ’作同或运算,与Q n 作异或运算。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Q Q
* n 1
—— 次态
3、触发器的分类:
电平触发器 RS触发器 按逻辑功 能分类 JK触发器 D 触发器 T 触发器 按存储数据 静态触发器 的原理分类 动态触发器 按触发方 脉冲触发器 式分类 边沿触发器
5.2 SR触发器
一、脉冲触发SR触发器(主从SR触发器)
定义:
Q = 1, Q = 0为“ 1 ”状态 Q = 0, Q = 1为“ 0 ”状态
Q 翻转 置1 置0 保持
BQ1 CLK Q = AQ1
* 1
J1 = A ,K1 = B
CLK
O
A
t
0 0 0 0 0
1
O
B
0
1
0
1
0
1
1
1
1
1 1
1
1
1
t
1 1 1 1
O
Q1
0
0
0
0
0
0
0
0
t t
O
题5.18
0 CLK 1J C1 1K
Q2
主从JK触发器
CLK↓有效
初态Q2 = 0
1 0
T =0
0
T =1
1
T =0
例: 对于T触发器,电路、时钟及 输入端波形如图所示,若初态 Q =0 ,试画出Q的波形 。
CLK
T CLK
1T C1
Q Q'
CLK↓有效
O
T 1 1
t
0
O
t t
Q
O
题5.18、题5.19
电路如图所示:1、写出触发器的状态方程;2、
根据输入波形,画出输出的波形(初态为0)。
J CLK K
1J C1 1K
Q Q'
特性方程
Q* = JQ K Q (CLK ) Q* = Q (无CLK )
特性表
CLK J K Q Q*
Q
0
保持 X 保持 置1 置0 翻转
X X X 0 0 0
0 0 1 1 0 0
1 0 1 0 1 0 0 1 1 1 1 0 1 1 1
1 1
初态Q2 = 0
Q = A B A B Q2 CLK
* 2
S2 = A B
R2 = A B

A B S2 R2
Q
0 0 0
0 1 0 1 0 0 1 1 1
1
置0
0 保持 0 保持 0 置1
CLK
O
A
t
0 0 0 0 0
1
O
B
0
1
0
1
0
1
1
1
1 1
1
1
1
1
题5.18
1 CLK 1J C1 1K
Q1
主从JK触发器
CLK↓有效
初态Q1 = 0
CLK
K1 Q1 = Q1 CLK Q1* = J1Q1
J1 = K1 = 1
O
Q1
O
t
t
题5.19
A
J1
FF1
1J C1 1K
初态Q1 = 0
Q1 Q1
边沿JK触发器 CLK↓有效
B CLK
t
CLK
1D C1
Q11
边沿D触发器
CLK↓有效
D11 = Q11
* Q11 = D11 = Q11 CLK
初态Q11 = 0
CLK
O
Q11
O
t
t
CLK
1T C1
Q12
边沿T触发器
CLK↓有效
T12 = Q12
* T12 Q12 = 1 CLK Q12 = T12Q12
1 0 0 1 0
状态转换图
J = 1,K =
J =0 K =
0
J = ,K = 1
1
J = K =0
J CLK K
1J C1 1K
Q Q'
特性方程
Q* = JQ K Q (CLK ) Q* = Q (无CLK )
特性表
CLK J K Q Q*
Q
0
保持 X 保持 置1 置0 翻转
t t t
O Q2 O
0
0
0
0
1
1
1 1
0
0
0
0
FF3
A B CLK
T3
1T C1
Q3 Q3
初态Q3 = 0
边沿T触发器
CLK ↑有效
T3=A⊙B
* T3Q3 =(A⊙B) Q3 CLK Q3 = T3Q3


初态Q3 = 0
T3=A⊙B
A B T3
Q
0 0 1 翻转
* Q3 =(A⊙B) Q3 CLK
CLK
O
Q3
O
t
t
1 CLK
1T C1
Q4
边沿T触发器
CLK↓有效
T4 = 1
T4Q4 = Q4 CLK Q = T4Q4
* 4
初态Q4 = 0
CLK
O
Q4
O
t
t
CLK
1J C1 1K
Q5
边沿JK触发器
CLK↑有效
J 5 = Q5 , K5 = Q5
K5 Q5 = Q5 CLK Q = J5Q5
第五章
触发器
5.1 概 述
1、定义 能够存储1位二值信号的基本单元电路称 为触发器,记为FF。 2、特点 ⑴ 具有两个能自行保持的稳定状态:0状 态和1状态。
⑵ 根据输入信号可以将其置成0或1。
⑶ 某一时刻的输出状态,不仅与该时刻
的输入信号有关,而且与原来的输出状态有关。
Q Qn —— 初态、原态、现态


0 1 0 保持 1 0 0 保持 1 1 1 翻转
CLK
O
A
t
0 0 0 0 0 0
1 1
O
B
0
1
0
1
1
1
1
1 1
1
1
1
t t t
O Q3 O
0
0
0
0
1
1
1
1
0
0
0
0
FF4
A B CLK
D4
1D C1
Q4 Q4
初态Q4 = 0
边沿D触发器
CLK ↑有效
D4 = A B
Q = D4 = A B CLK
1 1
0
1
0
1
1
0
t t t
O
0
1
0
Q
O
5.4 D触发器
一、边沿触发D触发器
D CLK 1D C1 Q Q'
特性方程
Q* = D Q* = Q (CLK ) (无CLK )
状态转换图
特性表
CLK D Q Q *
X X
0
D =1
X
X
Q
0
D=0
0
D=0
1
D =1
1
X
1
D CLK
1D C1
Q Q'
X 0
1 0 1
Q
0
1 1 0
T =0
0
T =1
1
T =0
T CLK
1T C1
Q Q'
特性方程
Q* = TQ T Q (CLK ) =T Q (CLK ) Q* = Q (无CLK )
特性表
CLK T Q Q *
状态转换图
T =1
保持 保持 翻转
X
X 0
X 0
Q
0
0
1 1
1
0 1
1
初态Q12 = 0
CLK
O
Q12
O
t
t
题5.19
A
S2
FF2
1S C1 1R
初态Q2 = 0
Q2 Q2
边沿SR触发器
B CLK
R2
CLK↓有效
A B S2 R2
S2 = A B
R2 = A B
* 2
0
0 1
0
0 0
0
1 0
0

0
1
1
1
1
0
Q2 = A B A B Q2 CLK Q = S2 R2
CLK
* K2 Q2 = Q2 CLK Q2 = J 2Q2
J 2 = K2 = 0
O
Q2
O
t
t
CLK
1J C1 1K
Q3
边沿JK触发器
CLK↓有效
, K3 = Q3 J 3 = Q3
K3 Q3 = Q3 CLK Q = J 3Q3
* 3
初态Q3 = 0
特性方程
Q* = D Q* = Q (CLK ) (无CLK )
状态转换图
特性表
CLK D Q Q *
X X 0 1 X X X
D =1
Q
0 1
D=0
0
D=0
1
D =1
例: 对于D触发器,电路、时钟及 输入端波形如图所示,若初态 Q =0 ,试画出Q的波形 。
CLK
D CLK
1D C1
Q Q'
X X X 0 0 0
0 0 1 1 0 0
1 0 1 0 1 0 0 1 1 1 1 0 1 1 1
相关文档
最新文档