数字信号处理DSP考试题+答案

1．TMS320C54X的CPU有3个状态和控制寄存器。

答：状态寄存器0

状态寄存器1

处理器工作方式寄存器

2．TMS320C54X的存储空间，C54X片内总线。

答：(1)总存储空间为192k，分成3个可选择的存数空间

<1>64k的程序存储空间

<2>64k的数据存储空间

<3>64k的I/O空间

(2)C54片内有8条16位主总线：4条程序/数据总线，4条相对应的地址总

线

1>程序总线：传送取自程序存储器的指令代码和操作数

3条数据总线：（CB,DB,EB）将内部各单元（CPU,数据地址生成电路，程序地址生成电路，片外电路以及数据存储器）连接在一起。CB,DB传送

读自数据存储器的操作数。EB传送写到存储器的数据。

4条地址总线：（BAB,CAB,DAB,EAB）传送指令所需地址。

3．TMS320VC5402的流水线包括哪几个阶段。

答：

(1)预取指：加载一条新指令的地址（一个机器周期）

(2)取指：读取这条指令（一个或多个机器周期）

(3)译码：产生执行指令所需的一系列控制信号

(4)寻址：加载一个或两个操作数的地址

(5)读书：读出操作数，加载操作数地址

(6)执行：执行指令，将数据送到数据存储空间

4．带延迟分支转移指令与不带延迟分支转移指令在程序处理中有哪些不同？答：延迟操作指令比他们的非延迟型指令都要快，在调试延迟型指令时直观性稍差一些，因此在大多情况下还是采用非延迟型指令。

5．定时器由哪些寄存器管理？定时周期为？

答：

(1)定时器主要由3个寄存器所组成，定时器寄存器（TIM），定时器周期寄存器

（PRD），定时器控制寄存器（TCR）

(2)周期：CLKOUT*(TDDR+1)*(PRD+1)

(时钟周期)（定时器分频系数，时间常数）

6．中断处理过程可以分成哪几个阶段？如果想修改中断向量表的位置，应如何做？

答：第一阶段：接受中断请求

第二阶段：响应中断

第三阶段：执行中断服务程序

中断向量地址由PMST寄存器中的IPTR和左移2位后的中断向量序号所组

成。除硬件变位向量外，其他的中断向量，只要改变IPTR 位的值，都可以重新安排他们的地址。

7．假设累加器A=FF 4321 1234H ，执行 STH A ，8，TEMP 操作后，TEMP 中的结果。

答：A 的内容左移8位，AH 存入暂存器中，TEMP=2112h

8．设置循环缓冲区时如何规定循环缓冲区的长度？

答:循环缓冲区的长度值存放在Bk 寄存器中，Bk 中的数值由指令STM #1k,Bk 设定

9．在编写DSP 应用软件时，程序员可以定义哪两种段？而汇编语言中用到的text 、data 和bss 段分别属于哪一种？

答：未初始化段 .bss ，已初始化段 .text .data

10.复位（R S _____

）。

答：复位是一个不可屏蔽的外部中断，它可以在任何时刻使C54进入已知状态。

正常操作是上电后R S _____信号应至少保持5个时钟周期的低电平，以确保数据、地址和控制线的正确配置。复位后，处理器从FF80H 处取指并开始执行程序。

11.BC NEW ，AGT ，BC NEW ，AOV 这两条指令完成的功能是？

答：

BC NEW,AGT 若累加器A 大于0则用NEW 加载PC

BC NEW,AOV 若累加器A 溢出，则用NEW 加载PC

12.若要开辟线性缓冲区，线性缓冲区必须定位在哪里？

答：

(1)线性缓冲区必须定位在DARAM

线性缓冲区法又称为延迟线法；延迟操作，每次操作有一次读，一次写，必须放在DARAM

中。

(2)DARAM 为双寻址RAM ，在双操作数寻址时，如果操作数驻留在同一块内，则要2个周期。

为增强处理器性能，C54x 片的RAM 分成若干块（每2k 或4k 空间为一块）。分块后，用

户可 以在一个周期内从DARAM 中取出两个操作数并写入另一块DARAM 中。

13.数据存储器中数据如下，根据给出的程序段，确定执行结果中A 累加器中的值为？

text …..

SSBX CPL

LD 01,A

ADD 02,A

答：15h

14.自居加载器加载的途径有哪些？简单介绍其加载方式的选择过程。 答：

(1)从一个外部8位或16位EPROM 加载

(2)由主处理器通过一下途径加载

<1>HPI 总线

<2>8位或16位并行I/O 口

<3>任何一个串行口

<4>从用户定义的地址热自举

自举加载方式的选择过程:

硬件复位期间，若MP/M C _______

为高电平，DSP 工作在微处理器方式，则以外部程序存储器0FF80h

起执行用户程序；若MP/M C _______为低电平，表示dsp 设置为微型计算机工作方式，则片内ROM

的0FF80h 起执行有选择自举方式的程序。

在片内ROM 的0FF80h 上:

(1)在自举加载前，初始化

(2)隔30个时钟周期检查int2_______，若int2_______为低，则从HPI-RAM 加载，

(3)若为高，则此时，使I/O 选通信号IS 为低电平，从地址为0FFFFh 的I/O 口读入自举程

序选择字BRS 。BRS 的低8位将决定自举加载的12种方式。

15.要定义一个宏，名字为ADD4，实现addrp=p1+p2+p3+p4应如何实现？ 答：

1 *

2

3 * ADD4

4 *

5 * ADDRP=P1+P2+P3+P4

6

7 ADD4 .macro p1,p2,p3,p4,ADDRP

8

9 LD p1,A

10 ADD p2,A

SP: