3D封装中硅通孔互连技术的热-机械应力分析

合集下载

3D IC-TSV技术与可靠性研究

3D IC-TSV技术与可靠性研究摘要：对三维（3 Dimension，3D）堆叠集成电路的硅通孔(Through Silicon Via，TSV)互连技术进行了详细的介绍，阐述了TSV的关键技术与工艺，比如对准、键合、晶圆减薄、通孔刻蚀、铜大马士革工艺等。

着重对TSV可靠性分析的重要性、研究现状和热应力分析方面进行了介绍。

以传热分析为例，实现简单TSV模型的热仿真分析和理论计算。

最后介绍了TSV技术市场化动态和未来展望。

关键词： 3D-TSV；通孔；晶圆减薄；键合；热可靠性0 引言随着半导体制作工艺尺寸缩小到深亚微米量级，摩尔定律受到越来越多的挑战。

首先，互连线(尤其是全局互连线)延迟已经远超过门延迟，,这标志着半导体产业已经从“晶体管时代”进入到“互连线时代”。

为此，国际半导体技术路线图组织(ITRS)在 2005 年的技术路线图中提出了“后摩尔定律”的概念。

“后摩尔定律”将发展转向综合创新，而不是耗费巨资追求技术节点的推进。

尤其是基于TSV(Through Silicon Via)互连的三维集成技术，引发了集成电路发展的根本性改变。

三维集成电路(Three-Dimensional Integrated Circuit，3D IC)可以将微机电系统(MEMS)、射频模块(RF module)、内存(Memory)及处理器(Processor)等模块集成在一个系统内[1]，，大大提高了系统的集成度，减小了功耗，提高了性能，因此被业界公认为延续摩尔定律最有效的途径之一，成为近年来研究的热点。

目前3D集成技术主要有如下三种：焊线连接(Wire-Bonding)、单片集成(Monolithic Integration)和TSV技术[2]。

焊线连接是一种直接而经济的集成技术，但仅限于不需要太多层间互连的低功率、低频的集成电路。

单片集成是在同一个衬底上制作多层器件的新技术，它的应用受到工艺温度要求很高和晶体管质量较差等约束。

面向三维集成封装的硅通孔电特性分析

要：主要针对三维集成封装中的关键技术之一的硅通孔互连技术进行电性能研究。首先简要
介绍了硅通孔互连技术的背景，用三维全波电磁仿真软件建立地．号一ＴＶ模型，其ＴＲ利信地Ｓ对Ｄ阻抗和时域ＴＲＴＴ信号进行分析，Ｄ／Ｄ同时仿真分析了ＴＶ互连线及介质基板所使用的材料和ＳＴＶ半径、Ｓ高度、绝缘层厚度等物理尺寸对三维封装中ＴＶ信号传输性能的影响。研究结果可为Ｓ
ｔｃｎｌｇｉｎｈｎａ一ｅｒｕｄｓｎｌｒｕｄＴＶ（Ｓ —Ｓｅｈｏｙｉｇｅ．Ｔｅ，ｔｒｏｎ —ｉａ— ｏｎＳＧＧＴＶ）ｉｉｖｓｇｔｍｅｄｍａｏｓｖ２ｉｇｇｇｓｎｅｔａｅｉｔｏｉｉｄｎｉｎ
第３期
２１０２椒
ＪｕｎｌｏＡＥＴｏｒａｆＣＩ
Ｖｏ．．１７Ｎｏ３
Ｊｎ２１ｕ．０２
面向三维集成封装的硅通孑电特性分析Ｌ
贺翔，曹群生
２０１）１０６（南京航空航天大学电子信息工程学院，南京摘
多级集成、改善性能和降低功耗等问题Ｊ。硅通孔
０引言
随着特征尺寸的不断减小，金属互连的延迟和
技术极大地提高了集成度，动工业界向 “ 续摩推延尔定律（ｒＭｏｒ）和 “ 越摩尔定律（ｒＴａＭｏｅｏｅ ” 超Ｍｏｅｈｎ

3D IC中全铜互连热应力分析

3D IC中全铜互连热应力分析王志敏;黄秉欢;叶贵根;李逵;巩亮【期刊名称】《微电子学与计算机》【年(卷),期】2023(40)1【摘要】三维集成电路(Three-Dimensional Integrated Circuit,3D IC)技术相比于二维封装形式具有互连长度短、异构集成度高、功耗低以及封装尺寸小等特点.因为铜基体具有优异的导电性、抗电迁移性和机械性能,全铜互联结构替代了焊球作为连接结构应用于3D IC中.本文通过数值模拟研究了含有全铜互连和微流道结构的3D IC模型在循环温度载荷下的热可靠性,分析了全铜互联高度对模型内部热应力的影响.结果表明,全铜互连部分的最大热应力与铜柱所处的空间位置相关,离模型中心越远,铜柱内的变形越大.同时,最危险铜柱内部应力分布和变形情况表明,由于铜柱上下端面所受载荷性质不同,铜柱在热载荷作用下的Mises应力大致呈左右及上下对称分布.这会导致铜柱的潜在失效模式是轴向压缩和剪切共同作用下的断裂或损伤.另外,最大Mises应力随铜柱高度的增加而逐渐减小,当铜柱高度为300 gm 时最大Mises应力趋于稳定,可以为全铜互连可靠性设计提供参考.【总页数】8页(P97-104)【作者】王志敏;黄秉欢;叶贵根;李逵;巩亮【作者单位】中国石油大学(华东)石大山能新能源学院;中国石油大学(华东)储运与建筑工程学院;西安微电子技术研究所【正文语种】中文【中图分类】TN402【相关文献】1.铜互连兆声清洗中结构损伤预测的有限元分析2.IC封装中引线键合互连特性分析3.防污漆中全锡与全铜分析的微波溶样前处理方法研究4.胃癌患者3D全腹腔镜根治术中应用改良Overlap吻合的疗效及安全性分析5.铜互连布线及其镶嵌技术在深亚微米IC工艺中的应用因版权原因，仅展示原文概要，查看原文内容请购买。

面向三维集成封装的硅通孔电特性分析

面向三维集成封装的硅通孔电特性分析贺翔;曹群生【摘要】主要针对三维集成封装中的关键技术之一的硅通孔互连技术进行电性能研究。

首先简要介绍了硅通孔互连技术的背景，利用三维全波电磁仿真软件建立地．信号一地TSV模型，对其TDR阻抗和时域TDR／TDT信号进行分析，同时仿真分析了TSV互连线及介质基板所使用的材料和TSV半径、高度、绝缘层厚度等物理尺寸对三维封装中TSV信号传输性能的影响。

研究结果可为工程设计提供有力的技术参考，有效地用于改善互连网络的S21，提高三维集成电路系统的性能。

%The electrical characteristics of through silicon vias （TSVs）interconnect technology, which e- merged as one of the key technologies in 3 D integration package, are analyzed. Brief background of TSV technology is given. Then, a 2-tier ground-signal-ground TSV （GSG-TSV）is investigated in time domain and frequency domain using 3D full wave field solver. And the TDR impedance is shown as well as TDR/ TDT signals. At last, the impact of physical configurations and materials on TSV electrical performance is evaluated and analyzed in details. From these preliminary results, S21 in a network could be improved and the performance of 3D circuits and systems would be enhanced.【期刊名称】《中国电子科学研究院学报》【年(卷),期】2012(007)003【总页数】5页(P302-306)【关键词】硅通孔;三维集成;TDR／TDT;时域;物理尺寸;电导率;信号传输性能【作者】贺翔;曹群生【作者单位】南京航空航天大学电子信息工程学院,南京210016;南京航空航天大学电子信息工程学院,南京210016【正文语种】中文【中图分类】TN7020 引言随着特征尺寸的不断减小，金属互连的延迟和功耗在不断增加，互连已经取代晶体管成为决定集成电路性能的主要因素及限制其未来发展的瓶颈［1］。

基于热_结构耦合的3D_TSV互连结构的应力应变分析_黄春跃

Study on stress and strain of 3D-TSV stacked IC packages based on thermal-structure coupling
HUANG Chunyue1, LIANG Ying 2, XIONG Guoji1, LI Tianming3, WU Song1
86
黄春跃等：基于热-结构耦合的 3D-TSV 互连结构的应力应变分析
Vol.33 No.7 Jul. 2014
长，“超摩尔定律”的需求也日益紧迫。三维封装技术目前则被认为是超摩尔定律的一个首选方案，它可以提高封装密度、增强产品性能、提高速度、降低功耗、降低噪声，实现电子器件的多功能化和小型化。三维封装技术主要包括：3D-SIP（3D System in Package，3D 系统级封装）、3D-WLP（3D Wafer Level Package，3D 晶圆级封装）、3D-SIC（3D Stacked IC，3D 叠层芯片）、 3D-TSV（3D Through Silicon Via，3D硅通孔）等技术。在这些三维封装技术中硅通孔技术则被认为是三维封装技术的核心，目前已经成为微电子领域研究的热点，将会成为下一代封装技术的主流。3D-TSV技术是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直金属化导通孔，实现芯片之间互连的最新技术[1]，采用3D-TSV 互连技术可以大幅度缩小芯片尺寸，提高芯片的晶体管密度，改善层间电气互联性能，提高芯片运行速度，降低芯片功耗，该技术被业内人士称为继引线键合(Wire Bonding)、载带自动键合(Tape Automated Bonding, TAB) 和倒装芯片(FC)之后的第四代封装技术。就目前而言，3D-TSV技术尚未完全成熟，仍有许多亟待解决的问题，而在制约3D-TSV技术产业化速度的因素中， TSV结构中由于各部分材料间热膨胀系数不匹配而产生的应力及其在制作工艺过程中累积的残余应力所导致的交界面分层、破裂等热结构可靠性问题是主要的影响因素。因而，加强3D-TSV 在热结构可靠性方面的研究极为必要。对此，国内外学者已经展开了相关研究工作，Hsieh等[2]采用有限元仿真与试验验证相结合的方法研究了3D叠层芯片模块内由于硅通孔的存在而导致的内部应力变化；Bahareh等[3]对3D-TSV转接板内的铜硅通孔和细间距焊料微凸点进行了可靠性研究； Selvanayagam等 [4] 建立了硅通孔铜填充互连二维轴对称结构有限元模型并进行静态温度载荷加载，对硅通孔铜互连的热应力失效进行了分析和预测；Shiwani等[5]研究了采用TSV互连的叠层芯片封装中不同硅通孔深宽比、硅芯片厚度、填充料厚度和填充材料性质的变化而引起的封装整体可靠性问题；俞箭飞等[6]采用有限元法模拟湿热环境下TSV 结构在回流焊过程中因材料间热膨胀系数和湿膨胀系数不同而产生的热应力和湿应力； He等[7]研究了用焊料、铜和铜芯焊料填充的 TSV转接板的可靠性问题；安彤等[8]通过建立TSV转接板有限元模型研究了在温度载荷作用下TSV 转接板上铜和硅的应力状态。上述学者在对TSV进行热结构可靠性的研究时大多采用有限元仿真的方法对 TSV结构施加某一温度循环载荷，得出循环热载荷下 TSV的应力分布，而对于3D-TSV模块因自身芯片工

基于三维多芯片柔性封装的热应力分析

基于三维多芯片柔性封装的热应力分析苏梅英;陆原;万里兮;侯峰泽;张霞;郭学平【摘要】The model of 3D multichip flexible encapsulation structure were created by means of simulation software AN⁃SYS. The finite element 2D model is used to simulate the encapsulation structure thermal stress and strain produced under the condition of thermal cycling temperature -40~125 ℃. The influence of chip thickness,substrate thickness,bump height and molding materials on thermal stress and strain is discussed. The results show that Von Mises stress of the flexible encapsulation body occurs mainly at the junction of bumps and chips,and assumes decline trend with thinning of the chip thickness. To in⁃crease the height of bumps can decrease the Von Mises stress for the flexible package structure. Besides,the substrate thickness has some effect on the thermal strain. The molding material with big coefficient of thermal expansion,and strong dependent rela⁃tionship of Young modulus and temperature can produce more thermal strain.%利用ANSYS软件针对一种三维多芯片柔性封装结构进行建模，通过有限元2D模型模拟该封装结构在热循环温度-40~125℃条件下产生的热应力/应变情况，讨论了芯片厚度、基板厚度、微凸点高度及模塑封材料对热应力/应变的影响。

硅通孔三维封装技术研究进展_杨邦朝

（ 4）
T a 和 h c 表示空气的温度和对流系数。为了计算图 4 位置坐标在（ i，j ）点的温度和相邻格点之间
图 2 芯片的微流管模型
的关系，对式（ 1 ）沿虚线进行积分，再求散度，可以得到 T（ x，y，z）的一阶导数。对一阶导数进行有限微分近似，并代入边界条件式（ 4 ），在固气界面处的温度分布公式就表示成为 T i， T i， T i， j － Ta j － Ti － 1， j j － T i， j －1 + + + 1 / （ hc d） k（ Δx / 2）］ Δx / （ kd） Δy1 /［ T i， j － T i， j +1 =p y / ［ k （ x Δ 2 Δ / 2）］ total 其中 d = Δy1 + Δy2 2
Abstract： The emerging through silicon via （ TSV） technology enables 3D stacking of ICs，which helps to continue miniaturizing integrated system and increasing functionality． Effective thermal cooling for high power density 3D stacked ICs is a crucial bottleneck． In order to mitigate the thermal challenge in high power 3D inemerging new technologies are presented． Microchannel fluidic cooling and air convection tegration system， boundary condition is discussed． A novel chipscale microchannel fluidic cooling scheme is introduced． Key words： TSV； thermal management； microchannel fluidic cooling 连密度很高，因此互连导线的长度缩短，信号延迟大大减少，稳定性得到提高。与传统封装技术相比，三维封装技术显著提高了封装密度、增强了产品性能、提高了速度、降低了功耗、降低了噪声、实现了电子设备的小型化和多功能化。 through 目前三维封装朝着硅通孔技术（ TSV， silicon vias）发展。这种技术通过在硅圆片上制作出许多垂直互连通孔来实现不同芯片之间的电互连，由于芯片间有更短的互连线，所以圆片级三维 s 公司集成能实现最小化互连线的延迟。 ITＲI ’ 采用 TSV 技术的系统封装示意图和实物图，如图 1 所示

应用于三维封装中的硅通孔技术

- 18 -收稿日期：2012-03-26应用于三维封装中的硅通孔技术邓小军1，曹正州2（1.无锡创立达科技有限公司，江苏无锡 214142；2.中国电子科技集团公司第58研究所，江苏无锡 214035）摘　要：随着集成电路日新月异的发展，当半导体器件工艺进展到纳米级别后，传统的二维领域封装已渐渐不能满足电路高性能、低功耗与高可靠性的要求。

为解决这一问题，三维封装成为了未来封装发展的主流。

文章简要介绍了三维封装的工艺流程，并重点介绍了硅通孔技术的现阶段在CSP 领域的应用，以及其未来的发展方向。

关键词：三维封装；硅通孔；CSP中图分类号：TN305.94 文献标识码：A 文章编号：1681-1070（2012）09-0018-06The Through Silicon Via Technology Using in 3D PackagingDENG Xiao-jun 1, CAO Zheng-zhou 2（1. Wuxi TreasureStar Technology Co ., LTD ., Wuxi 214142, China ; 2. China Electronics TechnologyGroup Corporation No .58 Research Institute , Wuxi 214035, China ）Abstract: With the development of now day integrated circuit, the traditional 2D packaging can not satisfy the requirement of high function, low power and high reliability when the semiconductor device develops into nano level. To solve the problem, 3D packaging becomes the mainstream of future package. In this paper, authors introduce the process flow of 3D package and emphasize the through silicon via （TSV ）technology using in CSP area and the further development’s direction. Key words: 3D packaging; TSV; CSP1 引言在过去的三十年间，半导体技术已经在二维领域得到了广泛的应用。

以硅通孔为核心的集成电路三维封装技术及应用

以硅通孔为核心的集成电路三维封装技术及应用1.引言1.1 概述在本篇长文中，我们将重点探讨以硅通孔为核心的集成电路三维封装技术及其应用。

集成电路作为现代电子技术的基石，其不断的发展和进步已经推动了信息技术的革新和突破。

然而，传统的二维封装技术已经无法满足日益增长的电子产品对于更高性能和更小尺寸的需求。

硅通孔作为一种新型的封装技术，不仅具有较传统封装技术更高的集成度，而且还能有效解决电子设备在高功率和高频环境下的散热和干扰问题。

硅通孔就是通过在硅片上打洞，并填充导电材料，实现电气和热气的通信。

相比于传统的封装技术，硅通孔能够在垂直方向上实现不同功能的组合，大大提高了电路的集成度和性能。

本文主要将从硅通孔的概念和原理以及制备方法和技术两个方面进行详细介绍。

首先，我们将深入探讨硅通孔的概念和原理，包括硅通孔的结构特点、基本原理以及工作原理。

其次，我们将详细介绍硅通孔的制备方法和技术，包括光刻、湿法刻蚀、电解刻蚀等方法。

通过对这些方法的比较和分析，我们将为读者提供选择合适制备方法的依据。

最后，我们将总结硅通孔集成电路封装技术的优势和应用前景。

在结论部分，我们将重点分析硅通孔集成电路封装技术相比传统封装技术的优势，如更高的集成度、更好的散热性能等。

此外，我们还将展望硅通孔集成电路封装技术的应用前景，包括在电子消费品、通信设备、航空航天等领域的广泛应用。

通过本文的详细阐述，相信读者们将能够更全面地了解以硅通孔为核心的集成电路三维封装技术及其应用。

同时，本文也将为相关领域的研究人员和工程师提供一定的借鉴和参考，推动这一新兴封装技术的发展和应用。

1.2文章结构本文将以硅通孔为核心，探讨集成电路三维封装技术及其应用。

文章分为引言、正文和结论三个部分。

引言部分概述了本文的主题内容，即以硅通孔为核心的集成电路三维封装技术及应用。

本文将介绍硅通孔的概念和原理，以及制备方法和技术。

正文部分将着重介绍硅通孔的概念和原理。

首先，我们将解释什么是硅通孔，以及它在集成电路封装中起到的作用。

3D封装与硅通孔（TSV）技术

3D封装与硅通孔（TSV）技术
周健;周绍华
【期刊名称】《中国新技术新产品》
【年(卷),期】2015(000)024
【摘要】随着对芯片集成度以及对电性能要求越来越高，近些年来3D封装发展
迅速。

其中硅通孔技术（TSV）被认为是实现3D封装的最好选择之一。

因此TSV 工艺逐渐成为微电子领域的热门话题之一，并且促进着微电子行业进一步向前发展。

本文分析了硅通孔技术的优点以及挑战，同时也简单介绍了硅通孔技术的应用。

【总页数】1页(P13-13)
【作者】周健;周绍华
【作者单位】合肥工业大学，安徽合肥 230009;合肥工业大学，安徽合肥230009
【正文语种】中文
【中图分类】TN605
【相关文献】
1.3D封装与硅通孔(TSV)工艺技术
2.3DIC集成与硅通孔(TSV)互连
3.中微推出用
于3D芯片及封装的硅通孔刻蚀设备PrimoTSV200E（TM）4.一种多链式结构的
3D-SIC过硅通孔(TSV)容错方案5.硅通孔转接板关键工艺技术研究——TSV成孔
及其填充技术
因版权原因，仅展示原文概要，查看原文内容请购买。

基于硅通孔技术的三维集成电路设计与分析

参考文献
【１】Ｘ．ＣｈｕａｎＬ．Ｈｏｎｇ，Ｒ．ＳｕａｙａａｎｄＫ．Ｂａｎｅｒｊｅｅ．
ＣｏｍｐａｃｔＡＣｍｏｄｅ１ｉｎｇａｎｄｐｅｒｆｏｒｍａｎｃｅ
术之一，其技术水平直接影响系统性能、稳定性。电路设计工作者，在应用ＴＳｖ技术过程中，应尽量采用时下成熟的ＴＳｖ制备技术，把握
具体设计思路，从提升系统整体性能出发，提
对同时通孔，后者是指在制备ＩＣ后通孑Ｌ。前通孔主要特征包括：（１）工艺在［ＯＳ或ＢＥＯＬ制备前应用；（２）在元件设介段即介入应用；（３）需严格的ＣＤ控（４）：Ｌ宽度为５－２０ｐｎ￣（５）深宽比ＡＲ３：１－１０：１。舌通孔主要特征为：（１）工艺在ＢＥＯＬ或
ｊ ∈ 键词】硅通孔技术三维集成电路设计原则２反映Ｔｓｖ性能的参数及其意义
４碳纳米管ＴＳＶ设计
碳纳米管具有优良的电热传输特性，平均自由程较长，耐高温，是一种较理想的互联材料，具有较大的发展潜力。碳纳米管电流承载密度极限远高于铜，电子迁移稳定，有助于
互联延时的设计，使用灵活，有助于减少硅通
传导率极高，可达到３０００～８００集成可极大的提高系统
散热能力。
支术，可实现层级间裸片互联，是目前最先应用最广泛的互联方式之一。本次研究就

三维集成电路(3D IC)中硅通孔(TSV)链路的多场分析

三维集成电路（3D IC）中硅通孔（TSV）链路的多场分析三维集成电路（3D IC）中硅通孔（TSV）链路的多场分析引言：随着电子技术的不断发展，集成电路的功能越来越复杂，对于电路板的布局和连接的要求也越来越高。

传统的2D集成电路已经面临着功耗、散热和信号传输等问题，为了克服这些问题，人们提出了3D集成电路（3D IC）的概念。

3D IC通过垂直堆叠多层芯片来实现更高的集成度和性能。

而硅通孔（TSV）链路作为3D IC中芯片间的关键连接组件，受到了广泛关注。

本文将对TSV链路进行多场分析，探讨其在3D IC中的性能和优化方法。

1. TSV链路的结构与工作原理TSV链路是一种通过在不同芯片间钻孔并填充导电材料的技术，用于实现芯片间的电信号传输和能量供应。

典型的TSV链路结构包括导电填充物、绝缘层以及TSV孔的孔壁。

TSV链路的工作原理是通过导电填充物提供电信号和能量传输的路径，而绝缘层则用于隔离相邻的TSV链路。

2. TSV链路的挑战与问题尽管TSV链路在3D IC中起到了关键的作用，但是它也带来了一些挑战与问题。

首先，TSV孔的填充过程需要解决填充物与孔壁之间的黏附性和填充度的问题。

其次，在高频电信号传输方面，TSV链路可能会引起信号的损耗和噪声，从而影响系统性能。

另外，由于3D IC中芯片的堆叠密度较高，TSV链路的散热问题也不可忽视。

3. TSV链路的多场分析方法为了解决上述问题，人们利用电磁场理论、热传导理论和机械力学理论等多场分析方法对TSV链路进行研究。

在电磁场方面，可以通过研究TSV链路的等效电路模型和传输线理论来分析电信号的传输损失和噪声问题。

在热传导方面，可以通过模拟TSV链路的热传导路径和热源来分析散热性能。

在机械力学方面，可以分析TSV链路在机械应力下的稳定性和可靠性。

4. TSV链路的优化方法为了提高TSV链路的性能，人们提出了一系列的优化方法。

例如，在TSV孔填充过程中可以选择合适的填充材料和填充工艺，以提高填充度和黏附性。

三维封装硅通孔铜互连电镀工艺研究进展

随着现代电子技术的飞速发展，如今的电子产品已经从最初的简单电路板变成了功能丰富、复杂度高的多层电路板。

其中，三维封装电路板是最为先进的一类，它能够实现多层高密度布线，大大提高了电路板的集成度、性能和可靠性。

而在三维封装电路板的制造过程中，硅通孔铜互连电镀工艺则是其中不可或缺的一个环节。

一、硅通孔基本概念硅通孔是指在硅片上进行一定加工后，所形成的孔洞。

这些孔洞可用于微电子器件制造、电路板制造等，其规模可以从纳米级别的孔洞到数毫米大小的孔洞。

基于在电路板中运用硅通孔实现多层高密度布线的想法，三维封装电路板的概念逐渐浮出水面。

二、三维封装电路板制造过程1.钻孔钻孔是在电路板表面钻孔，准备形成通孔。

2.化学镀铜经过钻孔之后的电路板表面涂上铜层，形成化学镀铜。

3.压型(层压)电路板上的铜层与层压板进行压合，形成多层结构。

4.切割、开孔对压合后的多层电路板进行切割，并在其表面用射线或激光加工出通孔和电子器件连接的部分。

5.硅通孔铜互连电镀在制造电路板的过程中，硅通孔铜互连电镀是非常关键的一步，它能够实现多层结构中各层电路之间的通信。

6.打孔在电路板上逐层打孔，形成电子器件连接的部分。

三、硅通孔铜互连电镀工艺硅通孔铜互连电镀工艺是将从钻孔到硅通孔整个过程的进行了综合考虑，既考虑到提高电镀液的扩散和电化学反应的速率，同时也考虑到保护电极板和制品表面，还需要满足电解液的稳定性和反应的选择性等多种要求。

在硅通孔铜互连电镀过程中，主要涉及到以下几个方面的技术：1. 氧化膜处理在硅通孔互连电镀之前，首先需要对电路板表面进行氧化膜处理，其目的是防止铜与基板直接接触，使硅通孔镀层与基板紧密结合，形成牢固的结构。

在氧化处理过程中，一些氧化膜也会形成在孔口处，这些氧化膜需要被去除掉。

2. 铜的沉积量好的硅通孔铜互连电镀工艺应使铜的沉积量保持稳定，不能过多或过少。

若过多，则会导致孔口部位开口不饱满，孔内存在虚焊或短路的情况；若过少，则会导致通孔电阻增大，电镀涂层附着力下降，电镀涂层不平整等问题。

基于硅通孔技术的三维集成电路设计与分析

基于硅通孔技术的三维集成电路设计与分析基于硅通孔技术的三维集成电路设计与分析引言：随着电子技术的不断发展，集成电路的尺寸越来越小，功能也越来越强大。

然而，如何在有限的空间内实现更多的功能成为一项挑战。

三维集成电路（3D-IC）技术应运而生，通过将多个硅片堆叠在一起，实现了电路的空间立体化布局，进一步提升了集成电路的密度和性能。

一、硅通孔技术的原理与特点硅通孔技术是实现三维集成电路的关键技术之一，它通过在硅片上开孔，并在通孔中填充金属导线，实现不同层之间的电连接。

硅通孔技术具有以下特点：1. 提供高密度的电连接：硅通孔技术可以在硅片的不同层之间实现电连接，比传统的金属线连接方式更加紧凑，从而提供了更高的集成度。

2. 低电阻、低电感：由于硅通孔技术中的金属导线直接穿过硅片，电阻和电感都相对较低，减少了信号传输时的损耗。

3. 改善热管理：硅通孔技术可以在不同硅片之间传导热量，改善了集成电路的热管理能力，降低了温度的集中度，提高了电路的可靠性。

二、三维集成电路设计与分析的挑战尽管三维集成电路技术带来了很多优势，但也面临着一些挑战：1. 设计复杂性：三维集成电路中存在多个硅片之间的复杂电连接关系，设计师需要考虑信号传输的路径规划，电磁干扰的问题，以及热管理等方面的设计难题。

2. 热耦合效应：三维集成电路中由于大量的硅通孔，导致硅片之间的热耦合效应，可能引起温度不均匀分布，进而影响电路性能和可靠性。

3. 测试和封装难题：三维集成电路的测试和封装也面临着挑战，如如何对多层硅片进行测试，如何实现层与层之间的封装等。

三、三维集成电路设计与分析的方法与实践为了克服三维集成电路设计与分析中的挑战，设计师需要采用一系列的方法与实践：1. 电连接规划：根据硅通孔的位置和设计需求，合理规划电连接路径，同时避免信号干扰。

2. 热设计与管理：通过优化硅片的布局、通孔的分布以及导热层的设计，实现热管理，提高电路的可靠性。

3. 电磁兼容性分析：通过仿真工具对电磁兼容性进行分析，提前发现潜在的干扰问题，改进设计。

硅通孔热应力导致器件迁移率变化分析

收稿日期:2016-12-14 网络出版时间:2017-05-24基金项目:国家自然科学基金资助项目(61574106,61574104);国家部委基金资助项目(9140A 23060115D Z 01062);陕西省科技统筹创新工程计划资助项目(2015K T C Q 01-5)作者简介:董刚(1978-),男,教授,E -m a i l :g d o n g @m a i l .x i d i a n .e d u .c n .网络出版地址:h t t p://k n s .c n k i .n e t /k c m s /d e t a i l /61.1076.T N.20170523.2046.028.h t m l d o i :10.3969/j.i s s n .1001-2400.2017.06.014硅通孔热应力导致器件迁移率变化分析董刚,姚奕彤,刘荡,杨银堂(西安电子科技大学微电子学院,陕西西安710071)摘要:针对硅通孔热应力导致的沿不同晶向放置的器件迁移率变化进行了讨论.依据弹性理论,铜和硅衬底之间的热膨胀系数失配能够产生硅通孔热应力,考虑压阻效应,热应力将导致载流子迁移率的变化.因此,文中首先依据平面应变理论,建立了硅通孔热应力的紧凑解析模型;接着利用M a t l a b 仿真,分别得出了硅通孔热应力对沟道方向沿[100]和[110]的载流子迁移率的影响,并考虑到可靠性,定义了阻止区;最后,得出了[100]晶向和[-110]晶向应分别作为N 沟道金属氧化物半导体器件和P 沟道金属氧化物半导体器件的优先选择的结论.关键词:硅通孔;热应力;迁移率;阻止区中图分类号:T N 401;O 343.6 文献标识码:A 文章编号:1001-2400(2017)06-0075-04A n a l y s i s o f t h r o u g h s i l i c o nv i a t h e r m a l s t r e s s i n d u c e d d e v i c em o b i l i t y va r i a t i o n s D O N GG a n g ,Y A OY i t o n g ,L I U D a n g ,Y A N GY i n t a n g (S c h o o l o fM i c r o e l e c t r o n i c s ,X i d i a nU n i v .,X i a n710071,C h i n a )A b s t r a c t : T h i s p a p e r s t u d i e s t h em o b i l i t y v a r i a t i o n s o f t h e d e v i c e s p l a c e d i n d i f f e r e n t c r ys t a l o r i e n t a t i o n s i n d u c e d b y t h e t h r o u g h s i l i c o n v i a t h e r m a l s t r e s s .A c c o r d i n g t o t h e e l a s t i c i t y t h e o r y ,t h em i s m a t c ho f t h e r m a l e x pa n s i o n c o e f f i c i e n t sb e t w e e nc o p p e r a nd s i l i c o n s u b s t r a te c a n i n d u c e t h e t h r o u g h s i l i c o n v i a t h e r m a l s t r e s s ,w h i c hm a y c a u s e c a r r i e rm o b i l i t y v a r i a t i o n s d u e t o t h e p i e z o r e s i s t i v e ef f e c t .I n t h i s p a p e r ,a c o m p a c t a n a l y t i c a lm o d e l o f t h e t h r o u gh s i l i c o n v i a t h e r m a l s t r e s s i s g i v e nb a s e do n t h e p l a n a r s t r a i n t h e o r y .T h e n t h e i m p a c t so f t h e t h r o u g hs i l i c o nv i a t h e r m a l s t r e s s o n c a r r i e rm o b i l i t y a r e p r e s e n t e db y u s i n g M a t l a bw i t h t h e c h a n n e l d i r e c t i o n a l o n g [100]a n d [110],r e s p e c t i v e l y .A n d t h eK e e p O f fZ o n e i sd e f i n e d f o r c o n s i d e r i n g t h e r e l i a b i l i t y o f t h ed e v i c e .F i n a l l y ,w ed r a wa c o n c l u s i o n t h a t t h e [100]c r y s t a l o r i e n t a t i o n a n d t h e [-110]c r y s t a l o r i e n t a t i o n s h o u l db e p r e f e r r e da s t h eN M O S d e v i c e a n d t h eP M O Sd e v i c e ,r e s p e c t i v e l y .K e y W o r d s : t h r o u g hs i l i c o nv i a ;t h e r m a l s t r e s s ;m o b i l i t y ;k e e p o f f z o n e 随着器件尺寸越接近物理极限,芯片集成度继续增加变得越来越困难.基于硅通孔(T h r o u ghS i l i c o n V i a ,T S V )的三维集成电路技术由于其能提供更好电性能㊁更低功耗和更小尺寸,已经成为进一步实现高密度集成的有效方法[1].T S V 提供晶圆间的垂直互连,是三维集成中的重要结构[2].然而,这一技术仍存在诸多挑战.无论是先通孔法还是后通孔制造工艺,由于T S V 电镀和退火时的温度显著高于其工作温度[3],铜T S V 和硅衬底间的热膨胀系数失配将导致在硅衬底中产生热应力.一方面,三维互连中将产生如界面分层等可靠性问题[4];另一方面,热效应能够改变载流子的迁移率[5-6].尤其当处于关键路径上的单元在T S V 热应力下时序性能恶化,将影响芯片的时序性能[7],甚至可能导致时序违例.已有的一些研究工作利用有限元分析来得到T S V 热2017年12月第44卷第6期西安电子科技大学学报(自然科学版)J O UR N A L O F X I D I A N U N I V E R S I T Y D e c .2017V o l .44 N o .6h t t p ://w w w.x d x b .n e t应力分布[8-9],但这一方法需要耗费庞大的计算资源和内存,并不适于大规模集成电路设计.文献[10-12]中仅给出了沟道沿[110]晶向的载流子迁移率变化,而忽略了沟道沿[100]晶向的情况.除此之外,一些基于T S V 热应力对器件放置方式的研究已经完成,然而忽略了芯片的时序性能也由三维集成电路中的器件放置方式决定.首先,文中依据平面应变理论提出了具有高精度的T S V 热应力解析模型;接着通过M a t l a b 仿真,给出统一坐标系下沟道沿[100]和[110]晶向的热应力导致的器件载流子迁移率变化,并给出最合理的器件放置方式以维持芯片的时序性能.1 T S V 热应力模型笔者在平面应变理论的基础上提出了一种T S V 热应力的紧凑解析模型,相比广泛采用的拉梅应力模型[13]更加精确.拉梅应力模型仅考虑了铜T S V 和硅衬底存在的情况,而文中采用的模型增加了对阻挡层和绝缘层的讨论.文献[14]验证了该解析模型的正确性,这里不再重复.T S V 热应力属平面轴对称问题,位移主要发生在径向,应力方程可表示为εr =d u r (r )d r , εθ=u r (r )r,(1)其中,εr 和εθ是径向应变和环向应变,ur (r )是没有施加热负载的径向位移,r 是距离T S V 中心的距离.同时,径向应力σr 和环向应力σθ主要由r 决定.因此,力的平衡微分方程得以简化,其结果为d σr d r +(σr -σθ)r =0 .(2) 依据状态方程[14],应力与应变间的关系可表示为σr =E (1-ν)(1+ν)(1-2ν)εr +ν1-νεθ-1+ν1-ναΔéëêùûúT ,(3)σθ=E (1-ν)(1+ν)(1-2ν)εθ+ν1-νεr -1+ν1-ναΔéëêêùûúúT ,(4)其中,E ㊁ν和α分别是杨氏模量㊁泊松比和热膨胀系数.将几何方程和状态方程代入力的平衡微分方程,可得如下微分方程:r 2d 2u r (r )d r 2+r d u r (r )d r -u r (r )=0 .(5)解方程得u r (r )=c 1r +c 2r ,(6)其中,c 1和c 2是由边界条件中不同材料界面上径向应力和位移的连续性得出的常数.给u r (r )添加热负载,由于位移的线性叠加原理,带热负载的径向位移可表示为u (r )=u r (r )+αΔT r =c 1r +c 2r +αΔT r .(7) 在文中,采用N C S U45n m 工艺.参考实际工艺数据[15],选取T S V 半径和绝缘层厚度分别为5μm 和100n m.除此之外,假设T S V 中心处的径向位移为零,距离T S V 无穷远处应力为零.至此,可以给出用于硅衬底中热应力分布的完整边界条件.假定T S V 结构的退火温度为275ħ,并被冷却至25ħ,因此这里有ΔT =-250ħ的温度差[16].表1 沿[100]晶向的压阻系数T P a -1衬底π11π12π44N 型-1022534-136P 型66-111381依据压阻效应[17],压阻材料电阻张量的分量随着施加的机械应力的改变而改变,对于硅材料亦是如此.T S V 热应力导致载流子迁移率的变化量[18]可表示为-Δμμ=[π11σx x +π12σy y ]c o s 2ϕ+[π12σx x +π11σy y ]s i n 2ϕ+π44σx y s i n (2ϕ) ,(8)其中,π11㊁π12和π44是列于表1的沿[100]晶向的压阻系数,σx x 和σy y 是笛卡尔坐标系下的应力张量,ϕ是X轴和器件沟道方向的夹角.2 T S V 阵列的热应力及其阻止区域考虑到[100]和[110]晶向是半导体行业最常使用的两个晶向[13],以下将分别给出器件沟道沿[100]和67 西安电子科技大学学报(自然科学版) 第44卷h t t p ://w w w.x d x b .n e t[110]晶向下的载流子迁移率的变化分析.定义阻止区(K e e p O f fZ o n e ,K O Z )为迁移率变化量超过10%的区域,K O Z 的尺寸被定义为K O Z 轮廓上的最远点到T S V 边沿的距离.2.1 器件沟道沿[100]晶向的载流子迁移率变化对于沿[100]晶向的沟道,ϕ=0,式(8)可转化为-Δμμ=π11σx x +π12σy y .(9)如图1所示,当器件沟道沿[100]晶向时,电子迁移率的变化量很大,甚至超过了50%,空穴由于变化量小于3%,可以忽略而未示出.图2是电子迁移率的K O Z 图.可以看出,K O Z 的轮廓类似于十字形花瓣,是轴向对称的.这里K O Z 尺寸为6.8μm.图1 器件沟道沿[100]晶向的电子迁移率变化图图2 器件沟道沿[100]晶向电子迁移率变化的K O Z 图2.2 [100]沟道器件沿不同晶向放置时迁移率的变化分析基于前面得到的器件沟道沿[100]晶向的迁移率变化,可得出最合理的器件放置方式.考虑到迁移率变化的对称性,这里仅讨论一些主要的晶向,即[100]晶向㊁[110]晶向㊁[010]晶向和[-110]晶向.图3是[100] 图3 [100]晶向沟道的器件沿不同晶向放置的迁移率变化量曲线晶向沟道的器件沿不同晶向放置的迁移率变化曲线.对P 沟道金属氧化物半导体(P -c h a n n e l M e t a l O x i d e S e m i c o n d u c t o r ,P MO S )器件,空穴迁移率变化量很小,可以被忽略,所以不再需要进一步分析器件的放置方式.但对于N 沟道金属氧化物半导体(N -c h a n n e l M e t a lO x i d eS e m i c o n d u c t o r ,NMO S )器件,如上述所说,T S V 热应力对电子迁移率有很大影响,所以必须关注NMO S 器件的放置方式.[100]晶向应作为NMO S 器件的优先选择,因为在该晶向上电子迁移率增快可提升芯片的时序性能.NMO S 器件也可放置在[110]晶向和[-110]晶向上,此时这两个晶向上由于电子迁移率保持不变,使得芯片的时序性能将不受热应力影响.但如果选择[010]晶向放置器件,NMO S 器件将被放置在距离T S V 边沿6.8μm (K O Zs i z e )远的位置,以避免芯片时序性能的下降.2.3 器件沟道沿[110]晶向的载流子迁移率变化对于[110]沟道,ϕ=π/4,式(8)可转化为-Δμμ=π44σx y .(10)图4 器件沟道沿[110]晶向的空穴迁移率变化图图5 器件沟道沿[110]晶向空穴迁移率变化的K O Z 图如图4所示,当器件沟道沿[110]晶向时,空穴迁移率的变化量很大,甚至超过了40%,电子由于变化77第6期董刚等:硅通孔热应力导致器件迁移率变化分析h t t p ://w w w.x d x b .n e t量小于5%可以忽略而未示出.图5是空穴迁移率的K O Z 图.可以看出,K O Z 的轮廓类似于十字形花瓣,是轴向对称的.这里K O Z 尺寸为4.1μm.2.4 [110]沟道器件沿不同晶向放置时迁移率的变化分析基于前面得到的器件沟道沿[110]晶向的迁移率变化,可得出最合理的器件放置方式.类似于2.2节,考虑到迁移率变化的对称性,这里仅讨论一些主要的晶向,即[100]晶向㊁[110]晶向㊁[010]晶向和[-110]晶图6 [110]晶向沟道的器件沿不同晶向放置的迁移率变化量曲线向.图6是[110]晶向沟道器件沿不同晶向放置的迁移率变化曲线.类似于[100]晶向的情况,这里仅讨论P MO S 器件.[-110]晶向应作为P MO S 器件的优先选择,因为在该晶向上空穴迁移率增快可提升芯片的时序性能.P MO S 器件也可放置在[100]晶向和[010]晶向上,此时这两个晶向由于空穴迁移率保持不变,使得芯片的时序性能将不受热应力影响.但如果选择[110]晶向为沟道方向,P MO S 器件将被放置在距离T S V 边沿4.1μm (K O Zs i z e )远的位置,以避免芯片时序性能的下降.3 结束语文中基于T S V 热应力,给出了器件沟道沿不同晶向的载流子迁移率变化.如上述所说,[100]晶向和[-110]晶向应分别作为NMO S 器件和P MO S 器件的优先选择,因为在该晶向上载流子迁移率的增快可提升芯片的时序性能.同时出于迁移率的负面变化考虑,应避免NMO S 器件被放置在[010]晶向以及P MO S 器件被放置在[110]晶向.以上针对热应力影响迁移率变化的分析,在工艺加工中有实际参考价值和意义.参考文献:[1]陈鹏飞,宿磊,独莉,等.T S V 三维集成的缺陷检测技术[J ].半导体技术,2016,41(1):63-69.C H E NP e n g f e i ,S UL e i ,D UL i ,e t a l .D e f e c t I n s p e c t i o nT e c h n o l o g i e s f o rT S VB a s e d 3DI n t e gr a t i o n [J ].S e m i c o n d u c t o r T e c h n o l o g y ,2016,41(1):63-69.[2]C R O E SK,D E M E S S E MA E K E RJ ,L IY,e t a l .R e l i a b i l i t y C h a l l e n g e sR e l a t e d t oT S VI n t e g r a t i o n a n d 3DS t a c k i n g [J ].I E E ED e s i g na n dT e s t ,2016,33(3):37-45.[3]D E N G Q,HU A N G L ,S HA N G J ,e ta l .S t u d y o n T S V -C u P r o t r u s i o nu n d e rD i f f e r e n t A n n e a l i n g Co n d i t i o n sa n d O p t i m i z a t i o n [C ]//P r o c e e d i n g s o ft h e 201617t h I n t e r n a t i o n a l C o n f e r e n c e o n E l e c t r o n i c P a c k a g i n g T e c h n o l o g y .P i s c a t a w a y :I E E E ,2016:380-383.[4]S P I N E L L AL ,I MJH,HOPS ,e t a l .C o r r e l a t i o no f t h r o u g hS i l i c o nV i a (T S V )D i m e n s i o nS c a l i n g toT S VS t r e s s a n d R e l i a b i l i t y f o r 3DI n t e r c o n n e c t s [J ].I n t e r n a t i o n a l S y m p o s i u mo n M i c r o e l e c t r o n i c s ,2016(1):000160-000164.[5]S P R O C HJD,MO R O ZV,X U X,e t a l .P l a c i n g T r a n s i s t o r s i nP r o x i m i t y t o t h r o u g h -s i l i c o nV i a s :U S P8661387[P ].2014-02-25.[6]Z HU Y,G HO S H K,L IH Y,e t a l .O n t h eO r i g i n s o fN e a r -s u r f a c e S t r e s s e s i nS i l i c o n a r o u n dC u -f i l l e d a n dC N T -f i l l e d t h r o ug hS i l i c o nV i a s [J ].S e m i c o n d u c t o r S c i e n c e a n dT e ch n o l o g y ,2016,31(5):055008.[7]W e s t J ,C h o iYS ,V a r t u li C .P r a c t i c a l I m p l i c a t i o n s o f v i a -m i d d l eC uT S V -i n d u c e dS t r e s s i n a 28n m C MO ST e c h n o l o g y f o rW i d e -I O L o g i c -m e m o r y I n t e r c o n n e c t [C ]//P r o c e e d i n g so f t h eS y m p o s i u mo nV L S IT e c h n o l o g y .P i s c a t a w a y :I E E E ,2012:101-102.[8]F E N G W,B U IT T,WA T A N A B E N,e ta l .F a b r i c a t i o na n dS t r e s s A n a l y s i so fA n n u l a r -t r e n c h -i s o l a t e d T S V [J ].M i c r o e l e c t r o n i c sR e l i a b i l i t y ,2016,63:142-147.[9]H S I E H C C ,C H I U T C .A n a l y s i so fC a r r i e r M o b i l i t y C h a n g e i nS i l i c o nI n v e r s i o nL a y e rD u et ot h r o u g h -s i l i c o nv i a T h e r m a l S t r e s s [C ]//P r o c e e d i n g so ft h eI n t e r n a t i o n a l M i c r o s y s t e m s ,P a c k a g i n g ,A s s e m b l y a n d C i r c u i t s T e c h n o l o g y C o n f e r e n c e .P i s c a t a w a y :I E E E ,2012:351-354.[10]MA R E L L ASK,K UMA RSV,S A P A T N E K A RSS .A H o l i s t i cA n a l y s i s o fC i r c u i tT i m i n g Va r i a t i o n s i n 3D -I C sw i t h T h e r m a la n d T S V -i n d u c e d S t r e s s C o n s i d e r a t i o n s [C ]//P r o c e e d i n gso ft h eI E E E /A C M I n t e r n a t i o n a l C o n f e r e n c e o n C o m p u t e r -a i d e dD e s i g n ,D i g e s t o fT e c h n i c a l P a p e r s .P i s c a t a w a y :I E E E ,2012:317-324.(下转第98页)87 西安电子科技大学学报(自然科学版) 第44卷收稿日期:2016-12-12 网络出版时间:2017-05-24基金项目:国家自然科学基金资助项目(61572083);陕西省自然科学基金资助项目(2015J Q 6230);中央高校基本科研业务费专项资金资助项目(310824152009)作者简介:崔华(1977-),女,教授,博士,E -m a i l :h u a c u i @c h d .e d u .c n .网络出版地址:h t t p ://k n s .c n k i .n e t /k c m s /d e t a i l /61.1076.T N.20170523.2046.030.h t m l d o i :10.3969/j.i s s n .1001-2400.2017.06.015利用F C M 对静态图像进行交通状态识别崔华,袁超,魏泽发,李盼侬,宋鑫鑫,纪宇,刘云飞(长安大学信息工程学院,陕西西安710064)摘要:对交通状态进行准确识别可以主动预警将要进入本路段的驾驶员避开拥堵,以免加重拥堵程度,同时也是科学制定主动交通管理决策的基础,有利于及时疏导拥堵,提高道路运行效率,节能减排.首先从交通监控视频中采集图像,标注道路为兴趣区,并对道路图像做角度和尺度的归一化处理;然后提取兴趣区图像的平均梯度㊁角点个数和长边缘比例3个特征;最后,利用模糊C 均值聚类算法将图片所呈现的交通状态分为畅通和拥堵两种状态.实验结果表明,文中算法可以有效识别图像中的交通状态,正确率达到了94%以上,而且较基于视频的交通状态识别方法,该方法也大大降低了实现成本.关键词:交通状态识别;交通图像;模糊C 均值聚类;角点个数;长边缘比例中图分类号:T P 391.41 文献标识码:A 文章编号:1001-2400(2017)06-0079-06T r a f f i c s t a t e r e c o g n i t i o nu s i n g s t a t i c i m a ge s a n dF C M C U IH u a ,Y U A N C h a o ,WE IZ ef a ,L IP a n n o ng ,S O N GX i n x i n ,J IY u ,L I UY u n f e i (S c h o o l o f I n f o r m a t i o nE n g i n e e r i n g ,C h a n ga nU n i v .,X i a n ,C h i n a )Ab s t r ac t : A c c u r a t er e c o g n i t i o no ft h et r a f f i cc o nd i t i o nc a n p r o a c t i ve l y a l e r td r i v e r s w h o w i l le n t e rt h e c o n g e s t e d r o a d t o a v o i d c o n g e s t i o n ,s o t h a t t h e d e g r e e of c o n ge s t i o nw i l l n o t b e i n c r e a s e d .A n d i t i s a l s o t h e b a s i s t o m a k es c i e n t if i cd e c i s i o no na c t i v et r a f f i c m a n ag e m e n t s ,a n dc o n d u c i v et oa l l e v i a t ec o n g e s t i o n ,i m p r o v e th e t r a f fi c e f f i c i e n c y ,s a v e e n e r g y a n d r e d u c e e m i s s i o n .I n t h i s p a pe r ,t h e t r af f i c s u r v e i l l a n c e v i d e o s a r e s a m p l e d e v e r y t h r e em i n u t e s t ob u i l d s t a t i c i m ag e d a t a b a s e ,a n d th e r o a d a r e ai sm a r k e d a s t h e r e gi o n o f i n t e r e s t (R O I ),a n d t h e nR O I i m a g e s a r e n o r m a l i z e d i n t e r m s o f a n g l e a n d s c a l e .T h e t h r e e i m a g e f e a t u r e s i nR O I ,i .e .,a v e r a g e g r a d i e n t ,c o r n e ra n dl o n g e d g en u m b e r ,a r e t h e ne x t r a c t e d .F i n a l l y ,t h e f u z z y C-m e a n s c l u s t e r i n g(F C M )m e t h o di su s e dt oc l a s s i f y t h et r a f f i cc o n d i t i o ni n t ot w oc l a s s i f i c a t i o n s ,i .e .,f l o w i n g t r a f f i ca n dc o n g e s t i o n .E x p e r i m e n t a lr e s u l t ss h o w t h a tt h e p r o p o s e da l g o r i t h m c a ne f f e c t i v e l yi d e n t i f y t h e t r a f f i c c o n d i t i o n i n v o l v e d i n t h e i m a g eb y t h ea c c u r a c y o f 98%.M o r e o v e r ,c o m p a r e dw i t ht h e v i d e o -b a s e da p p r o ac h e s ,t h i sm e t h od g re a t l y r e d u c e s t h e i m p l e m e n t a t i o n c o s t .K e y Wo r d s : t r a f f i c c o n d i t i o n r e c o g n i t i o n ;t r a f f i c i m a g e ;f u z z y C -m e a n s c l u s t e r i n g ;c o r n e r ;l o n g e d g en u m b e r 随着我国经济的快速发展,私家车数量剧增,道路交通负荷日益增加,道路拥挤㊁行车困难现象非常严重,是大中城市所面临并亟待解决的问题.目前国内外对道路交通运行状态的研究主要依据固定检测器或移动型检测器获得的数据以及多源数据.利用固定检测器进行交通状态识别的技术包括磁频车辆检测技术[1]㊁波频车辆检测技术[2]和视频车辆检测技术[3],但固定检测器的铺设受人力㊁资金㊁环境等条件的约束较大;2017年12月第44卷第6期西安电子科技大学学报(自然科学版)J O UR N A L O F X I D I A N U N I V E R S I T Y D e c .2017V o l .44 N o .6。

从专利角度分析基于硅通孔的三维封装技术发展路线颜琳淑

从专利角度分析基于硅通孔的三维封装技术发展路线颜琳淑摘要：由于TSV-3D封装优良的性能和巨大的潜力被认为是继引线键合(Wire Bonding)、TAB 和倒装芯片(FC)之后的第四代封装技术。

本文结合TSV-3D封装技术的专利申请和发展状况，介绍了TSV-3D封装关键技术的发展演进路线。

关键词：三维；硅通孔；封装；专利分析三维(3D，Three-Dimensional)集成封装技术是未来的关键性发展技术之一，是实现小型化、克服信号延迟导致的所谓“布线危机”的解决方案。

3D集成封装技术研究主要涉及以下三大方向：3D片上系统(SoC)，贯穿硅通孔技术(TSV，Through-Silicon Via)和封装体的3D叠层技术(PoP)。

其中，TSV技术是通过在晶圆和晶圆之间，芯片和芯片之间以及晶圆和芯片之间制作垂直导通孔，由TSV进行互连及信号传输的技术。

基于TSV技术的3D集成封装是一种系统级架构方法，其内部含有多个平面器件的堆叠，并经由TSV实现垂直方向的全局信号互连。

1 TSV-3D封装技术专利申请趋势分析截至2017年7月，全球TSV-3D封装技术领域总申请量为3265项。

专利申请情况总体呈现先缓慢发展后快速增长的趋势，从1990年到2005年为缓慢发展期，一共只有16项专利申请，大约只占全部申请量的1%。

2006年到2013年为快速发展期，在2011年达到顶峰，为497项专利申请，在这一阶段TSV-3D封装技术高速发展，大约占全部申请量的73%。

2013年至今为稳固发展期。

2TSV-3D封装技术发展分析目前，TSV-3D封装技术还处于开发阶段，业界研究的热点主要有：TSV刻蚀和填充、晶圆/芯片减薄、晶圆/芯片键合、热管理。

2.1TSV刻蚀和填充、晶圆/芯片减薄TSV刻蚀和填充、晶圆/芯片减薄属于TSV-3D封装技术的基础技术。

1999年，日本企业在中国申请了第一个晶圆/芯片技术的专利申请，授权公告号为CN1200793C，其为首次公开使用TSV来形成半导体芯片叠层的中国专利文献，通过运用激光钻孔和各向异性蚀刻相结合的工艺来形成高深宽比的TSV，首先通过各向异性蚀刻获得了光滑的侧壁，然后可以在光滑的通孔侧壁上形成绝缘膜，防止了后续填充在TSV中铜向侧壁的扩散，提高了填充镀铜的效果，同时也提高了镀铜形成的TSV导电层的导电性和可靠性，并公开了使用通孔来形成半导体芯片的叠层。

3D封装中硅通孔互连技术的热-机械应力分析

3D IC-TSV技术与可靠性研究

面向三维集成封装的硅通孔电特性分析

3D IC中全铜互连热应力分析

面向三维集成封装的硅通孔电特性分析

基于热_结构耦合的3D_TSV互连结构的应力应变分析_黄春跃

基于三维多芯片柔性封装的热应力分析

硅通孔三维封装技术研究进展_杨邦朝

应用于三维封装中的硅通孔技术

以硅通孔为核心的集成电路三维封装技术及应用

3D封装与硅通孔（TSV）技术

基于硅通孔技术的三维集成电路设计与分析

三维集成电路(3D IC)中硅通孔(TSV)链路的多场分析

三维封装硅通孔铜互连电镀工艺研究进展

基于硅通孔技术的三维集成电路设计与分析

硅通孔热应力导致器件迁移率变化分析

从专利角度分析基于硅通孔的三维封装技术发展路线 颜琳淑

从专利角度分析基于硅通孔的三维封装技术发展路线颜琳淑