集成电路思考题

合集下载

3篇3章习题解答浙大版集成电路课后答案说课材料

3篇3章习题解答浙大版集成电路课后答案说课材料

3篇3章习题解答浙大版集成电路课后答案第三章 反馈放大电路及应用题3.3.1 怎样分析电路中是否存在反馈?如何判断正、负反馈;动态、 静态反馈(交、直流反馈);电压、电流反馈;串、并联反馈?解:根据电路中输出回路和输入回路之间是否存在信号通路,可判断是否存在反馈。

利用瞬时极性法,可以判断正、负反馈:若反馈信号的引入使放大器的净输入量增大, 则为正反馈;反之为负反馈。

在静态条件下(v i =0)将电路画成直流通路,假设因外界条件(如环境温度)变化引起静态输出量变化,若净输入量也随之而变化,则表示放大器中存在静态反馈。

当v i 加入后,将电路画成交流通路,假定因电路参数等因素的变化而引起输出量变化,若净输入也随之而变化,则表示放大器中存在动态反馈。

利用反证法可判断电压、电流反馈。

假设负载短路后,使输出电压为零,若反馈量也随之为零,则是电压反馈;若反馈量依然存在(不为零),则是电流反馈。

在大多数电路中(不讨论个别例外),若输入信号和反馈信号分别加到放大电路的二个输入端上,则为串联反馈;若加到同一输入端上,则为并联反馈。

题3.3.2 电压反馈与电流反馈在什么条件下其效果相同,什么条件下效果不同?解:在负载不变的条件下,电压反馈与电流反馈效果相同;当负载发生变化时,则二者效果不同,如电压负反馈将使输出电压恒定,但此时电流将发生更大的变化。

题3.3.3 在图题3.3.3所示的各种放大电路中,试按动态反馈分析:(1)各电路分别属于哪种反馈类型?(正/负反馈;电压/电流反馈;串联/并联反馈)。

(2)各个反馈电路的效果是稳定电路中的哪个输出量?(说明是电流,还是电压) (4)若要求将图(f)改接为电压并联负反馈,试画出电路图(不增减元件)。

解:(1),(2) : (a)电压并联负反馈,稳定υo 。

(b)电流串联负反馈,稳定i o 。

(c)电流并联负反馈,稳定i o 。

(d)电压串联负反馈,稳定υo 。

(e)电压并联负反馈,稳定υo 。

集成电路思考题1

集成电路思考题1

集成电路思考题1习题:1、⽤数字存储⽰波器测试直流信号时,若采⽤Quick Meas测试应选哪项参数?A、Peak——PeakB、Average答案:B2、⼩规模的TTL电路,不⽤的输⼊端可以悬空处理,此时相当于。

A、⾼电平B、低电平答案:A3、输出阻抗为50Ω的信号源输出V PP=1V,f=1kH Z的信号,⽤⽰波器测量空载时的输出信号V= 。

PP答案:2V4、动态测试对于模拟集成电路要加上,对于数字电路,输⼊信号多采⽤。

答案:交流测试信号,连续脉冲,周期性变化的逻辑信号。

5、若给数字提供1KHz的时钟信号,应采⽤。

A、1KHz TTL信号B、1KHz 峰峰值为5V的标准⽅波信号C、两者均可答案:A6、判断:由数据选择器和数据分配器组成的多路数据传送系统,既可传送数字信号,⼜可传送模拟信号。

()答案:错误7、判断:集成电路都是有源器件。

()答案:正确8、集成电路按所体现的功能可分为:,,,。

答案:模拟集成电路,数字集成电路,接⼝电路,特殊电路。

9、静态测试是只研究电路的各种_________________情况,不去管各种状态间的转换的过渡情况。

对于模拟集成电路,此时不加___________________;对于数字集成电路,多采⽤____________________________________________。

答案:静态和稳态,交流测试信号,逻辑电平或单脉冲10、如何⽤两⽚CD4008实现⼋位⼆进制数加法?画出电路图。

答:可⽤下图实现11、什么异或门可⽤作⾮门⽤?答:因为A⊕B=A B +A B,当B=1时,A⊕1=A,就可实现对A取⾮。

12、全加器实现两数相减时,结果符号如何判断?答:⽤进位位C0来表⽰。

C0=1时,表⽰结果为⾮负数;C0=0时,表⽰结果为负数。

13、为什么CMOS门电路输⼊端不能悬空?答:CMOS电路所有输⼊端不允许悬空。

因为悬空时,其输⼊端电平不定,电路状态将不稳定,⽽且⽤⼿触及悬空端时,极易造成栅极击穿,造成永久性损坏。

3篇3章习题解答浙大版集成电路课后答案

3篇3章习题解答浙大版集成电路课后答案

第三章 反馈放大电路及应用题3.3.1 怎样分析电路中是否存在反馈?如何判断正、负反馈;动态、 静态反馈(交、直流反馈);电压、电流反馈;串、并联反馈?解:根据电路中输出回路和输入回路之间是否存在信号通路,可判断是否存在反馈。

利用瞬时极性法,可以判断正、负反馈:若反馈信号的引入使放大器的净输入量增大, 则为正反馈;反之为负反馈。

在静态条件下(v i =0)将电路画成直流通路,假设因外界条件(如环境温度)变化引起静态输出量变化,若净输入量也随之而变化,则表示放大器中存在静态反馈。

当v i 加入后,将电路画成交流通路,假定因电路参数等因素的变化而引起输出量变化,若净输入也随之而变化,则表示放大器中存在动态反馈。

利用反证法可判断电压、电流反馈。

假设负载短路后,使输出电压为零,若反馈量也随之为零,则是电压反馈;若反馈量依然存在(不为零),则是电流反馈。

在大多数电路中(不讨论个别例外),若输入信号和反馈信号分别加到放大电路的二个输入端上,则为串联反馈;若加到同一输入端上,则为并联反馈。

题3.3.2 电压反馈与电流反馈在什么条件下其效果相同,什么条件下效果不同?解:在负载不变的条件下,电压反馈与电流反馈效果相同;当负载发生变化时,则二者效果不同,如电压负反馈将使输出电压恒定,但此时电流将发生更大的变化。

题3.3.3 在图题3.3.3所示的各种放大电路中,试按动态反馈分析:(1)各电路分别属于哪种反馈类型?(正/负反馈;电压/电流反馈;串联/并联反馈)。

(2)各个反馈电路的效果是稳定电路中的哪个输出量?(说明是电流,还是电压) (4)若要求将图(f)改接为电压并联负反馈,试画出电路图(不增减元件)。

解:(1),(2) : (a)电压并联负反馈,稳定υo 。

(b)电流串联负反馈,稳定i o 。

(c)电流并联负反馈,稳定i o 。

(d)电压串联负反馈,稳定υo 。

(e)电压并联负反馈,稳定υo 。

(f)电压串联负反馈,稳定υo 。

常州大学集成电路设计课后习题

常州大学集成电路设计课后习题

常州大学集成电路设计课后习题第一章1、按规模划分,集成电路的发展已经经历了哪几代?它的发展遵循了一条业界著名的定律,请说出是什么定律?答:集成电路发展历程:小规模集成(SSI)→中规模集成(MSI)→大规模集成(LSI)→超大规模集成电路(VLSI)→特大规模集成电路(ULSI)→GSI →SoC 。

Intel公司前董事长Gordon Moore首次于1965提出摩尔定律。

2、什么是无生产线集成电路设计?列出无生产线集成电路设计的特点和环境。

答:无生产线集成电路设计:集成电路的设计、工艺制造和封装分立运行,集成电路设计单位根据代工单位的设计包进行电路的设计。

特点:只进行集成电路设计,与工艺制造,封装分立运行。

环境:IC产业生产能力剩余,客户需要更多的功能芯片设计。

3、多项目晶圆(MPW)技术的特点是什么?对发展集成电路设计有什么意义?答:MPW的特点:把几到几十种工艺上兼容的芯片拼装到一个宏芯片上,然后按规则排列到一个晶圆上。

意义:可以有效地降低成本,加速产品的市场化。

4、集成电路设计需要哪4个方面的知识?答:系统知识:计算机、通信、信息、控制学科;电路知识:更多的知识、技术和经验;工具知识:任务和内容→相应的软件工具;工艺知识:元器件的特性和模型、工艺原理和过程。

第二章1、GaAs和InP材料各有哪些特点?答:砷化镓(GaAs)特点:能工作在超高速超高频,载流子迁移率更高,近乎半绝缘的电阻率,f T可达150GHz,可制作发光器件,工作在更高的温度,更好的抗辐射性能。

磷化铟(InP):能够工作在超高速超高频;广泛应用于光纤通信系统中,覆盖了玻璃光纤的最小色散(1.3m)和最小衰减(1.55m)的两个窗口。

适合做MESFET HEMT HBT2、在怎样的条件下金属与半导体形成欧姆接触?在怎样的条件下金属与半导体形成肖特基接触?答:欧姆接触:如果半导体掺杂浓度足够高,隧道效应抵消势垒的影响,形成了双向低欧姆电阻值。

集成电路芯片基础知识单选题100道及答案解析

集成电路芯片基础知识单选题100道及答案解析

集成电路芯片基础知识单选题100道及答案解析1. 集成电路芯片的基本组成单元是()A. 晶体管B. 电阻C. 电容D. 电感答案:A解析:晶体管是集成电路芯片的基本组成单元。

2. 以下哪种材料常用于集成电路芯片的制造?()A. 铜B. 铝C. 硅D. 银答案:C解析:硅是目前集成电路芯片制造中最常用的材料。

3. 集成电路芯片的集成度是指()A. 芯片中晶体管的数量B. 芯片的面积C. 芯片的性能D. 芯片的价格答案:A解析:集成度通常指芯片中晶体管的数量。

4. 以下哪种工艺技术常用于提高集成电路芯片的性能?()A. 缩小晶体管尺寸B. 增加晶体管数量C. 降低工作电压D. 以上都是答案:D解析:缩小晶体管尺寸、增加晶体管数量和降低工作电压都可以提高集成电路芯片的性能。

5. 集成电路芯片的设计流程中,不包括以下哪个步骤?()A. 系统规格定义B. 逻辑设计C. 封装测试D. 物理设计答案:C解析:封装测试是芯片制造完成后的环节,不属于设计流程。

6. 芯片中的布线主要用于()A. 连接晶体管B. 存储数据C. 控制电流D. 提高速度答案:A解析:布线的作用是连接芯片中的晶体管等元件。

7. 以下哪种类型的集成电路芯片应用最广泛?()A. 数字芯片B. 模拟芯片C. 混合信号芯片D. 射频芯片答案:A解析:数字芯片在计算机、通信等领域应用广泛。

8. 集成电路芯片的工作频率主要取决于()A. 晶体管的开关速度B. 芯片的面积C. 电源电压D. 封装形式答案:A解析:晶体管的开关速度决定了芯片的工作频率。

9. 以下哪个不是集成电路芯片制造中的光刻工艺步骤?()A. 涂胶B. 曝光C. 刻蚀D. 封装答案:D解析:封装不属于光刻工艺步骤。

10. 芯片的功耗主要由以下哪种因素决定?()A. 工作电压B. 工作频率C. 晶体管数量D. 以上都是答案:D解析:工作电压、工作频率和晶体管数量都会影响芯片的功耗。

11. 集成电路芯片的可靠性与以下哪个因素无关?()A. 制造工艺B. 工作环境C. 芯片价格D. 封装质量答案:C解析:芯片价格不影响其可靠性。

集成运算放大器的线性应用(思考题解答)

集成运算放大器的线性应用(思考题解答)

实验四 集成运算放大器的线性应用(思考题解答)1. 理想集成运算放大器具有哪些特点?答:电压放大倍数A v →∞,输入电阻R i →∞,输出电阻R O →0,共模抑制比K CMRR →∞,带宽BW →∞,无零点漂移和温漂等。

2. 运放具有虚短、虚断的条件是什么?你能否根据运放输出电压的大小判断其是否存 在虚短、虚断?答: 运放具有虚短、虚断的条件是电路有深度负反馈,集成运放工作在线性放大区.如果集成运放输出电压的大小达到最大输出电压幅度V OM (如本实验中V CC 为12V ,则V OM 约为10.5V 。

),则说明运放已工作在限幅区,此时虚短特点不再存在,而虚断成立。

3.实验内容1、2中,当V i = 2V 时,理论上分析反相端电位V –应为多大?答:实验内容1,电路如图:若V i = 2V ,则运放工作在限幅区, V o=-10V(为计算方便起见,假定V OM =10V)。

应用叠加原理可计算得:VV R R R V R R R V o f i ff 91.0)10(1001010210010100111=-⋅++⋅+=+++=-实验内容2,V i = 2V 时,V -的数值请自行分析。

4.图4—6(b )电路,说明当输入信号频率远大于CR 21f f o ⋅π=时,电路为积分电路,输入信号频率远小于f o 时,则电路为一个反相输入比例放大器的理由。

答:如图电路:若输入信号V i 的频率CR f f f π210=>>时,则有fC R f π21>> ,f R 的影响可忽略,视为开路, 所以电路即为积分电路。

若C R f f f π210=<<时,则有fCR f π21<< ,C 的影响可忽略,视为开路,所以电路即为反响输入比例放大器。

5432TitleR fR R R LA+p =R f //R 11--++V o V i 100K10K321A+A +CCR fR =R Rp R //R fV oV oV i V i。

数字集成电路习题

数字集成电路习题

带入延迟公式可得,反相器链的延迟
t p N t p 0 (1
N
F

) 5 70 ps (1
5
2000 ) 1960 ps 2ns 1
c. 方法 a 的延迟时间
t p t p 0 (1
j 1
N
C g , j 1
C g , j
) t p 0 (1
解:VGS=VDS=2.5V,管子工作在饱和区。 栅沟电容 CGC=W*L*Cox=0.36um*0.24um*6fF/um2=0.52fF 栅与源漏区的交叠电容 Cov=CGSO=CGDO=W*Co=0.36um*0.31fF/um=0.11fF 栅电容 CG=CGC+2Cov=0.52 fF +2*0.11 fF=0.74fF 栅源电容 CGS=2CGC/3+Cov=2*0.52fF/3+0.11=0.46fF 栅漏电容 CGD=Cov=0.11fF 管子的源区和衬底都接地,所以源衬底扩散结处于零偏状态。有 Cs,bottom=W*LD*Cj0=0.36um*0.625um*2fF/um2=0.45fF Cs,sw=(W+2LD)*Cjsw0=(0.36um+2*0.625um)*0.28um/fF=0.45fF CSB= Cs,bottom + Cs,sw =0.45fF+0.45fF=0.9fF 管子的漏区接 2.5V,衬底接地,所以漏衬底扩散结处于反偏状态。有 CD,bottom=W*LD*Cj0/(1-VD/φ b)mj =0.36um*0.625um*2(fF/um2)/[1-(-2.5V)/0.9V]0.5 =0.23fF CD,sw=(W+2LD)*Cjsw0/(1-VD/φ bsw)mjsw =(0.36um+2*0.625um)*0.28(um/fF)/[1-(-2.5V)/0.9]0.44 =0.25fF CDB= CD,bottom + CD,sw =0.23fF+0.25fF=0.48fF

半导体集成电路+习题答案

半导体集成电路+习题答案

第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答:集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。

第2章 集成电路中的晶体管及其寄生效应复 习 思 考 题2.2 利用截锥体电阻公式,计算TTL “与非”门输出管的CS r ,其图形如图题2.2 所示。

提示:先求截锥体的高度up BL epi m c jc epi T x x T T -----=然后利用公式: b a a b WL T r c -∙=/ln 1ρ , 212∙∙=--BL C E BL S C W L R r ba ab WL Tr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意:在计算W 、L 时, 应考虑横向扩散。

2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管,试问当横向PNP 器件在4种可能的偏置情况下,哪一种偏置会使得寄生晶体管的影响最大?答:当横向PNP 管处于饱和状态时,会使得寄生晶体管的影响最大。

2.8 试设计一个单基极、单发射极和单集电极的输出晶体管,要求其在20mA 的电流负载下 ,OL V ≤0.4V ,请在坐标纸上放大500倍画出其版图。

给出设计条件如下:答: 解题思路⑪由0I 、α求有效发射区周长Eeff L ;⑫由设计条件画图①先画发射区引线孔;②由孔四边各距A D 画出发射区扩散孔;③由A D 先画出基区扩散孔的三边;④由B E D -画出基区引线孔;⑤由A D 画出基区扩散孔的另一边;⑥由A D 先画出外延岛的三边;⑦由C B D -画出集电极接触孔;⑧由A D 画出外延岛的另一边;⑨由I d 画出隔离槽的四周;⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件,若不满足,则要对所作的图进行修正,直至满足V V O L 4.0≤的条件。

(CS C O L r I V V 00ES += 及己知V V C 05.00ES =)第3章 集成电路中的无源元件复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。

集成技术思考题参考答案 第5稿

集成技术思考题参考答案 第5稿

第一章绪论1.请叙述系统集成的概念、目的以及所涉及关键技术。

所谓系统集成,就是通过结构化的综合布线系统和网络技术,将各个分离的产品、功能和信息等集成到相互关联的、统一和协调的系统之中,使资源达到充分共享,发挥整体效益,以达到整体性能最优。

系统集成优点是使所要达到的目标-整体性能最优,所有部件和成分合在一起后不但能工作,而且所组成全系统具有低成本的、高效率的、性能匀称的、可扩充性和可维护的特点。

系统集成是一种新兴技术与服务方式,是近年来国际信息服务业中发展势头最猛的一个行业。

系统集成包括功能集成、网络集成、软件界面集成等多种集成技术。

具体涉及到不同信息在集成系统各层次上的融合、各不同层次的总体配臵、信息流的分配与控制、系统的优化及多目标优化与决策、系统的建模、系统接口和操作系统的设计以及系统的可靠性等关键技术。

2.什么是负载效应?如何消除测量系统的负载效应?负载效应广义概念是指某一系统(或环节)后接另一系统(或环节),由于其相互作用和影响而产生的种种现象。

两个环节连接,系统前后环节之间发生能量交换会产生如下现象:①两系统连接处甚至整个系统的状态和输出都发生变化;②两系统共同构成一个新系统,会保留原两系统的主要特征,但与原系统直接串联或并联后的特征不一致。

负载效应狭义概念是由于负载变化而引起输出稳定量变化的效应。

测量系统的负载效应指测量系统与被测对象之间、测量系统内部各环节之间互相联接相互作用而产生的现象。

接入测量装臵,形成被测对象负载,故尽量采用非接触传感方式减少负载效应;后接环节总是成为前面环节的负载,并对前面环节的工作状态产生影响。

减少其负载效应措施包括:①后接环节提高后续环节(负载)输入阻抗;②在原来两个相联接的环节中,插入高输入阻抗、低输出阻抗放大器,减小吸取前面环节能量,减小承受后一环节后电压输出变化,减轻总的负载效应; ③使用反馈或零点测量原理,使后面环节几乎不从前环节吸取能量。

第二章集成系统传感器选择3.如何理解传感器发展的微型化、智能化、多功能化、集成化特点?⑴传感器微型化指传感器尺寸极度缩小,如敏感元件的尺寸从微米级到毫米级、甚至达到纳米级,主要采用精密加工、微电子以及微机电系统技术。

最新半导体集成电路部分习题答案(朱正涌)

最新半导体集成电路部分习题答案(朱正涌)

半导体集成电路部分习题答案(朱正涌)第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么?答:集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。

第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式,计算TTL “与非”门输出管的CS r ,其图形如图题2.2所示。

提示:先求截锥体的高度up BL epi mc jc epi T x x T T -----=- 然后利用公式: ba ab WL Tr c -•=/ln 1ρ , 212••=--BL C E BL S C W L R rba ab WLTr c -•=/ln 3ρ 321C C C CS r r r r ++=注意:在计算W 、L 时, 应考虑横向扩散。

2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管,试问当横向PNP 器件在4种可能的偏置情况下,哪一种偏置会使得寄生晶体管的影响最大? 答:当横向PNP 管处于饱和状态时,会使得寄生晶体管的影响最大。

2.8 试设计一个单基极、单发射极和单集电极的输出晶体管,要求其在20mA 的电流负载下,OL V ≤0.4V ,请在坐标纸上放大500倍画出其版图。

给出设计条件如下:答: 解题思路⑴由0I 、α求有效发射区周长Eeff L ; ⑵由设计条件画图①先画发射区引线孔;②由孔四边各距A D 画出发射区扩散孔; ③由A D 先画出基区扩散孔的三边; ④由B E D -画出基区引线孔; ⑤由A D 画出基区扩散孔的另一边; ⑥由A D 先画出外延岛的三边; ⑦由C B D -画出集电极接触孔; ⑧由A D 画出外延岛的另一边; ⑨由I d 画出隔离槽的四周;⑩验证所画晶体管的CS r 是否满足V V OL 4.0≤的条件,若不满足,则要对所作的图进行修正,直至满足V V OL 4.0≤的条件。

集成电路原理第四章习题解答

集成电路原理第四章习题解答
P C L f VDD 3 10 T
2 12
10 10 5 0.75 10 W
6 2
3
而由于输入非阶跃信号导致在转换区产生的暂态附加功耗
PA 1 2 f VDD I max t r t f

其中,Imax为转换电平V*=0.5VDD处的P管和N管的峰值电流,则
CMOS与非门为无比电路,输出低电平可达到0V;而NMOS与非门为 有比电路,其输出低电平与输入管和负载管宽长比有关。
CMOS与非门输出高电平可达到VDD,而NMOS与非门输出高电平有阈 值损失,只能达到VDD-Vth NMOS与非门的静态功耗大于CMOS与非门
5、已知: CMOS反相器Vthn= ∣ Vthp∣=0.2VDD,n=p=110-4A/V2,
I max I p I n 1 2 n V Vthn
*


2Leabharlann 1.125 104
A

PA 1 2 1 2 f V DD I max t r t f
6

4
10 10 5 1.125 10
20 10
9
0.56 10 W
原来建立的上下极板感应电荷平衡被打破,如要保持沟道区 导电电荷数目不变(强反型),就必须增加上极板的电荷量,
即增大栅压,VG增大,导致Vth增大。表现出来即为体效应。
2、比较E/E饱和负载、E/E非饱和负载和E/D NMOS反相器 的优缺点,哪一种结构能得到较好的功耗速度优值?
3、图中两级反相器I、 II均为E/D NMOS反相器,为了使级 联反相器无电平损失,须保证: Vin=Vout=Vinv 若设定增强型器件阈值电压VTE=0.2VDD,耗尽型器件阈值 电压VTD=-0.6VDD,转换电平Vinv=0.5VDD,则求出反相器II的 负载管(或上拉管)与输入管(或下拉管)的宽长比之比。

数电复习思考题

数电复习思考题

数电复习思考题第一章1.1.1 数字电路从整体上来看可分为几大类?答:按功能来分:组合逻辑电路和时序逻辑电路;按电路有无集成元器件来分:可分为分立元件数字电路和集成数字电路。

按集成电路的集成度进行分类,可分为小规模集成数字电路(SSI)、中规模集成数字电路(MSI)、大规模集成数字电路(LSI)和超大规模集成数字电路(VLSI)。

按构成电路的半导体器件来分类,可分为双极型数字电路和单极型数字电路。

1.1.2 当前两种主要的逻辑门电路是什么?答:组合逻辑电路和时序逻辑电路。

1.1.3数字电路有什么优点?答:1.稳定性高,结果的再现性好。

2.易于设计。

3.大批量生产,成本低廉。

4.可编程性。

5. 高速度,低功耗。

1.1.4为什么数字逻辑称为而值数字逻辑?答:在数字电路中,可以用1和0组成的二进制数表示数量的大小,也可以用0和1表示二种不同的逻辑状态。

当用0和1描述客观世界存在的彼此相互关联又相互对立的事物时,例如,是与非,真与假,开与关,高与低,通与断等等,这里的0和1不是数字,而是逻辑1和逻辑0.这样只有两种对立逻辑状态的逻辑关系称为二值数字逻辑或称为数字逻辑。

1.1.5 实际数字波形与理想数字波形有什么不同?答:理想波形类似于方波,而实际波形当它从低电平跳到高电平,或从高到底时,边沿并没有那么陡峭,而要经历一个过渡程。

(类似)1.2.1为什么在计算机或数字系统中通常采用二进制?答:二进制的数字装置简单可靠,所用元件少;二进制的基本运算规则简单,运算操作方便。

1.2.2在二进制数中,其位权的规律是什么?答:1.2.3十六进制数主要用于何种场合?答:1.2.4二进制与十六进制之间如何进行转换?答:。

电路基础思考题(开放性题)

电路基础思考题(开放性题)

电路基础思考题(开放性题)思考题1.电路的基本作⽤是什么?答:作⽤是电能的传输、转换与分配,信号的传递与处理2.什么是理想电路元件?电路模型能完全表⽰实际电路吗?或者说,能否对⼀个实际电路建⽴多套电路模型?试举例说明。

答:理想元件是实际器件理想化、抽象化的模型;不能,电路模型只能表⽰实际电路的主要电磁特性;可以,例如⼀个线状电阻在低频时主要表现为电阻特性,⾼频时会显⽰出电感特性3.什么是集总参数电路?为什么⼯作在很⾼频率的集成电路或电⼦系统,通常也有很⾼的集成度或较⼩的体积?答:由集总参数元件构成的电路称为集总参数电路;集总电路的假设是:电路或元件的尺⼨远⼩于电路⼯作信号的波长。

由c=λv知,当v很⼤时,λ就会很⼩,这是较⼩体积的电路元件也可以满⾜集总假设,构成集总参数电路4.如果⼀段通信电缆(结构如下图所⽰)的长度⼤于信号波长,则电缆导线上各处的电流及1-1'、2-2'、…、n-n'处的电压是否相等?若不等,你能否对该电缆建⽴⼀个较有说服⼒的等效电路模型?答:电流电压均相等(若不满⾜集总假设则电压处处都不相等)5.你怎样理解电路的“正常⼯作”与“⾮正常⼯作”?如果⼀个电路不能正常⼯作,可能是哪⼏⽅⾯的问题(对不同原因归纳出3种以上类别)?答:当电路满⾜正常⼯作的条件时可以正常⼯作,⽐如说,电流不能超过电流表的额定电流值,当部分电路元件不能正常⼯作时电路即“⾮正常⼯作”;⼀个电路不能正常⼯作的原因是多⽅⾯的,如下⾯三种类型:①结构变化:断路,开路,元件烧坏②环境因素:环境过于潮湿,灰尘多③内部因素:电源没电了6.举例说明什么是电压、电流的实际⽅向、参考⽅向、关联参考⽅向。

实际电压与电流有正负之分吗?电功率正负的意义是什么?答:电压的实际⽅向是元件两端的电流的实际⽅向;电流的实际⽅向是⽀路中的电⼦定向移动的反⽅向;实际的电压和电流没有正负之分;电功率的正负表⽰的是电能的吸收或释放。

(完整版)集成电路设计复习题及解答

(完整版)集成电路设计复习题及解答

集成电路设计复习题绪论1.画出集成电路设计与制造的主要流程框架。

2.集成电路分类情况如何?集成电路设计1.层次化、结构化设计概念,集成电路设计域和设计层次2.什么是集成电路设计?集成电路设计流程。

(三个设计步骤:系统功能设计逻辑和电路设计版图设计)3.模拟电路和数字电路设计各自的特点和流程4.版图验证和检查包括哪些内容?如何实现?5.版图设计规则的概念,主要内容以及表示方法。

为什么需要指定版图设计规则?6.集成电路设计方法分类?(全定制、半定制、PLD)7.标准单元/门阵列的概念,优点/缺点,设计流程8.PLD设计方法的特点,FPGA/CPLD的概念9.试述门阵列和标准单元设计方法的概念和它们之间的异同点。

10.标准单元库中的单元的主要描述形式有哪些?分别在IC设计的什么阶段应用?11.集成电路的可测性设计是指什么?Soc设计复习题1.什么是SoC?2.SoC设计的发展趋势及面临的挑战?3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么?5.什么是软硬件协同设计?6.常用的可测性设计方法有哪些?7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路,什么是异步电路,各有什么特点?10.逻辑综合的概念。

11.什么是触发器的建立时间(Setup Time),试画图进行说明。

12.什么是触发器的保持时间(Hold Time),试画图进行说明。

13. 什么是验证,什么是测试,两者有何区别?14.试画图简要说明扫描测试原理。

绪论1、 画出集成电路设计与制造的主要流程框架。

2、集成电路分类情况如何?集成电路设计1. 层次化、结构化设计概念,集成电路设计域和设计层次分层分级设计和模块化设计.将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别,⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别;这样的分解一直继续到使最终的设计级别的复杂性足够低,也就是说,能相当容易地由这一级设计出的单元逐级组织起复杂的系统。

最新数字集成电路--电路、系统与设计(第二版)复习资料

最新数字集成电路--电路、系统与设计(第二版)复习资料

精品文档第一章数字集成电路介绍第一个晶体管,Bell实验室,1947第一个集成电路,Jack Kilby ,德州仪器,1958 摩尔定律:1965年,Gordon Moore预言单个芯片上晶体管的数目每18到24个月翻一番。

(随时间呈指数增长)抽象层次:器件、电路、门、功能模块和系统抽象即在每一个设计层次上,一个复杂模块的内部细节可以被抽象化并用一个黑匣子或模型来代替。

这一模型含有用来在下一层次上处理这一模块所需要的所有信息。

固定成本(非重复性费用)与销售量无关;设计所花费的时间和人工;受设计复杂性、设计技术难度以及设计人员产出率的影响;对于小批量产品,起主导作用。

可变成本(重复性费用)与产品的产量成正比;直接用于制造产品的费用;包括产品所用部件的成本、组装费用以及测试费用。

每个集成电路的成本=每个集成电路的可变成本+固定成本/产量。

可变成本=(芯片成本+芯片测试成本+ 封装成本)/最终测试的成品率。

一个门对噪声的灵敏度是由噪声容限NM (低电平噪声容限)和NM (高电平噪声容限)来度量的。

为使一个数字电路能工作,噪声容限应当大于零,并且越大越好。

NM = V°H - V IH NM L = V lL - V OL 再生性保证一个受干扰的信号在通过若干逻辑级后逐渐收敛回到额定电平中的一个。

一个门的VTC应当具有一个增益绝对值大于1的过渡区(即不确定区),该过渡区以两个有效的区域为界,合法区域的增益应当小于1。

理想数字门特性:在过渡区有无限大的增益;门的阈值位于逻辑摆幅的中点;高电平和低电平噪声容限均等于这一摆幅的一半;输入和输出阻抗分别为无穷大和零。

传播延时、上升和下降时间的定义传播延时tp定义了它对输入端信号变化的响应有多快。

它表示一个信号通过一个门时所经历的延时,定义为输入和输出波形的50%翻转点之间的时间。

上升和下降时间定义为在波形的10%和90%之间。

对于给定的工艺和门的拓扑结构,功耗和延时的乘积一般为一常数。

集成电路设计学习思考题参考答案

集成电路设计学习思考题参考答案

集成电路设计学习思考题参考答案集成电路设计学习思考题参考答案参考答案⼀、概念题:1、微电⼦学:主要是研究电⼦或离⼦在固体材料中的运动规律及应⽤,并利⽤它实现信号处理功能的科学,是电⼦学的分⽀,其⽬的是实现电路和系统的集成,这种集成的电路和系统⼜称为集成电路和集成系统。

2、集成电路:(Integrated Circuit,缩写为IC)是指通过⼀系列特定的加⼯⼯艺,将多个晶体管、⼆极管等有源器件和电阻、电容器等⽆源器件,按照⼀定的电路连接集成在⼀块半导体单晶⽚(如硅或GaAs等)或者说陶瓷等基⽚上,作为⼀个不可分割的整体执⾏某⼀特定功能的电路组件。

3、综合:从设计的⾼层次向低层次转换的过程,它是在给定了电路应实现的功能和实现此电路的约速条件(如速度、功耗、成本、电路类型等),找到满⾜上述要求的⽬标结构的过程。

如果是靠⼈⼯完成,通常简单地称之为设计;⽽依靠EDA ⼯具⾃动⽣成,则称之为综合。

4、模拟验证:指对实际系统加以抽象,提取其模型,输⼊计算机,然后将外部激励信号施加于此模型,通过观察模型在激励信号作⽤下的反应,判断该系统是否实现预期的功能。

5、计算机辅助测试(CAT)技术:把测试向量作为测试输⼊激励,利⽤故障模拟器,计算测试向量的故障覆盖率,并根据获得的故障辞典进⾏故障定位的技术。

6、图形转换技术:是指将掩膜板上设计好的图形转移到硅⽚上的技术,包括光刻与刻蚀技术。

7、薄膜制备技术:指通过⼀定的⼯序,在衬底表⾯⽣产成⼀层薄膜的技术,此薄膜可以是作为后序加⼯的选择性的保护膜,作为电绝缘的绝缘膜,器件制作区的外延层,起电⽓连接作⽤的⾦属膜等。

8、掺杂:是指将需要的杂质掺⼊特定的半导体区域中以达到改变半导体电学性质,形成PN结、电阻、欧姆接触等各种结构的⽬的。

9、系统功能设计:是最⾼⼀级的设计,主要是指根据所设计系统的要求(包括芯⽚的功能、性能、尺⼨、功耗等),进⾏功能划分和数据流、控制流的设计,完成功能设计。

集成电路思考题

集成电路思考题

集成电路思考题思考题1、将硅单晶棒制作成硅⽚包括哪些⼯序?切断、滚磨、定晶向、切⽚、倒⾓、研磨、腐蚀、抛光、清洗、检验。

2、切⽚可决定晶⽚的哪四个参数?晶向、厚度、斜度、翘度和平⾏度。

3、硅单晶⽚研磨后为何要清洗?硅⽚清洗的重要性:硅⽚表⾯层原⼦因垂直切⽚⽅向的化学键被破坏成为悬挂键,形成表⾯附近的⾃由⼒场,极易吸附各种杂质,如颗粒、有机杂质、⽆机杂质、⾦属离⼦等,造成磨⽚后的硅⽚易发⽣变花发蓝发⿊等现象,导致低击穿、管道击穿、光刻产⽣针孔,⾦属离⼦和原⼦易造成pn结软击穿,漏电流增加,严重影响器件性能与成品率4、硅⽚表⾯吸附杂质的存在形态有哪些?对这些形态按何种顺序进⾏清洗?被吸附杂质的存在状态:分⼦型、离⼦型、原⼦型清洗顺序:去分⼦-去离⼦-去原⼦-去离⼦⽔冲洗-烘⼲、甩⼲5、硅⽚研磨及清洗后为何要进⾏化学腐蚀?腐蚀⽅法有哪些?⼯序⽬的:去除表⾯因加⼯应⼒⽽形成的损伤层及污染腐蚀⽅式:喷淋及浸泡6、CMP包括哪2个动⼒学过程?控制参数有哪些?包括:边缘抛光:分散应⼒,减少微裂纹,降低位错排与滑移线,降低因碰撞⽽产⽣碎⽚的机会。

表⾯抛光:粗抛光,细抛光,精抛光7、集成电路制造过程中常⽤的1号、2号、3号清洗液组成是什么?各有什么⽤途?8、硅⽓相外延⼯艺采⽤的衬底不是准确的晶向,通常偏离(100)或(111)等晶向⼀个⼩⾓度,为什么?为了得到原⼦层台阶和结点位置,以利于表⾯外延⽣长。

9、外延层杂质的分布主要受哪⼏种因素影响?外延温度,衬底杂质及其浓度,外延⽅法,外延设备等因素影响。

10、异质外延对衬底和外延层有什么要求?1. 衬底与外延层不发⽣化学反应,不发⽣⼤量的溶解现象;2.衬底与外延层热⼒学参数相匹配,即热膨胀系数接近。

以避免外延层由⽣长温度冷却⾄室温时,产⽣残余热应⼒,界⾯位错,甚⾄外延层破裂。

3.衬底与外延层晶格参数相匹配,即晶体结构,晶格常数接近,以避免晶格参数不匹配引起的外延层与衬底接触的界⾯晶格缺陷多和应⼒⼤的现象。

集成电路专业导论思考题

集成电路专业导论思考题

第一章:1 第一只晶体管发明是在哪个国家?哪个实验室?发明人是谁?答:美国Bell实验室肖克莱2 第一片IC发明是在哪个国家?哪个公司?发明人是谁?答:美国TI公司Kilby3 按规模分类IC有几种?简要说明每种类型的集成度?答4 按功能分类IC有几种?简要说明每种类型的特征?答:①数字电路:它是指处理数字信号的集成电路,即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。

由于这些电路都具有某种特定的逻辑功能,因此也称它为逻辑电路。

根据它们与输入信号时序的关系,又可以将该类集成电路分为组合逻辑电路和时序逻辑电路。

②模拟电路:它是指处理模拟信号(连续变化的信号)的集成电路。

模拟集成电路又可以分为线性和非线性集成电路。

③数字模拟混合电路:既包含数字电路,又包含模拟电路的新型电路称为数模混合集成电路。

5 按器件结构分类IC有几种?简要说明每种类型的特征?答:①单片集成电路:它是指电路中所有的元器件都制作在同一块半导体基片上的集成电路。

这是最常见的一种集成电路,在半导体集成电路中最常用的半导体材料是硅,除此之外,还有GaAs等半导体材料。

1.双极型:这种电路采用的有源器件是双极晶体管,这正是取名为双极集成电路的原因。

双极晶体管是由于它的工作机制依赖于电子和空穴两种类型的载流子而得名。

分为两种类型:NPN型双极集成电路PNP型双极集成电路优点速度高,驱动能力强;缺点是功耗较大,集成度低。

2.MOS型:这种电路中所用的晶体管为MOS晶体管,故取名为MOS集成电路。

MOS晶体管是由金属-氧化物-半导体结构组成的场效应晶体管,它主要靠半导体表面电场感应产生的导电沟道工作。

分为三种类型:NMOS;PMOS;CMOS(互补MOS)功耗低,集成度高,随着特征尺寸的缩小,速度也可以很高。

3.BiMOS型:同时包括双极和MOS晶体管的集成电路为BiMOS集成电路。

BiMOS集成电路综合了双极和MOS器件两者的优点,但这种电路具有制作工艺复杂的缺点。

重理工 集成电路设计原理思考题、作业、提问答案大全

重理工 集成电路设计原理思考题、作业、提问答案大全
1-1 作业 1-1-1.典型PN结隔离工艺中器件之间是如何实现隔离的? 答:在N型外延层中进行隔离扩散,并且扩穿外延层,与P型衬底连通,从而将N
型外延层划分为若干个“岛”;同时,将隔离区接最低电位,使岛与岛之间 形成两个背靠背的反偏二极管,从而岛与岛互不干涉、互不影响。通过以上 两点实现了器件间的隔离。 1-1-2. 设典型PN结隔离工艺允许的最小线宽、外延层的厚度和各相关图形间的 间距都为W,画出最小面积NPN晶体管图形和剖面结构图,并分别估算W为1μm 和 0.5μm时,在1cm2的芯片面积上可以制作多少各这种相互隔离的最小面积晶体 管。 答:
(2)NPN晶体管饱和或反向有源时,寄生PNP晶体管正向有源导通。有
电流流向衬底,影响NPN晶体管的正常工作。
措施:增加n+埋层:①加大了寄生PNP晶体管的基区宽度(到埋层的下边界);
②形成了寄生PNP晶体管基区减速场(埋层的上半区域)。
2-1-3.无源寄生有何影响?
答:集电极串联电阻影响电流放大系数;基极寄生电阻引起发射极电流集边效应,
光刻掩膜版、Nplus光刻掩膜版。 掩蔽层介质:场区氧化层、多晶硅氧化层、表面光刻胶层。 1-2-3.场区注入和局部氧化有哪些作用?
答:场区注入:提高P型场区开启电压,既有利于减小表面场区氧化层台阶,场 区氧化层可以适当减薄,又有利于抑制闩锁效应。
局部氧化:1. 提高场区阈值电压,防止寄生MOS 管开启;2. 场区氧化层一 部分在硅衬底表面之下,使得高出表面部分的氧化层台阶变小, 提高了金属布线的可靠性。
1-2 作业 1-2-1.N阱硅栅CMOS基本工艺中的有源区包括哪些区域? 答:在N阱硅栅CMOS基本工艺中有源区包括源区(S)、漏区(D)、沟道区(G)、
欧姆接触区。 1-2-2.形成MOS管源漏区需要哪些光刻掩膜版?源漏区注入时有哪些介质做掩 蔽层? 答:需要的掩膜版:N-阱光刻掩膜版、场区光刻掩膜版、多晶硅反刻掩膜版、Pplus

谢小强微波集成电路答案

谢小强微波集成电路答案

谢小强微波集成电路答案
1、微波集成电路设计中,场效应晶体管的栅极常常通过一段传输线接偏置电压。

试解释其作用。

答案:阻抗匹配。

2、在芯片上设计微带线时,如何考虑信号完整性问题?
答案:为了保证模型的精确度和信号的完整性,需要对互连线的版图结构加以约束和进行规整。

为了减少信号或电源引起的损耗以及为了减少芯片面积,大多数连线应该尽量短。

应注意微带线的趋肤效应和寄生参数。

在长信号线上,分布电阻电容带来延迟:而在微带线长距离并行或不同层导线交叉时,要考虑相互串扰问题。

3、采用半导体材料实现电阻要注意哪些问题?
答案:精度、温度系数、寄生参数、尺寸、承受功耗以及匹配等方面问题。

4、芯片电容有几种实现结构?
答案:1、利用二极管和三极管的结电容。

2、叉指金属结构。

3、金属绝缘体金属MIM结构。

4、多晶硅、金属、绝缘体、多晶硅结构。

5、说明设计规则与工艺制造的关系。

答案:由于器件的物理特性和工艺限制,芯片上物理层的尺寸对版图的设计有着特定的规则,这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。

因此不同的工艺,就有不同的设计规则。

6、设计规则主要包括哪几种儿何关系?
答案:设计规则主要包括各层的最小宽度、层与层之间的最小间距以及最小交叠等。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

思考题1、将硅单晶棒制作成硅片包括哪些工序?切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。

2、切片可决定晶片的哪四个参数?晶向、厚度、斜度、翘度和平行度。

3、硅单晶片研磨后为何要清洗?硅片清洗的重要性:硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键,形成表面附近的自由力场,极易吸附各种杂质,如颗粒、有机杂质、无机杂质、金属离子等,造成磨片后的硅片易发生变花发蓝发黑等现象,导致低击穿、管道击穿、光刻产生针孔,金属离子和原子易造成pn结软击穿,漏电流增加,严重影响器件性能与成品率4、硅片表面吸附杂质的存在形态有哪些?对这些形态按何种顺序进行清洗?被吸附杂质的存在状态:分子型、离子型、原子型清洗顺序:去分子-去离子-去原子-去离子水冲洗-烘干、甩干5、硅片研磨及清洗后为何要进行化学腐蚀?腐蚀方法有哪些?工序目的:去除表面因加工应力而形成的损伤层及污染腐蚀方式:喷淋及浸泡6、CMP包括哪2个动力学过程?控制参数有哪些?包括:边缘抛光:分散应力,减少微裂纹,降低位错排与滑移线,降低因碰撞而产生碎片的机会。

表面抛光:粗抛光,细抛光,精抛光7、集成电路制造过程中常用的1号、2号、3号清洗液组成是什么?各有什么用途?8、硅气相外延工艺采用的衬底不是准确的晶向,通常偏离(100)或(111)等晶向一个小角度,为什么?为了得到原子层台阶和结点位置,以利于表面外延生长。

9、外延层杂质的分布主要受哪几种因素影响?外延温度,衬底杂质及其浓度,外延方法,外延设备等因素影响。

10、异质外延对衬底和外延层有什么要求?1. 衬底与外延层不发生化学反应,不发生大量的溶解现象;2.衬底与外延层热力学参数相匹配,即热膨胀系数接近。

以避免外延层由生长温度冷却至室温时,产生残余热应力,界面位错,甚至外延层破裂。

3.衬底与外延层晶格参数相匹配,即晶体结构,晶格常数接近,以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。

11、比较分子束外延(MBE)生长硅与气相外延(VPE)生长硅的优缺点MBE——优点:超高真空度达10-9~10-11Torr ,外延过程污染少,外延层洁净。

温度低,(100)Si 最低外延温度470K,所以无杂质的再分布现象。

外延分子由喷射炉喷出,速率可调,易于控制,可瞬间开/停,能生长极薄外延层,厚度可薄至Å量级。

设备上有多个喷射口,可生长多层、杂质分布复杂的外延层,最多层数可达104层。

在整个外延过程中全程监控,外延层质量高。

——缺点:设备复杂、价格昂贵。

VPE——优点:外延生长温度高,生长时间长,可以制造较厚的外延层。

在外延过程中可以任意改变杂质的浓度和导电类型。

——缺点:操作过程繁冗,在掺杂剂气体中较难控制通入杂质气体剂量的精确度。

12、SiO2按结构特点分为哪些类型?热氧化生长的SiO2属那一类?结晶形和非结晶形,是非结晶形13、在SiO中何谓桥键氧?何谓非桥键氧?,对SiO2密度有何影响?2连接两个Si—O四面体的氧原子称桥联氧原子,只与一个四面体连接的氧原子称非桥联氧原子。

桥联的氧原子数目越多,网络结合越紧密,反之则越疏松14、二氧化硅层的主要作用有哪些?1)作为掩膜。

2)作为芯片的钝化和保护膜。

3)作为电隔离膜。

4)作为元器件的组成部分。

15、二氧化硅网络中按杂质在网络中所处位置不同可分为哪几类?替位式杂质和间隙式杂质16、干氧氧化:(优)结构致密,表面平整光亮;对杂质掩蔽能力强;钝化效果好;生长均匀性、重复性好;表面对光刻胶的粘附好,(缺)生长速率非常慢。

湿氧氧化:(优)生长速率介于干O2与水汽氧化之间;可由水温、炉温调节生长速率,工艺灵活性大;对杂质的掩蔽能力、钝化效果能满足工艺要求,(缺)表面存在羟基使其对光刻胶的粘附不好。

17、影响氧化速率的因素有哪些?温度、气体分压、硅晶向、掺杂18、影响SiO热氧化层电性的电荷来源主要有哪些种类?这些电荷对器件有何危害?降低2这些电荷浓度的措施有哪些?1)可动离子电荷(Qm):加强工艺卫生方可以避免Na+沾污;也可采用掺氯氧化,固定Na+离子;高纯试剂2)固定离子电荷Qf :(1)采用干氧氧化方法(2)氧化后,高温惰性气体中退火3)界面陷阱电荷Qit:在金属化后退火(PMA);低温、惰性气体退火可降低4)氧化层陷阱电荷Qot:选择适当的氧化工艺条件;在惰性气体中进行低温退火;采用对辐照不灵敏的钝化层可降低19、为何热氧化时要控制钠离子的含量?降低钠离子污染的措施有哪些?因为氧化层中如含有高浓度的钠,则线性和抛物型氧化速率常数明显变大。

措施有:加强工艺卫生方可以避免Na+沾污;也可采用掺氯氧化,固定Na+离子;高纯试剂。

20、掺氯氧化工艺对提高氧化膜质量有哪些作用?21、由热氧化机理解释干、湿氧氧化速率相差很大这一现象的原因?22、薄层工艺(10nm以下氧化层)过程中应注意哪些要求?现采用的工艺有哪些?23、氧化层膜厚的测定方法有哪些?比色法,干涉条纹法24、热氧化时常见的缺陷有哪些?产生的原因有哪些?表面缺陷(针孔、白雾、斑点、裂纹),结构缺陷(层错),氧化层中的电荷(可动离子电荷,氧化层固定电荷,界面陷阱电荷,氧化层陷阱电荷)25、什么是掺杂?在一种材料(基质)中,掺入少量其他元素或化合物,以使材料(基质)产生特定的电学、磁学和光学性能,从而具有实际应用价值或特定用途的过程称为掺杂26、热扩散的机制有哪些?替位式扩散、填隙式扩散、填隙—替位式扩散27、扩散源有哪些存在形态?扩散源有气态、液态、固态三种有存在形式28、实际生产中为何采用二步扩散?预扩与主扩的杂质浓度分布各有何特点?为了同时满足对表面浓度、杂质总量以及结深等的要求,实际生产中常采用两步扩散工艺:第一步称为预扩散或预淀积,在较低的温度下,采用恒定表面源扩散方式在硅片表面扩散一层杂质原子,其分布为余误差涵数,目的在于控制扩散杂质总量;第二步称为主扩散或再分布,将表面已沉积杂质的硅片在较高温度下扩散,以控制扩散深度和表面浓度,主扩散的同时也往往进行氧化。

29、叙述氧化增强扩散及发射区推进效应及其产生的机理?在热氧化过程中原存在硅内的某些掺杂原子显现出更高的扩散性,称为氧化增强扩散。

机理:氧化诱生堆垛层错产生大量自填隙Si,间隙-替位式扩散中的“踢出”机制提高了扩散系数。

在npn窄基区晶体管制造中,如果基区和发射区分别扩硼和扩磷,则发现在发射区正下方的基区要比不在发射区正下方的基区深,即在发射区正下方硼的扩散有了明显的增强,这种现象称为发射区推进效应。

机理:由于高浓度扩散磷时会产生大量空位,从而可使发射区正下方的硼得以加速扩散,产生发射极推进效应。

30、与预扩散相比,为什么B再扩后表面电阻变大而P再扩后表面电阻会变小?再分布主要是由硅的氧化速率、杂质在Si/SiO2 中的分凝以及扩散速率决定的。

B 再扩后表面电阻变大而P再扩表面电阻变小是因为不同杂质的分凝系数以及杂质在Si/SiO2 中的扩散速率不同导致的.31、与热扩散相比,离子注入有哪些优点?1.可在较低的温度下,将各种杂质掺入到不同的半导体中;2.能够精确控制晶圆片内杂质的浓度分布和注入的深度;3.可实现大面积均匀性掺杂,而且重复性好;4.掺入杂质纯度高;5.由于注入粒子的直射性,杂质的横向扩散小;6.可得到理想的杂质分布;7.工艺条件容易控制.32、什么是沟道效应?如何降低沟道效应?对晶体靶进行离子注入时,当离子注入的方向与靶晶体的某个晶向平行时,这些注入的离子很少会与靶原子发生碰撞而深深地注入衬底之中,而很难控制注入离子的浓度分布,注入深度大于在无定形靶中的深度并使注入离子的分布产生一个很长的拖尾,注入纵向分布峰值与高斯分布不同,这种现象称为离子注入的沟道效应。

减少沟道效应的措施:(1)对大的离子,沿沟道轴向(110)偏离7-10o;(2)用Si,Ge,F,Ar等离子注入使表面预非晶化,形成非晶层(3)增加注入剂量;(4)表面用SiO2层掩膜33、什么是离子注入损伤?损伤类型有哪些?离子注入损伤,是指获得很大动能的离子直接进入半导体中造成的一些晶格缺陷。

损伤类型:空位、间隙原子、间隙杂质原子、替位杂质原子等缺陷和衬底晶体结构损伤34、离子注入掺杂后为何要进行退火?其作用是什么?因为大部分注入的离子并不是以替位形式处在晶格点阵位置上,而是处于间隙位置,无电活性,一般不能提供导电性能,所以离子注入后要退火。

其作用是激活注入的离子,恢复迁移率及其他材料参数。

35、离子注入设备的主要部件有哪些?有离子源、磁分析器、加速器、扫描器、偏束板和靶室。

36、离子注入工艺技术中须控制的工艺参数及设备参数有哪些?工艺参数:杂质种类、杂质注入浓度、杂质注入深度设备参数:弧光反应室的工作电压与电流、热灯丝电流、离子分离装置的分离电压及电流、质量分析器的磁场强度、加速器的加速电压、扫描方式及次数37、等离子体是如何产生的?PECVD是如何利用等离子体的?38、SiO2作为保护膜时为什么需要采用低温工艺?目前低温SiO2工艺有哪些方法?它们降低制备温度的原理是什么?39、比较同等掺杂浓度多晶硅和单晶硅电阻率的大小?解释不同的原因。

40、磁控溅射主要有哪几种?特点是什么?41、如果一个工艺过程依靠对硅片的离子轰击,你会将硅片置于连接腔壁的电极上还是与腔壁隔离的电极上?42、以铝互连系统作为一种电路芯片的电连系统时,若分别采用真空蒸镀和磁控溅射工艺淀积铝膜,应分别从哪几方面来提高其台阶覆盖特性?43、什么是气缺现象?如何解决气缺现象?44、什么是光刻,光刻系统的主要指标有那些?光刻(photolithography)就是将掩模版(光刻版)上的几何图形转移到覆盖在半导体衬底表面的对光辐照敏感薄膜材料(光刻胶)上去的工艺过程。

光刻系统的主要指标包括分辨率、焦深、对比度、特征线宽控制、对准和套刻精度、产率以及价格。

45、IC制造中对光刻技术的基本要求有哪些?高分辨率:线宽为光刻水平的标志,代表IC 的工艺水平。

高灵敏度(感光速度)的光刻胶:减少曝光所需时间提高生产率。

低缺陷:提高成品率。

精密的套刻对准:套刻误差一般为线宽的±10% 。

对大尺寸硅片的加工:提高经济效益和硅片利用率46、光刻工艺包括哪些工序?底膜处理、涂胶、前烘、曝光、显影、坚膜、刻蚀、去胶、检验47、什么是分辨率、对比度、光敏度?分辨率:是指一个光学系统精确区分目标的能力对比度:是评价成像图形质量的重要指标光敏度:指单位面积上入射的使光刻胶全部发生反应的最小光能量或最小荷量。

48、影响显影的主要因素有哪些?曝光时间、前烘的温度和时间、光刻胶的膜厚、显影液的浓度、显影液的温度、显影液的搅动情况49、在光刻技术中为何显影后必须进行检查?检查的内容有哪些?区分哪些有很低可能性通过最终掩膜检验的衬底,提供工艺性能和工艺控制数据,以及分拣出需要重做的衬底检查内容:掩膜版选用是否正确、光刻胶层得质量是否满足要求、图形的质量、套刻精度是否满足要求50、什么是正光刻胶?什么是负光刻胶?其组成是什么?光刻胶的作用是什么?正光刻胶:胶的曝光区在显影中除去,当前常用正胶为DQN,组成为光敏剂重氮醌(DQ),碱溶性的酚醛树脂(N),和溶剂二甲苯等。

相关文档
最新文档