数字集成电路设计实验报告综述
集成电路综合设计实验报告
集成电路设计综合实验报告学院：电控学院班级：微电子1001班姓名：xxx学号：xxxxxxxxxx一、实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二、实验内容1、反向提取给定电路模块，要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
）（1）实验原理标准CMOS工艺下的集成半导体器件主要有NMOS晶体管、PMOS晶体管、多晶硅电阻和多晶硅电容等。
在P型衬底N阱CMOS工艺中，NMOS 晶体管直接制作在衬底材料上，PMOS晶体管制作在N阱中。
在集成电路版图的照片中，NMOS管阵列和PMOS管阵列一般分别制作在不同区域，PMOS管阵列制作在几个N阱内，NMOS管阵列制作在多个区域。
这一点在照片中可以明显地区分开来。
N阱和两种有源区存在较为明显的颜色差别。
通过对N阱、P型有源区和N型有源区的颜色辨别，可以确认PMOS 管阵列和NMOS管阵列位置。
N型选择区和有源区共同构成了N型掺杂区，P型选择区和有源区共同构成了P型掺杂区。
在实际的电路连接关系中接触孔的多少取决于晶体管的连接关系，当晶体管一侧或两侧与其它器件存在物理连接时，不需要接触孔。
从图中可以看出，形成晶体管的重要结构是多晶硅与有源区的十字交叉区域，只要存在多晶硅栅和某种有源区十字交叉图形，就可以确定一只晶体管的位置，进而通过测量可以确定其宽长比参数。
确定MOS管的类别主要是通过观察该十字交叉区域是否在N阱区域内，N阱区域内为PMOS晶体管，阱外则为NMOS晶体管。
在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。
在模拟集成电路中，MOS晶体管常常工作在线性区或饱和区，需要承受较大的功耗，这些晶体管具有较大的宽长比。
模拟集成电路版图常常不规则，这就要求在电路提取时要充分注意电路连接关系。
数字集成电路设计实验报告
数字集成电路设计实验报告
摘要：
本实验旨在设计一个数字集成电路，实现特定功能。
本报告将介绍实验目的、背景和理论知识、设计方法、实验步骤、结果分析和讨论以及实验总结。
1.实验目的：
设计一个数字集成电路，实现特定功能，并通过实验验证设计的正确性和可行性。
2.背景和理论知识：
简要介绍数字集成电路的基本概念和原理，并介绍与本实验相关的理论知识，包括逻辑门、布尔代数、时序电路等。
3.设计方法：
本部分将详细介绍实验中采用的设计方法，包括采用的逻辑门类型、布尔代数的转换方法、时序电路的设计方法等。
4.实验步骤：
本部分将详细描述实验的具体步骤，包括电路图的绘制、器件的选择和布局、逻辑设计的步骤、时序电路的设计方法、电路的仿真等。
5.结果分析和讨论：
本部分将对实验结果进行分析和讨论，比较设计与实际结果的差异，分析可能的原因，并讨论实验的局限性和改进方向。
6.实验总结：
总结实验过程中的收获和经验，评估实验的结果和设计的可行性，并提出对未来工作的展望和建议。
通过对数字集成电路设计实验的详细介绍和分析，本报告旨在提供一份完整的实验报告，帮助读者理解实验过程和结果，并为今后的设计工作提供参考。
西工大数字集成电路实验报告 数集实验2(1)
实验二、反相器(上)一、分析电路，解答下面的问题1.这个电路是不是反相器，为什么？该门属于有比逻辑，还是无比逻辑，为什么?是。
因为当Vin=1时，下拉网络导通，Vout=0；当Vin=0时，M1截止，Vout经RL充电至1，所以是反相器。
有比逻辑。
因为上拉网络始终导通，所以当下拉网络导通时存在竞争，所以是有比逻辑。
2.计算出这个电路的V OH V OL及V IH V IL。
（计算可先排除速度饱和的可能）V in=0时，V OH=2.5VV in=2.5时,假设NMOS 工作在临界饱和区：AI V R I vV V V A I V V L W K I D out L D T in out D T in D61142`1073.55.207.243.05.21039.7)(2/--⨯=⇒+=⎪⎩⎪⎨⎧=-=-=⨯=⇒-⨯=这样的话根据D D I I <1，器件实际工作在线性区⎪⎪⎪⎩⎪⎪⎪⎨⎧=+=--=v V V R I V V V V L W KI in OL L D OL OL T in D 5.25.2]2)[(2`6`10115-⨯=K 将， 5.0/5.1=L W，43.0=T V代入kohm R L 75=解得：=OL V 0.04633V由图得：V OH =2.5V, V OL =0.0356V. 当out in V V =时，NMOS 工作在饱和区⎪⎩⎪⎨⎧+=-⨯=outL D T in DV R I V V L W K I 5.2)(2/2`反相器阈值电压===out in M V V V 0.7932 此时-6.8978)43.0(875.255.2,)43.0(9375.125.22=--==--=in VinVoutin out V d d g V V ⎪⎪⎩⎪⎪⎨⎧=--==+=0.5458||0.9082||g V V V V g V V V M OH M IL M M IH由图得：V IH =0.881V, V IL =0.0378V. SP 文件：.TITLE 1.2UM CMOS INVERTER .options probe.options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect.lib'C:\synopsys\cmos25_level49.lib' TT.unprotect.global vddMn out in 0 0 NMOS W=1.5u L=0.5u *（工艺中要求尺寸最大0.5u）RL OUT V DD 75kVDD VDD 0 2.5VVIN IN 0 0.DC VIN 0 2.5V 0.1V.op.probe dc v(out).end3.分析电路噪声容限。
数字集成电路原理标准实验报告
电子科技大学微电子与固体电子学院标准实验报告（实验）课程名称数字集成电路原理学号：24姓名：李天生指导老师：张驰2013年7月8日电子科技大学教务处制表电子科技大学实验报告学生姓名：学号：指导教师：实验地点：实验时间：一、实验室名称：二、实验项目名称：数字集成电路最优延迟设计与分析三、实验学时：3四、实验原理1、Hspice的具体功能电路级和行为级仿真直流特性分析、灵敏度分析交流特性分析瞬态分析电路优化（优化元件参数）温度特性分析噪声分析傅立叶分析Monte Carlo, 最坏情况，参数扫描，数据表扫描功耗、各种电路参数（如H参数、T参数、s参数）等可扩展的性能分析2、Hspice界面Hspice是一个在cmd shell窗口中运行的程序，无图形化界面；Hspice的输入网单文件是一个有特定格式的纯文本文件——可在任意的文本编辑工具中编辑；Hspice的输出也是一系列纯文本文件，根据不同分析要求，输出不同扩展名的文件。
如：.lis .mt0 .dat .smt等。
HSPICE 的运行：在运行HSPICE之前，应该首先登录到SUN工作站上，并确保你的使用HSPICE的权限和环境变量已设好。
打开一个“终端”窗口，然后进入到你的工作目录下。
输入行命令运行。
hspice有两种工作模式：提示行模式和非提示行模式3、Hspice两种工作模式a）、提示行模式键入hspice, 然后回车；系统会提示你输入一些参数，比如Enter input file name:此时输入你的HSPICE网表文件，缺省的扩展名为.spEnter output file name or directory: [<filename.lis>]缺省值为输入HSPICE网表文件名加上.lis扩展名。
但.sp 和.lis 并不是必须。
除此之外，还有一些参数（这些参数的隐含值一般不需要更改），直接回车即可。
等你按照系统的提示确定所有的参数后，HSPICE就开始运行。
数字集成电路课程实验报告
数字集成电路设计课程实验报告姓名:班级:学号:指导老师:实验时间:实验地点:实验一:设计一个反相器一、实验目的1、学习及掌握cadence 图形输入及仿真方法；2、掌握基本反相器的原理与设计方法；3、掌握反相器电压传输特性曲线VTC 的测试方法；4、分析电压传输特性曲线，确定五个关键电压OH V 、OL V 、IH V 、IL V 、TH V 。
二、实验内容本次实验主要是利用cadence 软件来设计一基本反相器(inverter)，并利用仿真工具Analog Artist(Spectre)来测试反相器的电压传输特性曲线(VTC, Voltage transfer characteristic curves)，并分析其五个关键电压:输出高电平OHV 、输出低电平OLV 、输入高电平IHV 、输入低电平ILV 、阈值电压THV 。
1、在cadence 环境中绘制的反相器原理图如图一所示。
值得注意的是应将NMOS 的衬底接地（GND ），而相应的应将PMOS 的衬底接电源（VDD ），这样不仅能消除体效应，而且还能够减弱闩锁效应（在NMOS 实现中并不存在）。
2、在Analog Environment 中，对反相器进行瞬态分析(tran)，仿真时间设置为4ns 。
其输入输出波形如图二所示。
三、实验环境 软件:Cadence硬件:计算机四、实验结果由图可以看出：输出高电平5OH V V =、输出低电平0OL V V =、输入高电平 3.15IH V V =、输入低电平 2.24IL V V =、阈值电压 2.66TH V V =。
所以，噪声容限为：2.240 2.24L IL OL NM V V V =-=-= 53.15 1.85H OH IH NM V V V =-=-=实验二:设计一个水位控制器一、设计要求1、给出满足题目要求的电路图；2、根据设计目标，计算各MOS 管的尺寸；3、对电路进行仿真，仿真内容包括：直流输入范围、直流输出范围；4、对结果进行分析。
数字电路实验报告
数字电路实验报告本次实验是数字电路的实验，在本次实验中，我和我的同学们成功地完成了数字电路的实验，并且成功将LED灯显示。
1. 实验目的本次实验的目的是：通过实践操作，掌握数字电路的基础知识，能够有效地使用布尔代数和卡诺图方法进行电路设计和分析。
2. 实验基础数字电路是由数字电子元器件组成的电路。
数字电路能够处理数字信号，是所有数字计算机的基础核心部件。
数字电路的基础是数字集成电路的设计和应用。
数字电路的核心是门电路，门电路有多个种类，包括与门、或门、非门、异或门等。
门电路能够接受输入信号并输出信号，能够实现与、或、非、异或等逻辑运算。
在数字电路的实验中，我们需要掌握基本逻辑门的真值表和逻辑图，以及逻辑门的电路实现方法。
此外，我们还需要掌握一些进制转换的方法和数字电路的布线和测试方法。
3. 实验步骤本次实验中，我们的主要任务是设计和实现一个数字电路，该电路能够将数字输入转化成二进制显示输出，并且使用LED灯进行显示。
以下是我们的实验步骤。
步骤一：设计真值表首先，我们需要使用布尔代数和卡诺图方法，设计出一个真值表，该真值表能够将数字输入转换成二进制数输出。
步骤二：设计逻辑电路图在真值表的基础上，我们设计了一个逻辑电路图，该电路图包括与门、或门、非门、异或门等逻辑门电路，以及输入输出接口电路。
步骤三：建立硬件电路接下来，我们开始搭建硬件电路，将逻辑电路图中的元件进行布线连接。
步骤四：测试电路在布线完毕后，我们进行了电路的测试，确认电路能够工作，并且LED灯能够正常显示。
4. 实验结论通过本次实验，我学习到了数字电路的基础知识，能够使用布尔代数和卡诺图方法进行电路设计和分析。
我还学会了逻辑门的真值表和逻辑图的设计方法，以及数字电路的布线和测试方法。
最终，我和我的同学们成功地完成了数字电路的实验，将数字转换为二进制数并成功显示。
这次实验对我的学习和科研工作具有重要的启示和帮助。
数字集成电路设计实验二报告
《数字集成电路设计》实验报告
一、实验内容
有一水箱由大、小两台水泵M
L 和M
S
供水，如下图所示，箱中设置了3个水位
检测元件A、B、C。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位低于C点时两个水泵同时工作；水位高于C点而低于B点时M
S
单独工作；水位低于A点而高于B点时
M L 单独工作；水位高于A点时M
L
和M
S
停止工作。
试设计一个集成电路用于控
制两台水泵的工作，要求电路尽量简单。
二、实验目的
1、熟悉Cadence环境
2、熟悉并掌握Cadence的操作步骤
3、利用Cadence软件进行相应的电路原理图的设计并进行仿真
4、利用Cadence绘制版图并进行DRC和LVS等验证
三、实验使用软件环境、硬件设备
PC电脑Windows XP平台，Cadence软件
四、实验步骤
1，打开Cadence软件；
2，电路设计；
3，计算Mos管数值；
4，电路仿真；
5，
五、实验结果
1.实现要求目标
2.实验电路图：
3.实验仿真图：
六、实验心得体会
掌握了集成电路设计的一般步骤，熟悉Cadence软件的使用，了解简单的水位控制器设计原理。
通过这次课程设计，进一步的掌握了数字集成电路设计的基础知识与实际应用。
数字集成电路实验报告2
1.1表决电路：设有三人对一事进行表决，多数（二人以上）赞成即通过；否则不通过。
1.2若三人中的A有否决权，即A不赞成，就不能通过，又应如何实现呢？
2、交通信号灯监测电路：设一组信号灯由红（R）、黄（A）、绿（G）三盏灯组成。
正常情况下，点亮的状态只能是红、绿或黄加绿当中的一种。
当出现其它五种状态时，是信号灯发生故障，要求监测电路发出故障报警信号。
3. 故障报警：某实验室有红、黄两个故障指示灯，用来指示三台设备的工作情况。
当只有一台设备有故障时，黄灯亮；有两台设备有故障时，红灯亮；只有当三台设备都发生故障时，才会使红、黄两个故障指示灯同时点亮。
大连理工大学数字集成电路实验报告
大连理工大学本科实验报告课程名称：数字集成电路设计学院（系）：电子信息与电气工程学部专业：集成电路设计与集成系统班级：学号：学生姓名：2017年05月04日一、实验目的利用Cadence icfb工具对CMOS反相器进行电路设计、仿真。
以及进行数字激励—数模混合仿真。
并对CMOS反相器进行版图设计和版图验证。
二、实验内容1、电路设计、仿真（1）添加单元，完成CMOS反相器电路图的设计。
如下图所示。
图1 CMOS反相器电路图（2）按照步骤Check成功后，生成单元供调用。
生成单元结果如下图所示。
图2 CMOS反相器生成单元图（3）建立测试平台tb—testbench，调入单元，并加入电源、激励，建立仿真环境，开始仿真。
图3 CMOS反相器反正测试电路图图4 CMOS反相器仿真波形图通过仿真波形图可以看到，该电路逻辑符合反相器理论逻辑，电路设计正确。
波形测量，测量延迟时间。
测量结果如下图所示。
图5 波形测量结果图2、版图设计及验证（1）从电路产生版图，利用Cadence icfb工具画出CMOS反相器的版图。
设计版图如下图所示。
图6 CMOS反相器版图（2）版图验证，按照实验步骤进行设置，进行DRC验证，验证结果如下图所示。
通过验证结果可以看到，设计正确。
图7 DRC验证结果（3）Lvs：Layout与schematic的一致性检查，按照实验步骤进行设置，Lvs验证结果如下图所示。
通过验证结果可以看到结果正确。
图8 Lvs验证结果三、实验中遇到的困难以及解决方法在电路设计中，Check后存在错误，经过观察发现，PMOS和NMOS的B极没有正确的接到VDD和GND，通过添加调整后，电路设计正确，通过仿真，测试波形正确。
在版图设计验证时，进行DRC验证，发现存在错误。
错误结果如下图所示。
可以看到错误是contact without metall，通过按照错误提示调整版图，最终版图验证正确。
图9 DRC验证错误结果四、实验体会通过本次实验，学会了利用Cadence icfb工具对CMOS反相器进行电路设计、仿真，并对CMOS反相器进行版图设计和版图验证。
数字集成电路的设计实践报告
黑龙江科技学院 综合性、设计性实践报告实践项目名称数字集成电路的设计所属课程名称集成电路实验日期2011.9.26-----2011.9.30班级学号姓名成绩电气与信息工程学院实践室实践概述：【实践目的及要求】【实践目的：】1.练习QuartusII软件的基本使用方法，熟悉和掌握LINUX操作系统；2.掌握Verilog HDL的基本语法和编写过程；3.熟悉电路文本文件和测试文件的输入方法；4.熟悉和掌握电路的仿真方法，会分析波形，进而加深对集成电路的理解。
【实践要求】1.综合运用课程中所学的知识理论，独立完成电路的分析和理解；2.熟悉和掌握QuartusII软件和LUNIX操作系统；3.能够应用Verilog HDL编写小型数字系统程序的编写和仿真；4.撰写实践总结报告。
【实践环境】用Verilog HDL语言进行编程编写，用QuartusII进行程序仿真，检验输出结果是否与程序设计一致【实践原理】三人表决，以少数服从多数为原则，多数人同意则议案通过，否则议案被否决。
这里，我们使用三个按键代表三个参与表决的人，置“0”表示该人不同意议案，置“1”表示该人同意议案；两个指示灯用来表示表决结果，LED1 点亮表示议案通过，LED2 点亮表示议案被否决。
真值表如下：S1S2S3LED1LED20000100101010010111010001101101101011110实践内容：【实践方案设计】上图为三人表决器的原理图：在Quartus II上按照原理图所示的元器件正确连接，然后仿真，并下载到实验板上。
代码：module zyy(s1,s2,s3,L1,L2);output L1,L2;input s1,s2,s3;and(s1s2,s1,s2);and(s2s3,s2,s3);and(s1s3,s1,s3);or(L2,s1s2,s2s3,s1s3);not(L1,L2);endmodule【实践过程】（实践步骤、记录、数据、分析）一、文本文件的建立（1）建立工程：1、打开Quartus II软件，在【File】菜单下，点击【New】命令。
数电综合实验报告(3篇)
第1篇一、实验目的1. 巩固和加深对数字电路基本原理和电路分析方法的理解。
2. 掌握数字电路仿真工具的使用，提高设计能力和问题解决能力。
3. 通过综合实验，培养团队合作精神和实践操作能力。
二、实验内容本次实验主要分为以下几个部分：1. 组合逻辑电路设计：设计一个4位二进制加法器，并使用仿真软件进行验证。
2. 时序逻辑电路设计：设计一个4位计数器，并使用仿真软件进行验证。
3. 数字电路综合应用：设计一个数字时钟，包括秒、分、时显示，并使用仿真软件进行验证。
三、实验步骤1. 组合逻辑电路设计：（1）根据题目要求，设计一个4位二进制加法器。
（2）使用Verilog HDL语言编写代码，实现4位二进制加法器。
（3）使用ModelSim软件对加法器进行仿真，验证其功能。
2. 时序逻辑电路设计：（1）根据题目要求，设计一个4位计数器。
（2）使用Verilog HDL语言编写代码，实现4位计数器。
（3）使用ModelSim软件对计数器进行仿真，验证其功能。
3. 数字电路综合应用：（1）根据题目要求，设计一个数字时钟，包括秒、分、时显示。
（2）使用Verilog HDL语言编写代码，实现数字时钟功能。
（3）使用ModelSim软件对数字时钟进行仿真，验证其功能。
四、实验结果与分析1. 组合逻辑电路设计：通过仿真验证，所设计的4位二进制加法器能够正确实现4位二进制加法运算。
2. 时序逻辑电路设计：通过仿真验证，所设计的4位计数器能够正确实现4位计数功能。
3. 数字电路综合应用：通过仿真验证，所设计的数字时钟能够正确实现秒、分、时显示功能。
五、实验心得1. 通过本次实验，加深了对数字电路基本原理和电路分析方法的理解。
2. 掌握了数字电路仿真工具的使用，提高了设计能力和问题解决能力。
3. 培养了团队合作精神和实践操作能力。
六、实验改进建议1. 在设计组合逻辑电路时，可以考虑使用更优的电路结构，以降低功耗。
2. 在设计时序逻辑电路时，可以尝试使用不同的时序电路结构，以实现更复杂的逻辑功能。
《集成电路设计》课程设计实验报告
《集成电路设计》课程设计实验报告（前端设计部分）课程设计题目：数字频率计所在专业班级：电子科作者姓名：作者学号：指导老师：目录（一）概述 22一、设计要求2二、设计原理 3三、参量说明3四、设计思路3五、主要模块的功能如下4六、4七、程序运行及仿真结果4八、有关用GW48－PK2中的数码管显示数据的几点说明5（三）方案分析 71011（一）概述在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得十分重要。
测量频率的方法有多种，数字频率计是其中一种。
数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，是一种用十进制数字显示被测信号频率的数字测量仪器。
数字频率计基本功能是测量诸如方波等其它各种单位时间内变化的物理量。
在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精确度高，显示直观，经常要用到频率计。
频率计的基本原理是应用一个频率稳定度高的时基脉冲，对比测量其它信号的频率。
时基脉冲的周期越长，得到的频率值就越准确。
通常情况下是计算每秒内待测信号的脉冲个数，此时我们称闸门时间是1秒。
闸门时间也可以大于或小于1秒，闸门的时间越长，得到的频率值就越准确，但闸门的时间越长则每测一次频率的间隔就越长，闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。
本文内容粗略讲述了我们小组的整个设计过程及我在这个过程中的收获。
讲述了数字频率计的工作原理以及各个组成部分，记述了在整个设计过程中对各个部分的设计思路、程序编写、以及对它们的调试、对调试结果的分析。
（二）设计方案一、设计要求：⑴设计一个数字频率计，对方波进行频率测量。
⑵频率测量可以采用计算每秒内待测信号的脉冲个数的方法实现。
GW48－PK2上可以提供一个1Hz的标准信号，利用这一信号可以得到1s宽度的闸门信号。
⑶ GW48－PK2中的数码管可以用来显示数据。
西工大数字集成电路实验报告 数集实验1
实验一、反相器链实验要求：下图反相器中的MOS 管L=0.5u ，W=1.2u 。
试建立反相器子电路，并考察子电路的VTC 特性。
建立完整电路后，分析该反相器链的直流传输特性、时序特性及带负载能力（负载为电容0.5P 1P 2P ）。
一、设计反相器单元VoutVdd二、写出输入文件，执行DC 分析获得反相器的VTC 特性图 Sp 文件：.TITLE 1.2UM CMOS INVERTER.options probe.options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect.lib'C:\synopsys\cmos25_level49.lib' TT.unprotect.global vddMn out in 0 0 NMOS W=1.2u L=0.5u *（工艺中要求尺寸最大0.5u）Mp out in vdd vdd PMOS W=2.4u L=0.5u * 此处W需做更改)CL OUT 0 0.5PFVDD VDD 0 5VVIN IN 0 PULSE(0 5V 10NS 1N 1N 50N 100N).DC VIN 0 5V 0.1V.op.probe dc v(out).end仿真结果：三、写出SUBCKT并实例化三个，来实现反相器链对反相器链执行DC扫描。
Sp文件：.TITLE 1.2UM CMOS INVERTER CHAIN.options probe.options tnom=25.options ingold=2 limpts=30000 method=gear.options lvltim=2 imax=20 gmindc=1.0e-12.protect.lib'C:\synopsys\cmos25_level49.lib' TT.unprotect.global vdd.SUBCKT INV IN OUTMn out in 0 0 NMOS W=1.2u L=0.5uMp out in vdd vdd PMOS W=2.4u L=0.5u.ENDSX1 IN 1 INVX2 1 2 INVX3 2 OUT INVCL OUT 0 1PFVDD VDD 0 5VVIN IN 0 0.DC VIN 0 5V 0.1V.measure DC V1 when v(out)=2.5v.PROBE dc v(out).END仿真结果：V(out)=2.5时，V1的值：四、执行measure 命令测量延迟时间。
数字电路实验的实验报告(3篇)
第1篇一、实验目的1. 理解和掌握数字电路的基本原理和组成。
2. 熟悉数字电路实验设备和仪器的基本操作。
3. 培养实际动手能力和解决问题的能力。
4. 提高对数字电路设计和调试的实践能力。
二、实验器材1. 数字电路实验箱一台2. 74LS00若干3. 74LS74若干4. 74LS138若干5. 74LS20若干6. 74LS32若干7. 电阻、电容、二极管等元器件若干8. 万用表、示波器等实验仪器三、实验内容1. 基本门电路实验（1）验证与非门、或非门、异或门等基本逻辑门的功能。
（2）设计简单的组合逻辑电路，如全加器、译码器等。
2. 触发器实验（1）验证D触发器、JK触发器、T触发器等基本触发器的功能。
（2）设计简单的时序逻辑电路，如计数器、分频器等。
3. 组合逻辑电路实验（1）设计一个简单的组合逻辑电路，如4位二进制加法器。
（2）分析电路的输入输出关系，验证电路的正确性。
4. 时序逻辑电路实验（1）设计一个简单的时序逻辑电路，如3位二进制计数器。
（2）分析电路的输入输出关系，验证电路的正确性。
5. 数字电路仿真实验（1）利用Multisim等仿真软件，设计并仿真上述实验电路。
（2）对比实际实验结果和仿真结果，分析误差原因。
四、实验步骤1. 实验前准备（1）熟悉实验内容和要求。
（2）了解实验器材的性能和操作方法。
（3）准备好实验报告所需的表格和图纸。
2. 基本门电路实验（1）搭建与非门、或非门、异或门等基本逻辑电路。
（2）使用万用表测试电路的输入输出关系，验证电路的功能。
（3）记录实验数据，分析实验结果。
3. 触发器实验（1）搭建D触发器、JK触发器、T触发器等基本触发电路。
（2）使用示波器观察触发器的输出波形，验证电路的功能。
（3）记录实验数据，分析实验结果。
4. 组合逻辑电路实验（1）设计4位二进制加法器电路。
（2）搭建电路，使用万用表测试电路的输入输出关系，验证电路的正确性。
（3）记录实验数据，分析实验结果。
数字集成电路Tanner EDA实验报告
数字集成电路Tanner EDA实验报告附录目录数字集成电路Tanner EDA实验报告附录 (1)实验一使用L-EDIT画布局图 (1)L-EDIT画布局图常用操作 (1)实验二编辑PMOS的布局图 (2)各层大小定义 (2)放置流程 (2)实验三编辑NMOS的布局图 (4)各层大小定义 (4)放置流程 (4)实验四编辑反相器的布局图 (6)引用组件并做DRC (6)Basecontactp各层大小定义 (6)绘制Basecontactp过程 (7)Basecontactn各层大小定义 (8)绘制Basecontactn及引用过程 (8)实验五利用T-Spice对反相器进行仿真 (10)实验六编辑或非门的布局图 (12)实验七编辑异或门的布局图 (15)实验八使用L-EDIT编辑与或非门的布局图 (17)实验一使用L-EDIT画布局图L-EDIT画布局图常用操作Figure 1 查看导航窗格Figure 2 层的选取Figure 3 图层形状选择Figure 4 设计规则检查（DRC）实验二 编辑PMOS 的布局图各层大小定义图层 N-Well Active P Select Poly Active Contact Metal1Width 24 14 18 2 2 4Height 15 5 9 9 2 4放置流程N WellActiveP SelectPolyActive ContactMetal1DRCExtract实验三 编辑NMOS 的布局图各层大小定义图层 Active N Select Poly Active Contact Metal1Width 14 18 2 2 4Height 5 9 9 2 4放置流程ActivePloyN SelectActive ContactMetal1DRC实验四 编辑反相器的布局图引用组件并做DRC引用组件PMOS 和NMOSDRCBasecontactp 各层大小定义图层 N-Well Active N Select Active Contact Metal1Width 15 5 18 2 4Height 15 5 9 2 4绘制Basecontactp 过程N WellActiveP SelectActiveContactMetal1Basecontactn 各层大小定义图层 Active P Select Active Contact Metal1Width 5 9 2 4Height 5 9 2 4绘制Basecontactn 及引用过程ActiveP SelectActive ContactMetal1引用组件拖动排列放置及Metal最终布局效果实验五 利用T-Spice 对反相器进行仿真添加电源层用Metal 连接电源层绘制输入端口添加输入端口添加输入输出端口后的效果仿真参数配置Figure 5 反相器仿真结果实验六 编辑或非门的布局图Figure 6 引用PMOS 、NMOS 、Basecontactp 、Basecontactn 、Input 、OUT 组件绘制串联PMOS观察串联PMOS 截面图绘制并联NMOS观察并联NMOS 截面图引用组件并拖动排列放置Ploy绘制Metal绘制电源层绘制电源端口仿真参数配置Figure 7 仿真结果实验七 编辑异或门的布局图引用各组件拖动排列并添加Metal1层和Metal2层放置电源端口仿真参数配置Figure 8 仿真结果实验八 使用L-EDIT 编辑与或非门的布局图引用各组件、拖动排列绘制串联NMOS引用串联NMOS 并添加Ploy放置电源添加电源端口Figure 9 与或非门参数配置Figure 10 仿真结果19/ 19。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
哈尔滨理工大学数字集成电路设计实验报告学院：应用科学学院专业班级：电科12 - 1班学号：1207010132姓名：周龙指导教师：刘倩2015年5月20日实验一、反相器版图设计1.实验目的1）、熟悉mos晶体管版图结构及绘制步骤；2）、熟悉反相器版图结构及版图仿真；2. 实验内容1）绘制PMOS布局图；2）绘制NMOS布局图；3）绘制反相器布局图并仿真；3. 实验步骤1、绘制PMOS布局图：(1) 绘制N Well图层；(2) 绘制Active图层；(3) 绘制P Select图层；(4) 绘制Poly图层；(5) 绘制Active Contact图层；(6) 绘制Metal1图层；(7) 设计规则检查；(8) 检查错误；(9) 修改错误；(10)截面观察；2、绘制NMOS布局图：(1) 新增NMOS组件；(2) 编辑NMOS组件；(3) 设计导览；3、绘制反相器布局图：(1) 取代设定；(2) 编辑组件；(3) 坐标设定；(4) 复制组件；(5) 引用nmos 组件；(6) 引用pmos组件；(7) 设计规则检查；(8) 新增PMOS基板节点组件；(9) 编辑PMOS基板节点组件；(10) 新增NMOS基板接触点；(11) 编辑NMOS基板节点组件；(12) 引用Basecontactp组件；(13) 引用Basecontactn 组件；(14) 连接闸极Poly；(15) 连接汲极；(16) 绘制电源线；(17) 标出Vdd 与GND节点；(18) 连接电源与接触点；(19) 加入输入端口；(20) 加入输出端口；(21) 更改组件名称；(22) 将布局图转化成T-Spice文件；(23) T-Spice模拟；4. 实验结果4.1 nmos版图4.2 pmos版图4.3反相器的版图4.4反相器的spice文件4.5反相器的仿真曲线5.实验结论通过对仿真曲线的分析，当输入为高电平时，输出为低电平；当输入为低电平时，输出为高电平。
所以通过版图仿真曲线的分析，我们所绘制的版图具有反相器的功能。
实验二、反相器的电路设计1. 实验目的：1、熟悉静态互补反相器电路；2、掌握反相器静态及瞬态测试方法；3、了解晶体管尺寸大小对反相器性能的影响。
2. 实验内容：1、绘制反相器电路图；2、反相器瞬时分析；3、反相器直流分析；4、观察晶体管宽长比对VTC曲线的影响；5、观察电源电压比对VTC曲线的影响。
3. 实验步骤：1、绘制反相器电路图：(1) 编辑模块；(2) 从组件库引用模块；(3) 编辑反相器；(4) 加入联机；(5) 加入输入端口与输出端口；(6) 建立反相器符号；(7)加入输入端口与输出端口；(8) 更改模块名称；(9) 输出成SPICE文件；2、反相器瞬时分析：(l) 复制inv模块；（2）打开inv模块；(3) 加入工作电源；(4) 加入输入信号；(5) 更改模块名称；（6）输出成SPICE文件（7）加载包含文件；(8)分析设定（9）输出设定；(10)进行模拟；(11)观看结果；(12)分析结果；(13)时间分析；(14) 进行模拟；(15) 观看时间分析结果；（16）测试上升时间（tr）、从输入到输出的延迟（tpHL，tpLH），并手工计算反相器的门延迟tp。
（17）选中反相器当中的nmos或者pmos晶体管，选择Edit---Edit Object命令，按（18）中的要求修改Properties中晶体管的宽度W，保存后重新进行反相器的瞬态分析，并测量输出的下降延迟（tf）、上升时间（tr）、从输入到输出的延迟（tpHL，tpLH），并计算反相器的门延迟tp。
观察晶体管大小改变后对延迟的影响。
另：晶体管的宽度W也可以在inv_tran.sp 文件中直接改变M1或者M2描述语句中W后的数值。
（18）晶体管宽度W修改要求：示例中nmos晶体管M1和pmos晶体管M2大小相同，长L=2，宽W=22。
修改时要求（I）修改pmos晶体管M2的宽度，nmos晶体管M1大小保持不变，使得M1<M2；（II）修改nmos晶体管M1的宽度，pmos晶体管M2大小保持不变，使得M1> M2。
3、反相器直流分析：(1) 复制inv模块；(2) 打开inv模块；(3)加入工作电源；(4)加入输入信号（5）更改模块名称；（6）编辑Source v dc对象；(7) 输出成SPICE文件；(8) 加载包含文件；(9)分析设定；(10)输出设定；(11)进行模拟；（12）观看结果；4、观察晶体管宽长比对VTC曲线的影响：选中反相器当中的nmos或者pmos晶体管，选择Edit---Edit Object命令，按要求修改Properties中晶体管的宽度W，保存后重新进行反相器的扫描分析，观察晶体管大小改变后对VTC曲线的影响。
另：晶体管的宽度W也可以在inv_tran.sp文件中直接改变M1或者M2描述语句中W后的数值。
晶体管宽度W修改要求：示例中nmos晶体管M1和pmos晶体管M2大小相同，长L=2，宽W=22。
修改时要求（I）修改pmos晶体管M2的宽度，nmos晶体管M1大小保持不变，使得M1<M2；（II）修改nmos晶体管M1的宽度，pmos晶体管M2大小保持不变，使得M1> M2。
5、观察电源电压比对VTC曲线的影响：修改电源电压vvdd的电压值，查看电源电压改变对VTC曲线的影响。
4. 实验结果4.1反相器的电路图4.2加入输入电压信号及反相器的spicce文件4.3 反相器的仿真曲线分析：通过上图的仿真曲线，我们可以看到，当输入为高电平时，其输出为低电平，当输入为低电平的时候，其输出为高电平，显然满足我们所要求的反相器功能。
4.4反相器的瞬时分析4.4.1 spice文件中加入时间分析语句以及其仿真曲线4.4.2 out文件分析分析：下降时间fall time为 1.7102e-009; 上升时间rise time 为1.6705e-009;TPHL=1.2326e-009 ; TPLH=-4.5352e-010;TP =(TPHL+TPLH)= 7.7927e-104.4.3修改pmos晶体管M2(w=45u)，nmos晶体管M1大小保持不变，使得M1<M2；1)spice文件和out文件分析分析：下降时间fall time为 1.6949e-009; 上升时间rise time 为1.8146e-009;TPHL=4.5976e-010; TPLH=2.4134e-010;TP =(TPHL+TPLH)= 3.5055e-104.4.4修改nmos晶体管M1（W=45u），pmos晶体管M2大小保持不变，使得M1> M2。
1）pice文件和out 文件分析分析：下降时间fall time为1.3795e-009; 上升时间rise time 为1.3060e-009;TPHL=1.8695e-010; TPLH=-1.1460e-010;TP =(TPHL+TPLH)= 3.6175e-10总结：通过对比上面对nmos和pmos的宽度修改的对比，我们显然发现其门延迟TP明显的减小，即增大其某一晶体的宽度，能够减小电路的门延迟。
4.5反相器的直流分析反相器的电路图和spice文件仿真曲线：4.5.1修改nmos晶体管M1（W=100u），pmos晶体管M2大小保持不变，使得M1> M2M1<M2；分析：通过对比上面三个VTC曲线，我们发现通过改变mos晶体管的宽度，可以改变VTC曲线的形状，我们发现增大Nmos的宽度，VTC曲线的线性区域左移，增大pmos的宽度，VTC曲线的线性区域右移。
所以可以通过设计mos晶体管的尺寸可以得到我们所要的VTC曲线，进而设计我们的电路。
4.5.3观察电源电压比对VTC曲线的影响：1）修改电源电压vvdd=1v时：2）修改电源电压vvdd=10v分析：通过对比电源电压的改变对VTC曲线的影响，我们发现，当电源电压vvdd 较小时，其线性区域左移，相反，当电源电压vvdd较大时，其线性区域右移。
所以，我们可以通过改变和设计电源电压同样可以得到我们所需要的VTC曲线，进而设计我们所需要的电路。
5. 实验结论通过本次实验，我们可以分别对反相器做瞬时分析和直流分析，并绘制电路的VTC曲线，通过改变某一mos 晶体管的宽度，我们发现其线性区域会发生变化，而且改变电源电压的大小，同样可以影响VTC曲线的形状。
实验三、静态组合电路设计1. 实验目的：1、熟悉静态互补组合电路设计方法；2、掌握静态组合电路测试方法；3、了解不同实现方式对静态组合电路性能的影响。
2. 实验内容：F ；1、自行选择一个静态逻辑表达式，例如AB2、绘制静态互补方式逻辑电路图；3、采用有比逻辑实现逻辑电路；4、对静态逻辑电路分别进行瞬时分析；5、观察不同实现方式对电路性能的影响；6、观察电源电压对电路性能的影响。
3. 实验步骤1、绘制与非门电路图2、与非门瞬时分析（1）加入测试上升时间（tr）、从输入到输出的延迟（tpHL，tpLH），并手工计算与非门的门延迟tp。
（2）在nand_tran.sp文件中直接改变晶体管描述语句中W后的数值，修改晶体管的宽度W，保存后重新进行与非门的瞬态分析，并测量输出的下降延迟（tf）、上升时间（tr）、从输入到输出的延迟（tpHL，tpLH），并计算与非门的门延迟tp。
观察晶体管大小改变后对延迟的影响。
3、采用有比逻辑实现相同功能电路，并对其进行瞬态分析。
4、分析不同实现方式对电路性能的影响。
5、修改电源电压vvdd的电压值，查看电源电压改变对VTC曲线的影响。
4.实验结果4.1与非门电路图Spice文件：与非门的仿真曲线：功能分析：通过仿真曲线的分析，当输入A、B同时为高电平时，输出F为低电平；当输入A为低电平时，B为高电平时，输出F为高电平；当输入A为高电平时，输入B为低电平时，其输出F为高电平。
所以通过上面的功能分析，我们可以发现我们所设计的电路实现了与非门的功能。
4.2 与非门的瞬时分析1）在spice 文件中加入时间分析语句及out文件的分析分析：下降时间fall time为 1.8274e-009; 上升时间rise time 为2.1371e-009;TPHL=1.0552e-009; TPLH=-1.1383e-009;TP =(TPHL+TPLH)= 1.09675e-0094.2.1 修改nmos的宽度W=45u的out结果文件分析分析：下降时间fall time为 1.5066e-009; 上升时间rise time 为2.0545e-009;TPHL=1.7249e-009; TPLH=-3.0750e-010;TP =(TPHL+TPLH)= 1.0162e-0094.2.2修改pmos的宽度W=45u的结果文件分析分析：下降时间fall time为 1.8214e-009; 上升时间rise time 为1.6748e-009;TPHL=2.5566e-0010; TPLH=1.8202e-009;TP =(TPHL+TPLH)= 1.0379e-009总结：通过对比上面对nmos和pmos的宽度修改的对比，我们显然发现其门延迟TP明显的减小，即增大其某一晶体的宽度，能够减小电路的门延迟。