第2章_AMBA协议规范
AMBA_AXI3_v1.0协议中文完整翻译
表 2-3 写数据通道信号
地址和控制
写地址通道
主机 接口
写数据通道 写数据 写数据 写数据
写数据
从机 接口
写响应通道
写响应
图 1-2 写通道结构
1.2.1 通道定义
每个独立的通道都包含一组信号，并使用一个双向的 VALID 和 READY 握手机制。 源设备使用 VALID 信号来表示通道上的地址、数据或控制信息何时有效。目的设备使用 READY 信号来表示其何 时可以接收信息。读数据通道和写数据通道都包含一个 LAST 信号来表示一个事物中最后一个数据项的传输何时发生。
读和写地址通道 读和写事物都各自有自己的地址通道。地址通道用于传送一次传输所需的所有地址和控制信息。AXI 协议支持以 下机制：
长度可变的突发，每个突发中的数据传输个数可以从 1 到 16 个 突发中一个传输的大小可以是 8-1024 bits 回环，增量或固定长度突发
使用独占或锁定访问的原子操作 系统级高速缓存和缓存控制 安全和特权访问
一个内部缓存中得到了 如果一个主机要求事物按照其被发送的顺序来完成，则这些事物必须具有相同的 ID tag。但是，如果主机不要求 按顺序完成事物，则主机可以使用不同的 ID tags 来发送事物，并允许事物按任何顺序完成。 在一个多主机的系统中，互联负责将额外信息附加到 ID tag，以保证来自所有主机的 ID tags 都是唯一的。ID tag 类似于一个主机号，但被扩展了——每个主机可以通过提供一个 ID tag 来表示虚拟主机号，以此来在同一个端口中实 现多个虚拟主机。 尽管复杂的设备可以使用乱序组件，而简单的设备不要求使用。简单的主机可以用相同的 ID tag 来发送每个事物， 简单的从机可以按顺序响应每个事物，而不用考虑 ID tag。
AMBA_AHB_APB_AXI协议对比分析
AMBA_AHB_APB_AXI协议对比分析引言：AMBA (Advanced Microcontroller Bus Architecture)是ARM公司提供的一种开放式的总线标准，旨在为SOC（System on Chip）设计提供一个灵活、高性能的总线框架。
AMBA协议家族中包括了AHB（Advanced High-performance Bus）、APB（Advanced Peripheral Bus）和AXI （Advanced eXtensible Interface）三种协议。
本文将对这三种协议进行对比分析，详细介绍其特点、性能和应用场景。
一、AHB协议AHB协议是AMBA协议家族中最早发布的协议之一，用于连接SOC内部的高性能主设备和多个从设备之间的通信。
AHB协议通过总线仲裁、突发传输和分片传输等技术，实现了高带宽和低延迟的数据传输。
其主要特点包括：1.性能：-支持高带宽传输：AHB协议支持高带宽的传输，能够满足高性能SOC 内部各个模块之间的数据传输需求。
- 低延迟传输：AHB协议通过引入Pipeline和Split交易等机制，实现了低延迟的数据传输。
2.特性：-总线仲裁：AHB总线采用非常灵活的总线仲裁机制，可以支持多主设备并发传输。
-突发传输：AHB协议支持突发传输，可以在一次仲裁后连续传输多个数据。
-分片传输：AHB协议支持分片传输，可以将大块数据分片传输，降低总线带宽的占用率。
-低功耗：AHB协议通过支持低功耗技术，降低了整个系统的功耗消耗。
3.应用场景：-SOC内部高性能数据传输：AHB协议主要适用于SOC内部的高性能数据传输，例如CPU和DMA控制器、外设控制器之间的数据传输。
二、APB协议APB协议是AMBA协议家族中最简单的一种协议，用于连接SOC内部的低带宽从设备，例如配置寄存器和控制逻辑等。
APB协议相对于AHB协议具有以下特点：1.性能：-低带宽传输：APB协议支持低带宽的传输，主要用于传输配置和控制信息，而不是大量的数据。
浅析AMBA规范以及AMBA5AHB接口和AMBA3APB接口
浅析AMBA规范以及AMBA5AHB接口和AMBA3APB接口一、AMBA简介1、AMBA (Advanced Microprocessor Bus Architecture)：ARM® AMBA® 协议是用于连接和管理片上系统 (SoC) 中功能模块的开放标准和片上互连规范。
它有助于首次开发带有大量控制器和外设的多处理器设计。
AMBA 基于CHI™、ACE™、AXI™、AHB™、APB™ 和ATB™ 等规范为 SoC 模块定义了共同的框架结构，这有助于设计的重复使用。
2、AHB (Advanced High-Performance Bus)：主要用于单片机中的系统总线。
主要用于Cortex-M家族的处理器。
3、APB (Advanced Peripheral Bus)：用于低带宽的外设之间的连接。
4、ATB (Advanced Trace Bus)：用于在芯片间传输 trace 数据。
5、ACE (AXI Coherency Extensions)：用于智能手机中的big.LITTLE™ 系统。
主要用于Cortex-A15、Cortex-A17、Cortex-A7架构的处理器。
6、AXI (Advanced eXtensible Interface)：用得最多的AMBA 接口，在复杂的片上系统中至多连接100个主、从模块。
主要用于Cortex-A、Cortex-R、Mali v500、Mali T760系列的处理器。
7、CHI (Coherent Hub Interface)：用于许多服务器与网络应用程序所需要的高可扩展性的片上系统。
主要用于Cortex-A72、Cortex-A57、Cortex-A53架构的处理器。
二、AMBA 5 AHB 接口1、概览：AMBA AHB总线接口适用于高性能的综合设计。
它定义了主模块（Cortex™-M 内核、DMA 存储器、DMA 外设、以太网 DMA、USB OTG HS DMA等）、连接组件和从模块（内部 Flash、内部 SRAM、AHB-APB 总线桥、APB 外设、FSMC等）之间的接口。
AMBA_3_APB协议规范
AMBA_3_APB协议规范AMBA（高级微处理器总线）是一种用于系统级互连的开放标准协议，它由ARM公司开发，被广泛应用于嵌入式系统中。
AMBA_3_APB（高级微处理器总线第3代-高性能总线）是AMBA协议的一部分，它定义了一种高性能、低功耗的片内总线协议，用于连接处理器和外设。
1.信号：AMBA_3_APB协议规范定义了一系列信号，包括时钟信号、复位信号、总线控制信号、数据传输信号等。
时钟信号主要包括时钟线以及时钟使能信号，用于控制数据传输的时序。
复位信号用于重置外设以及总线控制器的状态。
总线控制信号用于控制总线的访问权限以及传输模式等。
数据传输信号用于在总线上传输数据。
2.传输：AMBA_3_APB协议规范定义了四种传输类型，分别是单个传输、设置传输、清除传输以及数据传输。
单个传输用于传输单个数据项，例如读取外设的寄存器值。
设置传输用于设置外设的寄存器值，例如写入配置信息。
清除传输用于清除外设的寄存器值，例如重置外设。
数据传输用于传输大量数据，例如读取或写入外设的缓冲区。
3.协议：AMBA_3_APB协议规范定义了一套协议，包括方法、地址空间、读写传输、保持传输、错误传输以及确认传输。
方法用于指示执行的操作类型，包括读、写等。
地址空间用于指定外设的寄存器地址。
读写传输用于实现读取或写入寄存器的操作。
保持传输用于在外设的寄存器繁忙时保持总线传输。
错误传输用于指示总线传输过程中的错误信息。
确认传输用于确认总线传输的完成。
4.时序：AMBA_3_APB协议规范定义了一套时序要求，包括时钟周期、数据有效性以及总线传输的顺序。
时钟周期用于控制数据传输的时序，包括时钟上升沿和下降沿的作用周期。
数据有效性用于指示数据在总线上的有效时间段，以及数据的采样时间。
总线传输的顺序用于指示多个传输之间的先后顺序，以及传输的优先级。
总结起来，AMBA_3_APB协议规范是一种用于连接处理器和外设的高性能、低功耗的片内总线协议。
AMBA_3_APB协议规范
AMBA 3 APB 协议规范关于该规范该规范使用于AMBA 3 APB 协议，引用自AMBA 3 (不适用AMBA 2 或更早版本)使用范围该规范用来帮助硬件或软件工程师设计使用APB协议的系统或模块使用该规范该规范按照以下章节进行组织:Chapter 1 简介Chapter 2 传输Chapter 3 操作状态Chapter 4 信号描述目录第一章简介 (2)1.1 关于AMBA 3 APB (2)1.2 AMBA 3 APB 协议规范v1.0修改 (2)第二章传输 (3)2.1 写传输 (3)2.1.1 无等待状态 (3)2.1.2 有等待状态 (3)2.2 读传输 (4)2.2.1 无等待状态 (4)2.2.2 有等待状态 (4)2.3 错误响应 (5)2.3.1 写传输 (5)2.3.2 写传输 (6)2.3.3 PSLVERR映射 (6)第三章操作状态 (7)3.1 操作状态 (7)第四章信号描述 (8)4.1 AMBA 3 APB 信号 (8)1.1 关于AMBA 3 APBAPB属于AMBA 3 协议系列，它提供了一个低功耗的接口，并降低了接口的复杂性。
APB接口用在低带宽和不需要高性能总线的外围设备上。
APB是非流水线结构，所有的信号仅与时钟上升沿相关，这样就可以简化APB 外围设备的设计流程，每个传输至少耗用两个周期。
APB可以与AMBA高级高性能总线(AHB-Lite) 和AMBA 高级可扩展接口(AXI)连接。
1.2 AMBA 3 APB 协议规范v1.0修改该版本包括：• 一个准备好信号PREADY, 来扩展APB传输• 一个错误信号PSLVERR, 来指示传输失败2.1 写传输写传输包括两种类型：• 无等待状态• 有等待状态2.1.1 无等待状态图2-1 显示了一个基本的无等待状态的写传输。
图2-1 无等待的写传输地址、写入数据、写入信号和选择信号都在时钟上升沿后改变。
AMBAAPB协议规范
AMBA 3 APB 协议规范关于该规范该规范使用于AMBA 3 APB 协议，引用自AMBA 3 (不适用AMBA 2 或更早版本)使用范围该规范用来帮助硬件或软件工程师设计使用APB协议的系统或模块使用该规范该规范按照以下章节进行组织:Chapter 1 简介Chapter 2 传输Chapter 3 操作状态Chapter 4 信号描述目录第一章简介 (2)1.1 关于AMBA 3 APB (2)1.2 AMBA 3 APB 协议规范v1.0修改 (2)第二章传输 (3)2.1 写传输 (3)2.1.1 无等待状态 (3)2.1.2 有等待状态 (3)2.2 读传输 (4)2.2.1 无等待状态 (4)2.2.2 有等待状态 (4)2.3 错误响应 (5)2.3.1 写传输 (5)2.3.2 写传输 (6)2.3.3 PSLVERR映射 (6)第三章操作状态 (7)3.1 操作状态 (7)第四章信号描述 (8)4.1 AMBA 3 APB 信号 (8)1.1 关于AMBA 3 APBAPB属于AMBA 3 协议系列，它提供了一个低功耗的接口，并降低了接口的复杂性。
APB接口用在低带宽和不需要高性能总线的外围设备上。
APB是非流水线结构，所有的信号仅与时钟上升沿相关，这样就可以简化APB 外围设备的设计流程，每个传输至少耗用两个周期。
APB可以与AMBA高级高性能总线(AHB-Lite) 和AMBA 高级可扩展接口(AXI)连接。
1.2 AMBA 3 APB 协议规范v1.0修改该版本包括：• 一个准备好信号PREADY, 来扩展APB传输• 一个错误信号PSLVERR, 来指示传输失败2.1 写传输写传输包括两种类型：• 无等待状态• 有等待状态2.1.1 无等待状态图2-1 显示了一个基本的无等待状态的写传输。
图2-1 无等待的写传输地址、写入数据、写入信号和选择信号都在时钟上升沿后改变。
AMBAAXI总线详解
AXI总线协议资料整理第一部分：1、AXI简介：AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。
它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问，并更加容易就行时序收敛。
AXI 是AMBA 中一个新的高性能协议。
AXI 技术丰富了现有的AMBA 标准内容，满足超高性能和复杂的片上系统（SoC）设计的需求。
2、 AXI 特点：单向通道体系结构。
信息流只以单方向传输，简化时钟域间的桥接，减少门数量。
当信号经过复杂的片上系统时，减少延时。
支持多项数据交换。
通过并行执行猝发操作，极大地提高了数据吞吐能力，可在更短的时间内完成任务，在满足高性能要求的同时，又减少了功耗。
独立的地址和数据通道。
地址和数据通道分开，能对每一个通道进行单独优化，可以根据需要控制时序通道，将时钟频率提到最高，并将延时降到最低。
第二部分：本部分对AXI1.0协议的各章进行整理。
第一章本章主要介绍AXI协议和AXI协议定义的基础事务。
1、 AXI总线共有5个通道分别是read address channel、 write address channel 、 read data channel 、 write data channel、write response channel。
每一个AXI传输通道都是单方向的。
2、每一个事务都有地址和控制信息在地址通道（address channel）中，用来描述被传输数据的性质。
3、读事务的结构图如下：4、写事务的结构图如下：5、这5条独立的通道都包含一个信息信号和一个双路的VALD、READY握手机制。
AMBA APB4 与 AMBA3 AHB-Lite 1.0 协议介绍
AMBA APB4 与 AMBA3 AHB-Lite 1.0 协议介绍2013年09月18日 16:09 绝对好文关键词：AMBA , APB4 , AHB-Lite作者：Allen Zhan[介绍]根据ARM的说法, 今天 AMBA 已经成为了业界事实上的总线标准. 本文我们简单对AMBA4 中的 APB v2.0(也称为 APB4), 以及 AMBA3 AHB-Lite v1.0 进行简单的了解. 我们的介绍集中在, 我们比较有兴趣的地方. 尽管如此, 也可能几乎覆盖了协议中几个最重要的部分.[AMBA APB]AMBAAdvanced Microcontroller Bus Architecture, 由ARM定义的总线架构(标准), 由一个协议家族组成. ARM 声称这一标准已经称为事实上的 uController 业界通用标准.APBThe Advanced Peripheral Bus(APB) 是 AMBA 协议家族中一个组成部分.它被定义为一个 low-cost 的接口, 为了最小能耗与减小接口的复杂性进行的优化设计.被用于连接通用外围, 比如 timers, inerrupt controllers, UART是, and IOs. 通过 system-to-peripheral bus bridge 与 main system bus 相连, 有助于降低能耗.APB 版本当前(2013年9月), 最近的 APB协议版本是 AMBA APB Protocol Specification v2.0. 或者因为属于 AMBA4 家族中的发布协议, 一般也被称为 APB4.而在第一个版本(APB2 )中, APB 的基本组元, APB bridge 与 APB slave 被定义.而在 APB3 中, Ready signal 被引入, 这意味着增加了操作状态中, 增加了wait state. 另外增加了 PSLVERR, 用于错误报告的 signal.最近的 APB4, 增加了 PPROT 与 PSTRB signal.APB bridge 与 APB slave我们可以挂载各种"慢速"的外设在 APB 上, 比如 IO, 比如 UART, 比如 SPI, etc. 它们都作为 slave 的角色存在.但是, 我们想想看, bridge 这个 role 就蛮有意思. 它实际上暗示我们, APB 不能"单独存在". 我们这里所谓不能"单独存在"的意思, 是说 APB 一定不能直接连接在 processor 上(或者说 arm core上). 而最可能的, 是通过 APB bridge 而连接在高速的 bus 上.实际上, 在 AHB-Lite 协议中, 我们发现 APB bridge 被作为 AHB-Lite 的slave 而被定义.Data busesAPB 协议有两个独立的 data bus, 一个用来读 data, 一个用来写 data.因为没有独立的握手信号, 所以在两根bus上, 同一时刻数据传输不能同时发生.Write Transfers我们简单对 APB 的 trasfers 过程进行分析, 比如我们分析 write transfer with no wait states:[图例1: Write transfer with no wait states]T0: Idle stateT1: Setup statewrite address PADDR, write data PWDATAsetup state 仅仅只保持 1pcs clock cycle, 而在下一个 PCLK 的上升沿, 一定进入 Access state.T2: Access stateAPB bridge 通过拉高 PENABLE, 通知slave 第二阶段(也就是 access phase)开始.因为是 no wait states, 我们见到了 PREADY 在此被拉高, 表示 slave 通知bridge, 在下一个 PCLK 的上升沿, 本次 transfer 的过程可以结束.T3: finish transfer, then enter Idle state again or the next setup. PREADY 拉低, 说明 slave 通知本次 transfer 结束. 在 PREADY unasserted 之前, PADDR, PWDATA, 以及其他的 signals 都应该保持有效.从上述时序中, 我们了解到, write transfer 看来至少需要 3 cycles. setup - access - finish而在一个 write transfer with wait states 时序中,[图例2: Write transfer with wait states]我们见到了, Slave 通过 unassert 的方式(拉低), 延迟了2pcs cycles(根据图例的例子), 这样在 T2 状态上的拉高动作, 被延时到 T4 进行拉高. 也就是Slave 通知在 T5 cycle 中结束本次 transfer.这就是通过 PREADY 引入了 wait state 后现象, 我们注意到, 一般的术语被称为"extend the transfer".Operating StatesRead Transfer 的情形与 Write Transfer 类似, 这样, 我们就基本完备讲述了APB protocol, 附上 Operating States 进行理解:[图例3: State Diagram]transfer cyclesAPB protocol 中, 明确指出: "每个 Transfer 至少消耗 2 cycles".而我们检查, 即使是 transfer with no wait state, 也最少消耗了 3 cycles. 这里我们理解, 在图例1中, T3 状态下, finish 本次 transfer后, 如果要连续操作下一个写传递的过程, 那么则在 T3 状态下保持 PSEL asserted, 配合PREADY unasserted, 恰好又进入了如 T1 cycle 相同的 setup state, 这时需要 bridge 更新地址 PWRITE, 以及数据 PWDATA. 也就是在连续 transfer(针对同一个 slave)的操作中, transfer 最少只消耗 2 cycle.我们没有在 APB 协议中, 获得上述猜测的详解, 我们保留上述对 "2 cycles" 的理解猜测于此.总结我们通过对 APB protocol 的理解, 得知 APB 是 unpipeline 的 bus. 无论如何, setup state 将占据一个 cycle, 而 access state 将占据另一个.这种 unpipeline 的设计, 很可能就是 APB 被作为连接外围的, 而不是用于processor 之间的 memory 连接的 BUS 的重要原因. 因其不要求外围在一个cycle 中对 address 进行取样, 这也给外围更多的时间反应, 至少比较而言, 使用 APB 的外围可以具备更小的 bandwidth.[AMBA AHB-Lite]AHB-LiteAHB: Advanced High-performance Bus用于高表现力高clock频率的系统. 最经常的使用是连接 internal memeory device, external memory interface, 以及 high bandwidth 外围. 其基本组元是: Master, Slave, Decoder, Multiplexor.在 address/control phase 与 data phase 中, 存在 fixed pipeline. AHB: 仅仅支持 AMBA AXI protocol 的功能子集(subset).AHB-Lite: 如果除去在 master 与 slave IP 开发中不需要的部分, 则 AHB protocol 的这个 subset 则定义为 AHB-Lite.Operation每一个 trasfer 都包括 Address phase 与 Data Phase.Address 不允许被 extend, 即便是来自 Slave 的请求, 因此我们可以想象, 全部的 Slaves 都必须在 Address phase(1 cycle) 完成 sampling address.但是与 APB 一样, Slave 也可以通过 HREADY signal 请求 extend data phase, 增加额外的时间去 sample data.HRESP signal 被用来说明 transfer 的成功与否.Address 总是可以在一个 single HCLK cycle 中完成, 除非是之前的 bus transfer 被 extend(我们理解, 这里应该是只有 data 才能做这个 extend).Data 可以占有数个 HCLK cycle, 这取决于 HREADY signal 是否 extend transfer.因此, Address phase 可以与 Data phase 的 overlapping, 就是 pipeline 的基础.[图例4: 在不同地址上的3个transfer的例子]Transfer typesTransfer types 包括: IDLE, BUSY, NONSEQ, SEQ同猜想的一样, 对于 Slave, 可以通过 HREADY 实现 extend transfer, 我们觉得, 这或者就是"较为慢速"的 Slave 实现 delay 的方式.而 Master 如果在 HTRANS[1:0] 中使用 BUSY, 也可以在 burst transfer 的过程中, 插入idle cycles. 这让人觉得, 这应算是 master 试图做 delay 的方式.[图例5: BUSY Transfer type]值得注意的是, 该例子, 使用了 4-beat 的 burst operation.Locked transfers通过 HMASTLOCK, master 可以要求完成"锁定"的 transfer, 不能被打断. 而这个用法, 往往在多个 master 的用法中存在.[图例6: Locked transfers]Default slave如果不存在的的 memory map 被 master 点中, AHB-Lite 协议给出了一个解决方案, 就是必须存在一个增加的 default slave 来进行回应.Slave transfer responsesAHB-Lite 协议中指出, Master 一旦开始一个 transfer后, 将无法主动取消这个 transfer.因此, 通过来自 Slave 的 HRESP signal 的状态, 判断 transfer 的成功与否将是重要的.HWDATA 与 HRDATA同 APB 协议一样, data bus 的 read 与 write 是分离的.所以不需要"三态"的 drivers. 我们此时有点大脑短路, 不太理解这里的意思, 这应该是说, 如果我们在单一的, 而不是分离的 data bus 上实现 read data 以及 write data, 那么我们就需要"三态驱动器"? 这里的 tristate 为何意? --有知道的同行, 这里定能有教于我.[参考文献]1. AMBA3 AHB-Lite Protocol v1.0 Specification2. AMBA APB protocol v2.0 Specification[结语]让我们引用 Sailing 的文章 "ARM与x86之4--EAGLE is Coming!" (From: /s/blog_6472c4cc0100mnza.html) 中的论述 AMBA 的片段作为结语:<剪切>"最令Intel尴尬的是，x86处理器并没有一个与 AMBA 总线类似的SoC平台总线，这是Intel 进军嵌入式领域一个不小的障碍。
amba协议手册
AMBA协议手册一、AMBA概况AMBA（Advanced Microcontroller Bus Architecture）协议，又被称为AMBA 2.0，是一种针对高性能、高吞吐量嵌入式系统设计的总线协议。
它定义了在一个或多个嵌入式处理器和多个外设之间的高效通信方式，广泛应用于各类芯片和集成电路中。
AMBA为微控制器、数字信号处理器（DSP）以及通信和消费电子等多种应用提供了优秀的性能表现。
二、AMBA版本历史AMBA的发展经历了几个重要的版本，每个版本都增加了新的特性和功能。
1.AMBA 1.0：这个版本主要定义了简单的主从设备间的通信方式，包括数据传输和地址协议。
2.AMBA 2.0：在AMBA 2.0中，引入了更复杂的特性，如猝发传输和更高级的地址和数据传输控制。
3.AMBA 3.0：这个版本引入了新的特性，如外部总线的对齐和分区、扩展的地址空间和数据字节宽度的动态调整。
4.AMBA 4.0：随着芯片设计的不断发展和系统性能的持续提高，AMBA 4.0为高带宽总线传输和高频率时钟提供了支持。
三、AMBA组成部分AMBA协议主要包括以下组成部分：1.AXI（Advanced eXtensible Interface）：AXI是一种高性能、高吞吐量的总线接口，用于连接主设备和从设备。
它支持多个通道的数据传输，每个通道都有数据写和数据读两个通道。
2.ACE（Advanced Coherency Enhanced）：ACE是AMBA的一种扩展，提供了更高级的内存一致性保证，确保在多处理器系统中数据的一致性。
3.APB（Advanced Peripheral Bus）：APB是一种简单、低速的总线接口，主要用于连接低速外设。
它基于传统的Peripheral Bus，但提供了更高的性能和更小的芯片面积。
4.AHB（Advanced High-performance Bus）：AHB是一种高性能的总线接口，主要用于连接高性能的处理器和高速存储器。
一文看懂AMBA AXI 协议
1.1 AXI协议简介AMBA AXI协议以高性能，高频系统设计为目标，提供了很多适合高速亚微型系统互连的特征。
最新的AMBA接口的目标是：z适合高带宽、低延迟的设计z不使用复杂桥的情况下能够进行高频的操作z适应多部件的接口要求z适合高初始访问延迟的访问控制器z为互联结构实现提供灵活性z后向兼容现存的AHB和APB接口AXI协议的关键特征有：z分离的地址/控制和数据通道z采用字节选通的方式支持不对齐数据的传输z基于burst交易的数据传输，主机只需提供首地址z分离的读写数据通道，能支持低功耗的DMAz支持outstanding交易z支持乱序交易z易于通过添加寄存器达到时序收敛除了数据传输协议，AXI协议还提供可选扩展支持低功耗操作。
1.2通道结构AXI协议是基于burst的，每个交易都包括一些地址和控制信息描述了需要传输的数据的特征，这些地址和控制信息被放在地址通道上。
数据在主设备和从设备之间传输，主设备通过写数据通道写数据到从设备，通过读数据通道从从设备读取数据。
写交易中，所有数据流从主设备流向从设备，AXI协议提供一个额外的写响应通道，用于从设备通知主设备写交易完成。
AXI协议可以实现：z在实际的数据传输之前发出地址信息z支持多个outstanding交易z支持乱序交易图1-1所示为一次读交易是如何使用读地址和读数据通道的。
图1-1 读通道结构图1-2所示为一次写交易是如何使用写地址、写数据和写响应通道的。
图1-2 写通道结构五个独立的通道都包含一组标记信息的信号，并且使用双向的V ALID和READY 信号实现握手机制。
源设备使用V ALID信号标志通道上的数据合法和控制信息可用，目的设备使用READY信号标志可以接收数据。
读数据和写数据通道都包含一个LAST信号标志一次交易中最后一个数据传输。
z读地址和写地址通道读交易和写交易都有各自的地址通道，地址通道包含了所有一次交易的所需地址和控制信息。
AMBA协议总结
基于 AMBA 的微控制器典型地由一个高性能系统中枢总线(AHB 或者 ASB)组成，能够支持外部存储器带宽，包括 CPU\片上存储器和其他直接数据存取(DMA) 设备。
这条总线为上述单元之间大多数的传输提供高带宽接口。
在这条高性能总线上也有一个桥接器以连接低带宽的 APB，而在 APB 上连接着大多数的系统外设。
1.1 AHB 总线架构Haddr[31:0] Hsel1Hsel2Hrdata[31:0] Haddr1[31:0]Hwdata1[31:0]Master1Hbursteq1Hcontrol1Hgrant1Hmaster[3:0] MUXM2S ArbiterHsel1Haddr[31:0]Slave1Hwdata[31:0] Haddr[31:0]Hwdata[31:0]Hsel2Haddr[31:0]APBBridgeHbursteq2 Hgrant2 Haddr2[31:0] Hwdata2[31:0]Master2Hrdata[31:0] Hcontrol2Hmast[2:0Hready1Hresp1[1:0]Hrdata1[31:0]MUHready2Hresp2[1:0]Hrdata2[31:0] Hwdata[31:0]AHBdecoderAHB 系统设计包括以下的成份：AHB 主机总线主机能够通过提供地址和控制信息发起读写操作。
任何时候只允许一个总线主机处于有效状态并能使用总线。
AHB 从机总线从机在给定的地址空间范围内响应读写操作。
总线从机将成功、失败或者等待数据传输的信号返回给有效的主机。
AHB 仲裁器总线仲裁器确保每次惟独一个总线主机被允许发起数据传输。
即使仲裁协议已经固定，任何一种仲裁算法，比如最高优先级或者公平访问都能根据应用要求而得到执行。
地址、写数据总线多路选择器地址、写数据总线多路选择器根据 Hmaster 总线仲裁结果进行主机地址、写数据的选通输出。
AMBA 3 AHB-Lite协议中文第一版
AMBA®3AHB-Lite协议v1.0中文版版权© 2001, 2006 ARM有限公司版权所有ARM IHI 0033AXingguangyi翻译目录第一章简介 (4)1.1 关于本协议 (4)1.1.1 Master (5)1.1.2 Slave (5)1.1.3 解码器 (6)1.1.4 多路转换器 (6)1.2 操作 (6)1.3 多层AHB-Lite (7)第二章信号描述 (8)2.1 全局信号 (8)2.2 Master信号 (8)2.3 Slave信号 (9)2.4 解码器信号 (9)2.5 多路转换器信号 (10)第三章传输 (10)3.1 基本传输 (10)3.2 传输类型 (12)3.3 锁定传输 (14)3.4 传输大小 (15)3.5 Burst 操作 (16)3.5.1 Burst在一个BUSY传输后终止 (17)3.5.2 早期Burst终止 (18)3.5.3 Burst举例 (18)3.6 等待传输 (22)3.6.1 在传输等待期间改变传输类型 (23)3.6.2 在等待状态期间的地址更改 (26)3.7 保护控制 (29)第四章总线互连 (29)4.1 地址解码 (30)4.1.1 默认值 (30)4.2 总线互连 (30)第五章Slave响应信号 (31)5.1 Slave传输响应 (32)5.1.1 传输完毕 (32)5.1.2 传输挂起 (32)5.1.3 ERROR响应 (33)第六章数据总线 (34)6.1 数据总线 (35)6.1.1 HWDATA (35)6.1.2 HRDATA (35)6.1.3 大小端模式 (36)6.2 数据总线宽度 (36)6.2.1 在一个宽总线上调用窄Slave (37)6.2.2 在窄总线上调用宽Slave (37)6.2.3 在宽总线上调用Master (38)第七章时钟和复位 (38)7.1 时钟和复位要求 (39)7.1.1 时钟 (39)7.1.2 复位 (39)第一章简介1.1 关于本协议AMBA AHB-Lite是面向高性能的可综合设计，提供了一个总线接口来支持Master并提供高操作带宽。
AMBA4_AXI4-Stream协议中文完整翻译
n
以 byte 为单位表示的数据总线的宽度
I
TID 宽度，推荐最大为 8-bits
d
TDEST 宽度，推荐最大为 4-bits
u
TUSER 宽度，推荐的 bit 数为以 byte 为单位表示的接口宽度的整数倍
信号 ACLK ARESETn TVALID
源 时钟源 复位源 主机
TREADY
从机
TDATA[(8n-1):0] 主机
小写 n
在信号名的开头或结尾，表示该信号为低有效
反馈
ARM 欢迎对于本产品及文档的反馈。
反馈关于本产品
如果你有任何关于本产品的看法和建议，请联系你的供应商并给出： 产品名 产品修订版本或版本 提供尽可能多的解释说明信息，如果合适的话，包括问题以及调试过程。
反馈关于内容
如果你有关于内容的意见，请发送邮件给 errata@，并给出： 标题：AMBA 4 AXI4-Stream Protocol Specification 数字：ARM IHI 0051A 你对内容有意见的页码 关于你的意见的一个简洁的解释说明
1 介绍
本章描述了 AXI4-流协议，并给出一些流类型的例子。本章包含以下章节： 关于 AXI4-流协议 数据流
1.1 关于 AXI4-流协议
AXI4-流协议作为一个标准接口，用于连接进行数据交换的组件。接口可以用来连接一个单一的主机，主机向接 收数据的单一从机发送数据。协议也可用于连接若干个主机和从机的组件。协议支持共用一组信号线的多个数据流， 允许构建一个通用互联(generic interconnect)，可以执行 upsizing、downsizing 以及路由操作。
使用本文档
本文档包含以下章节： 1 介绍
AI协议规范
AXI协议的关键特性表现在以下几个方面：•独立的地址/控制和数据阶段。
•使用字节选通，支持非对齐的数据传输。
•只有开始地址的猝发交易。
•独立的读和写数据通道，可以使能低成本的直接存储器访问DMA传输。
•能发出多个未解析的地址。
•完成无序交易。
•容易添加寄存器切片，满足时序收敛要求。
.AXI协议较其它协议提供了下面的优势:•提供了更高的生产率，主要体现在以下几个方面:♦将不同的接口整合到一个接口（AXI4）中，因此用户仅需了解单个系列的接口。
♦简化了不同领域IP的集成，并使自身或第三方IP的开发工作更简单易行。
♦由于AXI4 IP已为实现最高性能、最大呑吐量以及最低时延进行了优化,从而进一步简化了设计工作;•提供了广泛的IP可用性♦第三方IP和EDA厂商普遍采用AXI4标准，从而使该接口获得更广泛的应用。
♦基于AXI4的目标设计平台可加速嵌入式处理、DSP以及连接功能设计开发。
AMBAAX14 协卑"AWIBA AXI4 攻J 能• AXI4协议基于猝发式传输机制。
•在地址通道上，每个交易有地址和控制信息，这些信息描述了需要传输的数据性质。
在主设备和从设备之间传输数据，分别使用到从设备的写数据通道和到主设备的读数据通道。
•在主设备到从设备的写数据交易中，AXI有一个额外的写响应通道。
从设备通过写响应通道向主设备发出信号表示写交易完成。
所有的AXI4包含了5个不同的通道•读地址通道(Read address channel，AR)。
•写地址通道(Write address channel, AW)O •读数据通道(Read data channel, R) o•写数据通道(Write data channel, W) o•写响应通道(Write response channel，B)oAXI4使用读地址和读数据通道的读交易过程AXI4使用写地址.过程。
AMBAAX14 协议—AXI4全局侣号AMBAAX14 协议“低功耗接口信号AXI4低功耗接口信号AMBAAX14 协议“AXI4通道及信号读和写交易有各自的地址通道。
第2章 嵌入式处理器(第三版)参考答案
第2章嵌入式处理器习题2-1 什么是CISC和RISC，各自有什么特点？答：CISC复杂指令集体系结构，RISC精减指令集体系结构。
CISCRISC一条指令仅执行简单操作，把微处理器能执行的指令数目减少到最低限度,以提高处理速度。
RISC处理器比同等的CISC(复杂指令集计算机)处理器要快50%～75%,CISC一条指令可以执行许多操作。
2-2 冯．诺依曼结构与哈佛结构各自的特点是什么？答：冯·诺依曼结构的处理器使用同一个存储器，即程序和数据共用同一个存储器；而哈佛结构则是程序和数据采用独立的总线来访问程序存储器和数据存储器。
2-3 目前有哪些主要嵌入式内核生产厂商及典型嵌入式内核？ARM处理器核有哪三大特点？答：主要内核厂商有：美国的MIPS公司MIPS处理器内核、美国的IBM与Apple和Motorola 联合开发的PowerPC、Motorola公司独立开发的68K/COLDFIRE、英国的ARM公司ARM处理器内核等等。
ARM内核的三大主要特点如下：（1）功耗低（2）性价比高（3）代码密度高2-4 简述ARM体系结构的技术特征。
答：（1）单周期操作：ARM指令系统中的指令只需要执行简单而和基本的操作，因此其执行过程在一个机器周期内完成。
（2）采用加载/存储指令结构：由于存储器访问指令的执行时间长（通过总线对外部访问），因此只采用了加载和存储两种指令对存储器进行读和写的操作，面向运算部件的操作都经过加载指令和存储指令，从存储器取出后预先存放到寄存器对内，以加快执行速度。
（3）固定的32位长度指令：指令格式固定为32位长度，这样使指令译码结构简单，效率提高。
（4）地址指令格式：编译开销大，尽可能优化，采用三地址指令格式、较多寄存器和对称的指令格式便于生成优化代码。
（5）指令流水线技术：ARM采用多级流水线技术，以提高指令执行的效率。
2-5 简述Thumb、Thumb-2及Thumb-2EE的主要特点。
AMBA总线介绍
计算机基本知识AMBA总线介绍一：背景介绍ARM公司定义了AMBA(Advanced Microcontroller Bus Architecture)总线规范，它是一组针对基于ARM核的、片上系统之间通信而设计的标准协议。
因为ARM处理器的广泛使用而拥有众多第三方支持，被ARM公司90％以上的合作伙伴采用。
在AMBA总线规范中，定义了AHB ，APB ，ASB这3种总线。
最初的AMBA总线是ASB和APB。
在它的第二个版本中，ARM引入了AHB。
(l)AHB：Advanced High Performace Bus，用于高性能系统模块的连接，支持突发模式数据传输和事务分割；(2)ASB：Advanced System Bus，也用于高性能系统模块的连接，支持突发模式数据传输，这是较老的系统总线格式，后来由AHB总线替代；(3)APB：Advanced PeriPheral Bus，用于较低性能外设的简单连接，一般是接在AHB或ASB系统总线上的第二级总线。
图1 典型的基于AMBA总线的系统[1]一个以AMBA 为架构的SOC，图1是个典型的系统架构，一般来说包含了high-performance 的system bus –AHB以及low speed, low power 的peripheral bus - APB 。
System bus 是负责连接例如ARM 之类的embedded processor 以及DMA controller，on-chip memory 和其他interface，或其他需要high bandwidth的模块。
而peripheral bus 则是用来连接系统的外围慢速模块，其协议规则相对AHB来说较为简单，它以AHB之间则通过Bridge 相连，期望能減少system bus 的loading。
二：结构以及仲裁原理1 .AHB BusAHB System是由Master，Slave，Infrastructure 三部分所组成。
第2章 AMBA协议规范
从接口
从接口 从接口
准备好。从设备使用该信号来扩展APB传输。
读取的数据。当PWRITE位低，在读周期，所选择的从设 备驱动这个总线。这个总线最多个32位宽度。 这个信号表示传输失败。APB外设不要求PSLVERR引脚。 对已经存在和新APB外设设计。当外设不包含这个引脚时， 33 到APB桥的合适的数据拉低。
25
AMBA APB错误响应
--写传输失败的例子
26
AMBA APB错误响应
--读传输失败的例子
27
AMBA APB错误响应
--PSLVERR映射（桥接时）
从AXI到APB
一个APB错误被映射回RRRSP/BRESP=SLVERR，这可以通
过将PSLVERR映射到RRESP[1]信号（用于读）和BRESP[1]（用
一个典型amba系统中包括ahb和apb总线结构ambaahb规范ambaahb结构38amba高级高性能总线ahbamba高级外设总线apb?高性能?流水线操作?猝发传输?多个总线主设备?分裂交易?低功耗?锁存的地址和控制?简单的接口?适合很多外设ahb和apb总线的特性比较ambaahb规范ambaahb结构39基于中心多路复用互联机制设计ambaahb总线协议?使用这个机制所有总线主设备驱动地址和控制信号用于指示它们所希望执行的传输和仲裁器用于决定哪个主设备将其地址和控制信号布线到所有的从设备
嵌入式微控制器。它被ARM公司和众多的厂商所支持。
3
AMBA协议规范
--AMBA规范导论
应用领域
AMBA用于片上系统（System-on- a-chip, SoC）的片上总线。
自从AMBA出现后，其应用领域早已超出了微控制器设备，现在 被广泛的应用于各种范围的ASIC和SOC器件，包括用于便携设备 的应用处理器。
AMBA-AHB-APB总线协议总结
AHB总线一、从应答a)从可以完成操作有i.立即完成传输ii.插入一个或多个等待状态iii.Error信号表示传输失败iv.延迟传输的完成，允许主和从暂时释放总线b)当HREADY为高且响应OKEY，表示此次传输完成。
c)SPLIT和RETRY响应相组合，允许从延迟传输的完成，并释放总线给其他主。
该组合响应主要用于具有较大存取延迟的从。
d)当S 在未能正确的选择ERROR、RETRY 或SPLIT 时，可以插入HREADY（拉低）与OKAY 信号，但是等待状态最多只可使用16 个周期。
e)只有OKEY响应可以在单个周期完成，完成其他3个响应至少需要2个周期。
在第二个周期HREADY驱动为HIGH，同时HRESP仍然保持为ERROR、RETRY 或SPLIT。
两个周期保证了主有足够的时间取消地址和并驱动HTRANS到IDLE状态，在下一次传输开始前。
在第二次RETRY时HREADY变为HIGH，同时HTRANS变为IDLE，结束当前传输，下一次将重新传输地址A。
f)SPLIT和RETRY不同之处在于仲裁分配的方式。
RETRY仲裁将应用正常的仲裁策略，因此具有最高优先权的主将获得总线。
SPLIT仲裁器会调整做分段传送M的优先权，所以即使该M的优先权比较低，还是可以早得到总线使用权来完成数据的传送。
S 的数据准备好时，必须告知仲裁器，让相关M完成其要求。
二、仲裁机制a)主需要持续发出HBUSREQ直到获得GRANGT，对于不定长burst需要持续发出HBUSREQ。
在HGRANT有效后的下一个时钟上升沿可以地址和控制信号放到总线上。
对于需要等待的情况，可以在HGRANT有效后将HREADY拉低，表示需要等待。
b)当在两个主间进行总线移交时，需要在前一个主的倒数第二个地址被采样后(T5沿仲裁器采样到倒数第二个地址)，同时切换HGRANT(T6沿主接受到grant信号)，移交总线。
The arbiter changes the HGRANTx signals when the penultimate (one before last) address has been sampled. The new HGRANTx information will then be sampled at the same point as the last address of the burst is sampled.三、SPLIT传输当M和主采样到到SPLIT或RETRY响应后（T3沿），M必须立刻完成一个IDLE传输，同时仲裁器将该M的grant信号置为无效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
AXI一致性扩展（AXI Coherency Extensions,ACE)。 AXI一致性扩展简化（AXI Coherency Extensions Lite ,ACELite)。 高级可扩展接口4（Advanced eXtensible Interface 4 ,AXI4)。 高级可扩展接口4简化（Advanced eXtensible Interface 4 Lite , AXI4-Lite)。
5
AMBA协议规范
---AMBA V2.0
ARM增加了AMBA高性能总线（AMBA Highperformance Bus, AHB），它是一个单个时钟沿的协议。
高级高性能总线（Advanced High-performance Bus ,AHB)。 高级系统总线（Advanced System Bus ,ASB）
---AMBA AHB规范 AHB是新一代的AMBA总线，目的用于解决高性 能可同步的设计要求。AHB是一个新级别的总线，高 于APB，用于实现高性能、高时钟频率系统的特征要 求.
AMBA协议规范
34
---AMBA AHB规范
这些要求包括：
猝发传输.
AMBA协议规范
分裂交易.
单周期总线主设备交接.
LOGO Xilinx大学计划课程
Xilinx All Programmable Zynq-7000 SoC 设计指南
主 讲：何宾 Email：hebin@
AMBA协议规范
AMBA协议是ARM公司制定的用于SOC内IP互联的规范 主要内容
AMBA规范概述、AMBA APB规范、AMBA AHB规范和 AMBA AXI4规范。本章除了详细介绍APB和AHB规范外，还详细
和PREADY都是高时，PSLVERR才认为是有效的。
24
AMBA APB协议规范
--AMBA APB错误响应
接收到一个错误的交易，可能改变外设的状态（这是由
外设指定的）。
当一个写交易接收到一个错误时，并不意味着外设内的寄存器
没有更新。 读交易接收到一个错误时，能返回无效的数据。
对于一个读错误，并不要求外设将数据总线驱动为0。
功能介绍
AMBA协议是一个开放标准的，片上互联规范，用于SoC内功 能模块的连接和管理。它便于第一时间开发带有大量控制器和外
4
设的多处理器设计。
AMBA协议规范
--AMBA V1.0
高级系统总线（Advanced System Bus,ASB） 高级外设总线（Advanced Peripheral Bus，APB）
--有等待写传输
有等待状态写传输，下面信号保持不变：
地址：PADDR 写信号：PWRITE 选择信号：PSEL 使能信号：PENABLE
写数据：PWDATA.
写选通：PSTRB
保护类型：PPROT
18
AMBA APB写传输
--有等待写传输
在访问周期，当PENABLE为高，可以通过拉低
32
AMBA APB协议规范
PSELx
APB 桥
---AMBA3 APB信号及描述
信号 PENABLE PWRITE 来源 APB桥 APB 桥 描述 使能信号。这个信号表示APB传输的第二个和随后的周期。 方向。该信号为高时，表示APB写访问；当该信号为低时， 表示APB读访问。
AMBA协议规范
12
AMBA APB协议规范
--AMBA APB写传输
APB写传输包括两种类型：
无等待状态写传输 有等待状态写传输
13
AMBA APB写传输
--无等待写传输
一个基本的无等待状态的写传输
地址、写入数据、写入信号和选择信号都在时钟上升沿后改变。
14
AMBA APB写传输
--无等待写传输
T1：写传输开始于地址PADDR，写数据PWDATA，写信号
高级外设总线（Advanced Peripheral Bus ,APB v2.0)。
10
AMBA协议规范 ---AMBA V4.0
最新一代的AMBA4接口的目标
适合于高带宽和低延迟设计。 在不使用复杂的桥接方式下，允许更高频率的操作。 满足普遍情况下的元件接口要求。 适用于高初始访问延迟的存储器控制器。 为互联结构的实现提供了灵活性。 与已有的AHB和APB接口向下兼容。
介绍了AMBA AXI4规范，AXI4规范是ARM和Xilinx共同制定的，
最新一代的用于SOC内IP互连的规范。
2
AMBA协议规范
--AMBA规范导论
高级微控制器总线结构(Advanced Microcontroller Bus Architecture, AMBA) AMBA规范定义了片上通信的标准，用于设计高性能
嵌入式微控制器。它被ARM公司和众多的厂商所支持。
3
AMBA协议规范
--AMBA规范导论
应用领域
AMBA用于片上系统（System-on- a-chip, SoC）的片上总线。
自从AMBA出现后，其应用领域早已超出了微控制器设备，现在 被广泛的应用于各种范围的ASIC和SOC器件，包括用于便携设备 的应用处理器。
11
--AMBA APB规范
APB属于AMBA 3协议系列，它提供了一个低功耗的接口，
并降低了接口的复杂性。 APB接口用在低带宽和不需要高性能总线的外围设备上。 APB是非流水线结构，所有的信号仅与时钟上升沿相关，这 样就可以简化APB 外围设备的设计流程，每个传输至少消耗 两个周期。 APB可以与AMBA高级高性能总线和AMBA 高级可扩展接口 连接。
SETUP
当传输被请求时，总线进入SETUP状态，选择信号PSELx,被
置位。总线仅在SETUP 状态停留一个时钟周期，并在下一个时
钟周期进入ACCESS状态
30
AMBA APB协议规范
---操作状态
ACCESS
使能信号PENABLE, 在ACCESS状态中置位。在传输从 SETUP状态到ACCESS状态转变的过程中address, write, select和 write data信号必须保持不变。从ACCESS状态退出，由从器件的 PREADY信号控制：
22
AMBA APB读传输
--有等待读传输
协议保证在额外的扩展周期时，下面的信号保持不变
地址：PADDR。 写信号：PWRITE。 选择信号：PSEL。
使能信号：PENABLE。
保护类型：PPROT。
23
AMBA APB协议规范
---AMBA PSLVERR
APB错误响应
可以用来指示APB传输错误条件。在读和写交易中，可以发 生错误条件。 在一个APB传输中，在最后一个周期内，PSEL、PENABLE
PWDATA
PSTRB
APB 桥
APB桥
写数据。当PWRITE为高时，在写周期内，外设总线桥单 元驱动写数据总线。
写选通，这个信号表示在写传输时，更新哪个字节通道。 每8个பைடு நூலகம்特位有一个写选通信号。因此，PSTRB[n]对应于 PWDATA[(8n+7):(8n)]。在读传输时，写选通不是活动的。
PREADY
PWRITE和选择信号PSEL，在PSCLK的上升沿寄存。这称为 写传输的建立周期。 T2：使能信号PENABLE和准备信号PREADY，在PSCLK的 上升沿寄存。
当确认时，PENABLE表示传输访问周期的开始。 当确认时，PREADY表示在PCLK的下一个上升沿从设备可以完成 传输。
15
无等待状态读传输 有等待状态读传输
20
AMBA APB读传输
--无等待读传输
在读传输结束以前，从设备必须提供数据。
21
AMBA APB读传输
--有等待读传输
在有等待读传输中，使用PREADY信号来添加两个周期。也可 以添加多个周期。在传输过程中也可以添加多个周期。如果在访 问周期内拉低PREADY信号，则扩展读传输。
CoreSight片上调试和跟踪解决方案）
7
AMBA协议规范 ---AMBA V4.0
AXI4协议
2009年，Xilinx 同 ARM 密切合作，共同为基于 FPGA 的高
性能系统和设计定义了 AXI4 规范。并且在其新一代可编程门阵
列芯片上采用了高级可扩展接口。
8
AMBA协议规范 ---AMBA V4.0
单时钟沿操作.
无三态实现. 更宽的数据总线配置（64/128比特）.
35
AMBA AHB规范
一个典型的AHB系统
高性能 ARM处理器
高级外设总线（Advanced Peripheral Bus,APB)
6
AMBA协议规范 ---AMBA v3.0
在2003年，ARM推出了第三个版本，AMBA3
高级可扩展接口（Advanced eXtensible Interface,AXI3或AXI
v1.0)（用于更高性能的互连）
高级高性能总线简化（Advanced High-performance Bus Lite,AHB-Lite v1.0)。 高级外设总线（Advanced Peripheral Bus，APB v1.0)。 高级跟踪总线（Advanced Trace Bus，ATB v1.0)（用于
25
AMBA APB错误响应
--写传输失败的例子
26
AMBA APB错误响应
--读传输失败的例子
27
AMBA APB错误响应
--PSLVERR映射（桥接时）
从AXI到APB