数字逻辑设计第八章第2部分
数字逻辑设计及应用课程讲稿
第一次课：课程介绍及要求一学时课程教学内容安排：第一章引论第二章数系与代码第三章数字电路第四章组合逻辑设计原理第五章组合逻辑设计实践第七章时序逻辑设计原理第八章时序逻辑设计实践第十章存储器及其在数字逻辑系统实现中的运用第十一章其他的实际问题补充内容模数转换器、数模转换器(ADC/DAC)原理及应用简介课程教学时间安排：第一章引论（计划学时数：2学时）介绍数字逻辑电路的特点、数字逻辑电路在电子系统设计中的地位、数字逻辑电路与模拟电子电路之间的关系、简单介绍EDA设计工具、VHDL语言对数字逻辑设计作用和影响。
第二章数系与代码（计划学时数：6学时）十进制、二进制、八进制和十六进制数的表示方法以及它们之间的相互转换、非十进制数的加减运算；符号数的表达格式以及它们之间的相互转换以及带符号数的补码的加减运算；BCD码、格雷码的特点，它们与二进制数之间的转换关系；简介二进制数的浮点数表达（补充）；第三章数字电路（计划学时数：4学时）作为电子开关运用的二极管、双极型晶体管、MOS场效应管的工作方式；以CMOS倒相器电路的构成及工作状态分析；逻辑电路的静态、动态特性分析，等价的输入、输出模型；特殊的输入输出电路结构：CMOS传输门、施密特触发器输入结构、三态输出结构、漏极开路输出结构；学习了解其他类型的逻辑电路： TTL,ECL等；不同类型、不同工作电压的逻辑电路的输入输出逻辑电平规范值以及它们之间的连接配合的问题。
第四章组合逻辑设计（计划学时数：10学时）逻辑代数的公理、定理，对偶关系，以及在逻辑代数化简时的作用；逻辑函数的表达形式：积之和与和之积标准型、真值表；组合电路的分析：逻辑函数表达式的产生过程及逻辑函数表达式的基本化简方法；组合电路的综合过程：将功能叙述表达为组合逻辑函数的表达形式、逻辑函数表达式的化简—函数化简方法卡诺图化简方法、使用与非门、或非门表达的逻辑函数表达式、逻辑函数的最简表达形式及综合设计的其他问题：无关项的处理、冒险问题和多输出逻辑化简的方法。
数字逻辑电路与系统设计课件
用于计数和控制时序，常用于实现定时器和分频器。
移位器
用于二进制数据的移位操作，常用于数据格式化和数据传输。
顺序脉冲发生器
用于产生一定规律的顺序脉冲信号，常用于控制电路的工作流程。
04
数字系统设计
数字系统概述
数字系统的基本概念
数字系统是指使用离散的二进制数字信号进行信息处理的系统。它主要由逻辑 门电路、触发器、寄存器、加法器等基本元件组成，具有精度高、稳定性好、 易于大规模集成等优点。
实现逻辑功能
根据状态转换图，实现相应的 逻辑功能。
确定设计目标
明确设计时序逻辑电路的目的 和要求，如实现特定的功能、 达到一定的性能指标等。
设计状态转换图
根据设计要求，设计状态转换 图，确定状态和输出。
验证设计
通过仿真或实验验证设计的正 确性和可行性。
常用时序逻辑电路
寄存器
用于存储二进制数据，常用于数据传输和数据处理。
集成化和智能化技术的发展，为数字 系统的设计带来了新的机遇和挑战。
数字系统的智能化是当前的一个重要 趋势，它使得数字系统能够具有更强 的自适应性、智能性和灵活性。
THANKS FOR WATCHING
感谢您的观看
分析输入和输出信号的逻辑关系，确定电路的功 能。
真值表和逻辑表达式
通过列出所有输入组合和对应的输出值，得到真 值表，并根据真值表推导出逻辑表达式。
3
逻辑功能描述
根据逻辑表达式或真值表，描述组合逻辑电路的 逻辑功能。
组合逻辑电路的设计
明确设计要求：确定输入和 输出信号，以及电路要实现 的功能。
根据功能要求，逐一确定每 个输入组合对应的输出值。
自底向上的设计方法
数字逻辑设计课本
数字逻辑设计课本数字逻辑设计课本「篇一」参考书（华中科技大学康华光主编第五版）第一章数字逻辑理论1.1掌握占空比的概念（04年第九题提到占空比）。
1.2掌握二进制，八进制，十进制，十六进制的相互转换关系和各自的概念，以及二进制的优点。
另外熟悉串行和并行两种传输方式，后面学到组合逻辑电路的时候可能会出把串行电路变成并行电路的题，1.3另外二进制加法和减法的运算以及原码。
反码和补码的变换，以及带符号减法运算两种方式。
后面设计加法器和减法器的时候可能会涉及到，1.4编码的那一块掌握8421码5421码2421码，能写出来，记得一年的真题中写到了要写出来这几个码，所以要掌握他们的形式，另外要知道什么是有权码，什么是无权码另外就是重点要掌握格雷码的性质和特点，并且能写出从0到15各自的格雷码形式，这是一年的考题！1.5掌握与或非三种基本的逻辑运算和符号表示，另外就是会用开关法表示与或的关系，有一年的考题三分就是这些简单的内容，而且重复会出现。
另外就是掌握与非，或非，异或，同或之间的关系和符号表示方法。
这是基础，1．6了解逻辑函数的表示方法，不用特别的看，明白即可！提到哪种方式要知道，会表示。
这一章一般都是考概念的题，不过他也是后面要学习的许多东西的基础。
掌握了才能更明白后面的一些东西，下面把考题写下，20xx 第八题第四个，20xx年第八题第一个05年的第八题第一个，06年第八题第一个08年第八题第一个07年第八题第一个第三个。
第二章2.1 掌握逻辑代数的基本形式和基本定律。
，和三个基本规则，带入规则，反演规则和对偶规则。
逻辑代数的化简方法这个重点看自己掌握程度吧，第二节就是讲的是卡诺图的化简方法，2.2卡诺图的化简方法要重点掌握，因为到后来时序逻辑电路设计的时候用的很多，所以2.1和2.2要做适量的题目，并且要多看几遍，增强印象，另外卡诺图的化简，书上只涉及到2个变量，3个变量，4个变量，你可以参考其他书，还有5个6个变量的情况一般不会出现，因为我没有看过，而且做每年的真题，也没有遇到变量很多的情况。
数字逻辑设计及应用：chap8 Sequential Logic Design Practices
Ring counter
N flip-flops: N states
Shift register counter
Many invalid state circles: Not robust !
Shift register counter
Self-correcting or starting
Q0* Q2Q1Q0
Periodic sequence generator
Chapter 8 Sequential logic design practices
Shift register
Shift register Shifting the stored data to the next flip-flop
Applications: Delay line
8-bit Register 输出使能
OE
74x374（三态输出） P692图8-10
74x374 （输出使能）
74x273 （异步清零）
CLK
74x377 （置数使能）
74x374 输出使能 8位触发器
74x373 输出使能 8位锁存器
Chapter 8 Sequential logic design practices
MSI Counters CLR_L LD_L ENP ENT OPERATION
0 0 1 0 load 1 1 0 Q 1 1 0 Q 1 1 1 1 Q+1 Input port ENP: enable for state change ENT: enable for state and RCO
LD_L ENP_L ENT_L UP/DOWN OPERATION
0
数字逻辑设计
数字逻辑设计数字逻辑设计是一门探讨数字系统设计和数字电路实现的学科。
数字逻辑设计是计算机工程师的基础知识之一，它涉及数字电路中的逻辑门、触发器、寄存器以及计数器等组件的设计和实现。
在现代科技高度发达的背景下，数字逻辑设计的重要性日益凸显。
数字逻辑设计的基本原理是利用二进制数制来表达数字信息，通过逻辑门的组合和连接，实现对数字信号的处理和控制。
在数字系统中，逻辑门包括与门、或门、非门、异或门等，它们是数字电路的基本构建模块。
通过逻辑门的组合，可以实现各种逻辑功能，例如加法、减法、乘法、除法等。
数字逻辑设计也包括时序逻辑的设计，如触发器、寄存器、计数器等，它们能够存储和处理数字信号，并实现诸如时序逻辑、状态机等功能。
数字逻辑设计的应用广泛，涵盖了各个领域。
在计算机领域，数字逻辑设计是计算机硬件系统的基础，包括中央处理器、存储器、输入输出接口等的设计和实现。
在通信领域，数字逻辑设计被应用于数字通信系统中，包括调制解调器、编解码器等的设计。
在工业控制领域，数字逻辑设计可以实现自动控制系统，提高生产效率。
在消费电子产品中，数字逻辑设计也被广泛应用，如手机、平板电脑、数码相机等设备，都离不开数字逻辑设计的支持。
在数字逻辑设计中，要注重设计的效率和可靠性。
设计过程中需要考虑系统的性能、功耗、面积等方面的要求，以及系统的稳定性和可靠性。
数字逻辑设计师需要具备扎实的逻辑思维能力和数学功底，熟悉常用的数字逻辑设计工具和技术，能够灵活运用各种逻辑门和触发器设计复杂的数字系统。
总的来说，数字逻辑设计是一门重要的学科，它在现代科技发展中起着关键作用。
掌握数字逻辑设计的基本原理和方法，有助于培养学生的逻辑思维能力和创新能力，为他们未来的学习和工作打下良好的基础。
希望本文能够帮助读者更好地了解数字逻辑设计的基本概念和应用领域。
数字逻辑第8章
a0=f(0,0,C)
a2=f(1,0,C)
a0=f(0,0,C) a1=f(0,1,C) a2=f(1,0,C) a3=f(1,1,C)
a0 a1 a2 a3
4路 路 选择 器 x0 x1 X0=A
f
x1=B
用多路选择器实现逻辑函数的步骤
1）确定选用几路选择器 ）
－ 变量n， 变量 ， 选择器 2 n－1
0 1 2 3
4 5 6 7 8 9 10 11 12131415
B3
G3=∑(5, 6, 7, 8, 9) G2=∑(1, 2, 3, 4, 9)
B3 B2 B2
G1=∑(0, 3, 4, 7, 8) G0=∑(0, 2, 4, 6, 8)
B1 B1 B0 B0
G3 G2 G1 G0
利用ROM可以实现组合线路的设计 可以实现组合线路的设计 利用 确定输入输出变量
WE
D4D3D2D1S4 S3 S2 S1 RAM的组成框图 的组成框图
8.33用ROM实现组合逻辑 用 实现组合逻辑 ROM的组成原理 的组成原理
Vcc 0 0
A1 A0
W0 W1W2 W3 A1 A1 A0 A0 m0 m1 m2 m3 与阵列
或阵列 D3 D2 D1 D0
（ ， ） D3 D3=∑（1，3） D2 D2=∑（0，2，3 ） （ ， ， D1 D =∑（1，2，3） （ ， ， ）
地址总线k 地址总线 数据总线n位 数据总线 位
cpu
READ WRITE 准备好了信号
2k 字 n位/字 位字 主存
四、存储器的结构 存储体 D C B A 地 址 缓 冲 译 码 器 x0 16个存储单元 个存储单元 每个单元由若干存储元件构成
数字逻辑电路王秀敏第8章7.10
数字逻辑电路王秀敏第8章7.10第⼋章检测题⼀、可以⽤来暂时存放数据的器件叫寄存器。
⼆、移位寄存器除寄存数据功能外，还有移位功能。
三、某寄存器由D触发器构成，有4位代码要存储，此寄存器必须由 4 个触发器构成。
四、⼀个四位⼆进制加法计数器，由0000状态开始，问经过18个输⼊脉冲后，此计数器的状态为 0010 。
五、n级环形计数器的计数长度是n，n级扭环形计数器的计数长度是2n。
六、集成计数器的模值是固定的，但可以⽤清零法和置数法来改变它们的模值。
七、通过级联⽅式，把两⽚4位⼆进制计数器74161连接成为8位⼆进制计数器后，其最⼤模值是 256 ；将3⽚4位⼗进制计数器74160连接成12位⼗进制计数器后，其最⼤模值是4096 。
⼋、设计模值为38的计数器⾄少需要 6 个触发器。
习题[题8.1] 试画出⽤2⽚74LS194A 组成8位双向移位寄存器的逻辑图。
74LS194A 的功能表见表8.1.4。
解：电路逻辑图如图A8.1所⽰图A8.1[题8.2] 图P8.2所⽰电路是⽤8选1数据选择器74LS151和移位寄存器CC40194组成的序列信号发⽣器。
试分析在C P 脉冲作⽤下电路的输出序列信号（Y ）。
图P8.2解：74LS194A 组成3位扭环形计数器210Q Q Q :000→001 →011 →111 →110 →100 →000,因此74LS151输出013764Y D D D D D D …=111100…。
[题8.3] 分析图P8.3的计数器电路，画出电路的状态转换图，说明这是多少进制计数器。
⼗六进制计数器74161的功能表如表8.2.2所⽰。
图P8.3解：采⽤同步预置数法，31LD Q Q =。
计数器起始状态为0011，结束状态为1010，所以该计数器为⼋进制加法计数器。
状态转换图略。
[题8.4] 分析图P8.4的计数器电路，说明这是多少进制的计数器，并画出电路的状态转换图。
⼗进制计数器74160的功能表如表8.2.6所⽰。
数字电子技术基础第8章可编程逻辑器件
数字电子技术基础第8章可编程逻辑 器件
PLD是70年代发展起来的新型逻辑器件，是一种通用大规模 集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方 法设计所需功能的数字系统。相继出现了ROM、PROM、PLA、 PAL、GAL、EPLD和FPGA等，它们组成基本相似。
数字电子技术基础第8章 可编程逻辑器件
2020/11/21
数字电子技术基础第8章可编程逻辑 器件
传统的逻辑系统，当规模增大时 （SSI MSI)
焊点多，可靠性下降 系统规模增加成本升高 功耗增加 占用空间扩大
连接线与点增多 抗干扰下降
数字电子技术基础第8章可编程逻辑 器件
从逻辑器件的功能和使用方法看，最初的逻辑器件全部采用标准通用 片，后来发展到采用用户片和现场片。
通用片的功能是器件厂制造时定死的，用户只能拿来使用而不能改变 其内部功能。
通用片有门、触发器、多路开关、加法器、寄存器、计数器、译码器 等逻辑器件和随机读写存储器件。
用户片是完全按用户要求设计的VLSI器件。它对用户来讲是优化的， 但是设计周期长，设计费用高，通用性低，销售量少。用户片一般称为专 用集成电路(ASIC)，但是它也向通用方向发展。
PROM----可编程存储器
P
PLA----可编程逻辑阵列
L
PAL----可编程阵列逻辑
D
GAL----通用可编程阵列逻辑
FPGA----现场可编程门阵列
ispLSI----在系统可编程大规模集成电路
数字电子技术基础第8章可编程逻辑 器件
1.与固定、或编程： 与阵列全固定，即全译码；ROM和PROM
数字电子技术基础第8章可编程逻辑 器件
数字逻辑设计第八章(第2部分)
类似，可以用计数器和数据选择器产生 “1000”、“111000”等序列信号
整理ppt
17
3.3 用移位寄存器实现序列发生器
一. 用分立的D触发器构成移位寄存器实现序列发生器 二. 用MSI移位寄存器（74X194）实现序列发生器
步骤： 1）设序列信号的长度为L，则要求移位寄存器的位数n 满足条件：
1000 1100 1110 1111
整理ppt
5
• 利用扭环计数器构成“11110000”序列发生器
—— 注意自校正（Johnson计数器 ） +5V
74x194
CLOCK
CLK
RESET_L
CLR
S1
S0
LIN
D
QD
Q0
C
QC
Q1
任何一位Q输出（如
B
QB
Q2
Q0）都可以实现
A
QA
Q3
“11110000”序列。
3.2 用计数器和数据选择器构成序列信号发生器
例：产生一个8位的序列信号 00010111
CLOCK
+5V
74x163
CLK
CLR
LD
ENP
ENT
A
QA
B
QB
C
QC
D
QD
RCO
74x151
0 EN
A B C
D0 D1 D2
Y Y
D3
D4
+5V
D5 D6
D7
序列 信号 输出
数据选择器74x151的输入D0-D7接成00010111。计数器74x163 接成 0-7计数，并连接到74x151的选择整理输pp入t 端CBA，以选择74x151的16 D0-D7作为输出，从而产生所需序列。
数字电路习题-第八章
例题 8.1 分析例题 8.1 图（a）所示脉冲电路的工作原理，设门电路均为TTL电路，其阈值 电压为UTH；设二极管的导通电压为UD。说明电路的功能，画出电路的电压传输特性。
G1
1
G2
uI
&
uO UOH
&
D
uO
UOL
G3 G3
O UTH-UD UTH
uI
（a）
（b）
例题 8.1 图
引脚名称 TR TH R
表 8.1 5 5 5 集成定时器引 脚 名 称 及 功 能
功能
引脚名称
低电平触发
OUT
高电平触发
D
复位端
CO
功能 输出端 放电端 控制电压端
555 集成定时器的功能如表 8.2 所示。
TH(6) ×
>2 UDD/3 <2 UDD/3 <2 UDD/3
TR(2) × ×
> UDD/3 < UDD/3
三、考核题型与考核重点
1. 概念与简答 题型 1 为填空、判断和选择； 题型 2 为叙述基本概念与特点。 建议分配的分数为 2～4 分。 2. 综合与设计 题型 1 根据已知脉冲电路，分析其工作原理，画出电路中各关键点的信号波形以及输出波 形的参数计算等； 题型 2 根据需要选择合理的脉冲电路； 题型 3 分析在应用系统中脉冲电路的作用。 建议分配的分数为 5～10 分。
进行，uC逐渐升高，当uC≥uI时，uO由高电平变为低电平，⑦引脚导通。 电容放电，电 容 C经 过 ⑦引脚放电，放电时间常数τ放=R2C，随着放电过程的进行，uC逐
渐下降，当下降到uC≤uI/2 时，uO由低电平变为高电平，⑦引脚截止。 电容再次充电，电 路 重 复 上 述 过 程 ，进 入 下 一 个 周 期 ，电 路 输 出 周 期 性 的 矩 形 脉 冲 。
精品课件-数字逻辑简明教程(江小安)-第8章
G3 (8,9,10,11,12,13,14,15) G2 (4,5,6,7,8,9,10,11) G1 (2,3,4,5,10,11,12,13) G1 (1,2,5,6,9,10,13,14)
第八章 半导体存储器和表可编程逻辑器件 (3)画出四位二 8
-
进制码转换为格雷
随机存取存储器RAM正常工作时可以随时写入或读出信息， 但断电后器件中的信息也随之消失，因此也称为易失性存储器。 RAM又可分为静态存储器SRAM(StaticRandomAccessMemory)和 动态存储器DRAM(DynamicRandomAccessMemory)两类。DRAM的 存储单元结构非常简单，其集成度远高于SRAM，但它的存取速 度不如SRAM快。
D3 A1A0 A1 A0 A1A0 A1 A0 m0 m1 m2 m3 D2 A1 A0 A1A0 m0 m3 D1 A1A0 m2 D0 A1A0 A1 A0 m1 m3
第八章 半导体存储器和可编程逻辑器件 可见，用ROM实现组合逻辑函数时，将逻辑函数的输入变量
第八章 半导体存储器和可编程逻辑器件 表8－1 图8－2ROM的数据表
第八章 半导体存储器和可编程逻辑器件 8.1.2 ROM在组合逻辑设计中的应用
用ROM实现组合逻辑的基本原理可从“存储器”和“与或
从存储器的角度看，只要把逻辑函数的真值表事先存入 ROM，便可用ROM实现该函数。例如，在表8－1中，将输入地 址A1A0视为输入变量，而将D3、D2、D1、D0视为一组输出逻辑 变量，则D3、D2、D1、D0就是A1、A0的一组逻辑函数:
第八章 半导体存储器和可编程逻辑器件 图8－5 熔丝型PROM的存储单元
第八章 半导体存储器和可编程逻辑器件 图8－6 PN结击穿型PROM的存储单元
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
111
D0
所以，Q2输出的序列即为1101。
Q1Q0 Q2 00 01 11 10 0 d d 1 d 1 d 1
0 0
D0 = Q2’+ Q1’
例：产生一个4位的序列信号 1101
3）检察自启动，无用状态的转换见上面状态图中的红色区 域，可见它们是有效循环圈的分支，因此电路是自启动的。
D0
状态图：Q2Q1Q0 Q1Q0 Q2 00 01 11 10 0 d d 1 0 d 0 110 111 101
A
QD QC QB QA
Z Z
B
1. 移位寄存器和逻辑门实现序列检测功能
设计一个1011串行序列检测电路，当电路检测到 利用移位寄存器实现 74x194
CLOCK RESET_L +5V CLK CLR S1 S0 LIN D C B A RIN
输入A 连续出现1011，
输出Z为1。
A
QD QC QB QA
2. 用移位寄存器和逻辑门电路设计序列检测器
3. 用移位寄存器和译码器设计序列检测器
1. 移位寄存器和逻辑门实现序列检测功能
例题：设计一个110串行序列检测电路， 利用移位寄存器实现 74x194
CLOCK RESET_L +5V CLK CLR S1 S0 LIN D C B A RIN
当电路检测到 输入A 连续出现110 时， 输出Z为1
可见，这四个状态各不相同，所以3位的移位寄存器合适。
例：产生一个4位的序列信号 1101
2）电路的状态转换表： 原状态 新状态 Q2Q1Q0 Q2*Q1*Q0* D0=Q0* 1 1 0 1 1 0 1 1 0 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 1 0 状态图：Q2Q1Q0 110 101 011
Z Z
类似，可以设计“100”、“111”、“1110”等序列监测 器。
2. 移位寄存器和译码器实现序列检测功能
设计一个110串行序列检测电路， 74x194
CLOCK RESET_L +5V CLK CLR S1 S0 LIN D C B A RIN
+5V
74x138 G1 G2A G2B
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
3.1
利用D触发器设计一个110100序列信号发生器
1、画状态转换图
时序电路的不同状态表示输出序列中不同位。设输出信号为Y。 S0
Y=1
S1
Y=1
S2
Y=0
S5
Y=0
S4
Y=0
S3
Y=1
2、状态编码
000~101 表示 S0 ~ S5
3.1
利用D触发器设计一个110100序列信号发生器
3、列状态转换输出表
010 100 001 000
1 d
1
011
D0 = Q2’+ Q1’
例：产生一个4位的序列信号 1101
4）电路图 D0 = Q2’+ Q1’= (Q2 · Q1)’
D0
D
Q
Q0
D
Q
Q1
D
Q
Q2
CK Q
CK Q
CK Q
CLOCK
补充：序列检测器
1. 用触发器（D、JK）设计序列检测器（见第7章的例题）
4）再根据状态图画出左移时最低位输入的卡诺图，求出其表达式。 如果有无关项，还要求检察电路的自启动能力。 移位寄存器的某位输出即为所要求的序列信号。
3.3.1用D触发器构成的移位寄存器实现序列信号发生器
例：产生一个8位的序列信号 00010111 解：因为序列长度为8，所以至少需要3个D触发器构成左移的移位 寄存器。 状态图：Q2Q1Q0 000 100 001 110 010 111 101 011
3.1
利用D触发器设计一个110100序列信号发生器
5、检查电路的自启动能力
000 101 电路是自启动的. 001 100
010
011
111
6、得到电路图(略)
110
3.2 用计数器和数据选择器构成序列信号发生器
方法：
1）如果序列长度为L，则将计数器接成 L进制的计数
器：“n1— n1+L”( 置数法或清零法）
3.2 用计数器和数据选择器构成序列信号发生器
例：产生一个8位的序列信号 00010111 +5V
CLOCK 74x163 CLK CLR LD ENP ENT A B C D 74x151
0
EN A B C
QA QB QC QD RCO
+5V
D0 D1 D2 D3 D4 D5 D6 D7
Y Y
序列 信号 输出
Q0
D
Q
Q1
D
Q
Q2
CK Q
CK Q
D0 = Q2·Q1’·Q0 + Q2’·Q1 + Q2’·Q0’
3.3.2 用移位寄存器74X194构成序列信号发生器
例：产生一个8位的序列信号 00010111 状态图：用74x194的低3位输出QBQCQD 000 100 001 110 010 111 101 011
EN
A B C
D0 D1 D2 D3 D4 D5 D6 D7
Y Y
序列 信号 输出
数据选择器74x151的输入D0-D5接成110100。计数器74x163 接成 0-5计数，并连接到74x151的选择输入端CBA，以选择74x151的 D0-D5作为输出，从而产生所需序列。
例：产生一个6位的序列信号 110100 （清零法）
* Q* Q* Q2Q1Q0 Q2 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 Y
1 1 0 1 0 0
3.1
利用D触发器设计一个110100序列信号发生器
4、得到激励方程和输出方程
Q0* Q Q 1 0 00 01 Q2 0 1 1 1 d D0=Q0’ Q1* Q Q 1 0 00 01 Q2 0 1 1 d
+5V
QD QC QB QA
Q0 Q1 Q2
例：产生一个4位的序列信号 1101
解：1）因为序列长度为4，所以先选择2位的左移移位寄存器 （即，2个D触发器）。 11 10 状态图：Q1Q0
11
01
可见，这四个状态中有两个状态相同，所以2位的移位寄存器 不合适。下面选择3位的移位寄存器，重新画出状态图为： 状态图：Q2Q1Q0 110 111 101 011
任何一位Q输出（如Q0）都可 以实现“1000”序列。
2. 用扭环计数器设计“11110000” 序列发生器
CLK Q0 Q1
Q2
Q3 0000 1000 0001 1100 0011 1110 0111 有效圈 1111
• 利用扭环计数器构成“11110000”序列发生器
—— 注意自校正（Johnson计数器 ） +5V
11 10 1 d
11 10 1 d
D1=Q2’Q1’Q0+Q1Q0’
3.1
利用D触发器设计一个110100序列信号发生器
Q2* Q Q 1 0 00 01 Q2 0 1 1
11 10
1 d d
Y
Q1Q0 00 01 Q2
11 10 1 d d
0
1
1
1
D2=Q2Q0’+Q1Q0
Y=Q2’Q1’+Q1Q0
CLOCKБайду номын сангаас
74x163 CLK CLR LD ENP ENT A B C D 74x151
+5V
0 +5V
QA QB QC QD RCO
EN
A B C D0 D1 D2 D3 D4 D5 D6 D7
Y Y
序列 信号 输出
数据选择器74x151的输入D0-D5接成110100。计数器74x163 接成 0-5计数，并连接到74x151的选择输入端CBA，以选择74x151的 D0-D5作为输出，从而产生所需序列。
2）将数据选择器的数据输入“Dn1— D
产生序列的信号。
n1+L”接成要
3）将计数器的输出端接到数据选择器的地址输入端。
例：产生一个6位的序列信号 110100 （置数法） +5V
CLOCK 74x163 74x151
CLK CLR LD ENP ENT A B C D
0 +5V
QA QB QC QD RCO
一. 用分立的D触发器构成移位寄存器实现序列发生器 二. 用MSI移位寄存器（74X194）实现序列发生器 步骤：
1）设序列信号的长度为L，则要求移位寄存器的位数n 满足条件：
2 n≥L
2）首先选择满足此条件的最小值 N1，根据数据左移，画出状态图 （序列信号的长度为L，则画出的状态图中一定有L个状态），检查 状态图中的L 个状态是否两两不同，如果是，则N1可用，进入步骤 4）；否则进行步骤3）。
4.用线性反馈移位寄存器计数器设计最大长度的序列
1. 顺序脉冲发生器（1000…0类序列）
CLK Q0 Q1 Q2 Q3
0001
1000
0100
0010
有效状态
• 利用环形计数器器构成“1000”序列发生器
—— 注意自校正（环形计数器 ）
1000
0001
CLOCK
0100
0010
有效状态
Q0 Q1 Q2 Q3
补充：序列信号发生器 （sequence generator)