数字锁相环ADF4351原理详解与合成频率源的设计

数字锁相环ADF4351原理详解与合成频率源的设计

 摘要：以数字锁相环ADF4351和Xilinx公司的Spartan-6系FPGA为主要元件设计了一个合成频率源。重点讨论了ADF4351的工作原理、两者之间的SPI通信过程、电路板的设计过程，并给出了关键的控制代码和性能测试结果。该频率源具有结构简单、成本低廉、代码占用资源少、易于维护和升级等特点，在100~700 MHz的宽频范围内可输出SFDR为40 dB左右的稳定波形。

 0 引言

 合成频率源的研究始于上世纪70年代初，它具有频率稳定度高、频谱纯、相位噪声低等优点[1]，但由于技术难度高导致造价较为昂贵[2]。随着集成VCO式的锁相环芯片的出现，小型合成频率源的设计成为可能。本文旨在以ADF4351和XC6SLX9为主要部件，以ADISimPLL和Xilinx ISE为辅助，设计一个简便、低成本的合成频率源。

1 锁相环简介

 锁相环（Phase-locked Loops，PLL）是以鉴相器（Phase Frequency