集成电路实用工艺复习资料
集成电路制造工艺复习总结
集成电路制造工艺复习总结主要内容一集成电路制造工艺概况二. 晶体生长和晶片的制备三. 外延工艺四. 氧化工艺五. 掺杂工艺六. 光刻工艺七. 腐蚀工艺八. 金属化工艺九. 组装和封装工艺十. 微加工技术在其它领域的应用为什么采用硅作为集成电路的材料，而不用锗？1.锗的漏电流大（原因:锗的禁带宽度小, 0.66eV)。
2.硅器件工作温度高(150℃),锗为100℃。
3.易生长高质量的氧化硅，氧化锗会水解。
4.锗的本征电阻率为47 •cm，不能用于制造高击穿电压的整流器件，硅的本征电阻率为230000 •cm。
5.电子纯锗的锗成本是纯硅的十倍。
单晶硅的晶向与性质1.（111）面2.原子面密度最高，生长容易，3.氧化速度快4.（100）面5.二氧化硅界面缺陷密度低6.表面迁移率高7.实际晶向的选择取决于器件设计的考虑8.双极电路－（111）9.MOS电路－（100）硅的整形1.硅锭2.外部研磨i.直径磨削ii.磨主面（基准面）和第二平面（辅助面）3.切成大圆片4.腐蚀5.抛光硅热氧化设备与二氧化硅膜质量控制常规热氧化方法1.干氧氧化：Si+O2:高温加热热氧化速率取决于氧原子在二氧化硅中的扩散速率，温度越高、扩散越快，二氧化硅层越厚。
特点：结构致密、干燥性和均匀性好、钝化效果好、掩蔽性能好，但总体反应速率慢；2.水汽氧化：Si+H2O:高纯水、高温加热由于水汽的进入，使氧化膜结构疏松，反应速率加快。
所需水蒸气由高纯去离子水汽化或氢氧化合而成。
特点：反应速率快—水在二氧化硅中的平衡浓度大于氧气；结构疏松，含水量大，掩蔽性能不好，目前很少使用常规热氧化方法1.湿氧氧化：Si+H2O+O2:氧气携带去离子水产生的水蒸气（95-98℃）、高温加热；特点：介于干氧和水汽氧化之间，实际应用时，常采用干氧-湿氢氧合成氧化：H2：O2=2：1 氧气须过量；2.高纯氢-氧反应生成水，水汽化后与氧气一同参与反应。
优点：膜质量好、均匀性好，但安全性控制较复杂。
硅集成电路复习提纲(最终版)
集成电路工艺基础复习绪论1、Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
2、特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
3、提拉法（CZ法，切克劳斯基法）和区熔法制备硅片：答：区熔法制备的硅片质量更高，因为含氧量低。
目前8英寸以上的硅片，经常选择选择CZ法制备，因为晶圆直径大。
4、MOS器件中常使用什么晶面方向的硅片，双极型器件呢？答：MOS器件：<100> Si/SiO2界面态密度低；双极器件：<111>的原子密度大，生长速度快，成本低。
氧化1、sio2的特性二氧化硅对硅的粘附性好，化学性质比较稳定，绝缘性好2、sio2的结构，分为结晶形与不定形二氧化硅3、什么是桥键氧和非桥键氧连接两个Si-o四面体的氧称为桥键氧；只与一个硅连接的氧称为非桥键氧。
4、在无定形的sio2中，si、o那个运动能力强，为什么？氧的运动同硅相比更容易些；因为硅要运动就必须打破四个si-o键，但对氧来说，只需打破两个si-o键，对非桥键氧只需打破一个si-o键。
5、热氧化法生长sio2过程中，氧化生长的方向是什么？在热氧化法制备sio2的过程中，是氧或水汽等氧化剂穿过sio2层，到达si-sio2界面，与硅反应生成sio2，而不是硅向sio2外表面运动，在表面与氧化剂反应生成sio26、Sio2只与什么酸、碱发生反应？只与氢氟酸、强碱溶液发生反应7、杂质在sio2中的存在形式，分别给与描述解释，各自对sio2网络的影响能替代si-o四面体中心的硅，并能与氧形成网络的杂志，称为网络形成者；存在于sio2网络间隙中的杂志称为网络改变者。
8、水汽对sio2网络的影响水汽能以分子态形式进入sio2网络中，并能和桥键氧反应生成非桥键氢氧基，本反应减少了网络中桥键氧的数目，网络强度减弱和疏松，使杂志的扩散能力增强。
9、为什么选用sio2作为掩蔽的原因，是否可以作为任何杂质的掩蔽材料为什么？10、制备sio2有哪几种方法？热分解淀积法，溅射法，真空蒸发法，阳极氧化法，化学气相淀积法，热氧化法等。
半导体集成电路工艺 复习
第一次作业：1，集成时代以什么来划分？列出每个时代的时间段及大致的集成规模。
答：类别时间数字集成电路模拟集成电路 MOS IC 双极ICSSI 1960s前期MSI 1960s~1970s 100～500 30～100LSI 1970s 500～2000 100～300 VLSI 1970s后期~1980s后期 >2000 >300 ULSI 1980s后期~1990s后期GSI 1990s后期~20世纪初SoC 20世纪以后2，什么是芯片的集成度？它最主要受什么因素的影响？答：集成度：单个芯片上集成的元件（管子）数。
受芯片的关键尺寸的影响。
3，说明硅片与芯片的主要区别。
答：硅片是指由单晶生长，滚圆，切片及抛光等工序制成的硅圆薄片，是制造芯片的原料，用来提供加工芯片的基础材料；芯片是指在衬底上经多个工艺步骤加工出来的，最终具有永久可是图形并具有一定功能的单个集成电路硅片。
4，列出集成电路制造的五个主要步骤，并简要描述每一个步骤的主要功能。
答：晶圆(硅片)制备(Wafer Preparation)；硅(芯）片制造(Wafer Fabrication)：在硅片上生产出永久刻蚀在硅片上的一整套集成电路。
硅片测试/拣选(Die Test/Sort)：单个芯片的探测和电学测试，选择出可用的芯片。
装配与封装(Assembly and Packaging)：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。
成品测试与分析（或终测） (Final Test)：对封装后的芯片进行测试，以确定是否满足电学和特性参数要求。
5，说明封装的主要作用。
对封装的主要要求是什么。
答：封装的作用：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。
主要要求：电气要求：引线应当具有低的电阻、电容和电感。
集成电路工艺考试题
一、名词解释（1）化学气相沉积：化学气体或蒸气和晶圆表面的固体产生反应，在表面上以薄膜形式产生固态的副产品，其它的副产品是挥发性的会从表面离开。
（2）物理气相沉积：“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体;b.生长材料的蒸汽经过一个低压区域到达衬底;c.蒸汽在衬底表面上凝聚，形成薄膜(3)溅射镀膜：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。
(4)蒸发镀膜：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。
(5)替位式扩散：占据晶格位置的外来原子称为替位杂质。
只有当替位杂质的近邻晶格上出现空位，替位杂质才能比较轻易地运动到近邻空位上(6)间隙式扩散：间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。
(7)有限表面源扩散：扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。
(8)恒定表面源扩散：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。
(9)横向扩散：由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。
当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。
假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。
(10)保形覆盖：保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。
二、简述题1、简述两步扩散的含义与目的。
答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。
集成电路工艺期中复习
绪论：基本概念：微电子：●微电子学是一门综合性很强的边缘学科涉及了固体物理学、量子力学、热力学与统计物理学、材料科学、电子线路、信号处理、计算机辅助设计、测试与加工、图论、化学等多个学科●微电子学是一门发展极为迅速的学科，高集成度、低功耗、高性能、高可靠性是微电子学发展的方向●微电子学的渗透性极强，它可以是与其他学科结合而诞生出一系列新的交叉学科，例如微机电系统(MEMS)、生物芯片等⏹微电子学——微型电子学⏹核心——集成电路集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。
集成度：每块集成电路芯片中包含的元器件数目。
集成电路分类：按器件结构类型分类：⏹双极集成电路：主要由双极晶体管构成❑NPN型双极集成电路❑PNP型双极集成电路⏹金属-氧化物-半导体(MOS)集成电路：主要由MOS晶体管(单极晶体管)构成❑NMOS❑PMOS❑CMOS(互补MOS)⏹双极-MOS(BiMOS)集成电路：同时包括双极和MOS晶体管的集成电路为BiMOS集成电路，综合了双极和MOS器件两者的优点，但制作工艺复杂按集成电路规模分类：⏹小规模集成电路(Small Scale IC，SSI)⏹中规模集成电路(Medium Scale IC，MSI)⏹大规模集成电路(Large Scale IC，LSI)⏹超大规模集成电路(Very Large Scale IC，VLSI)⏹特大规模集成电路(Ultra Large Scale IC，ULSI)⏹巨大规模集成电路(Gigantic Scale IC，GSI）第一章半导体材料的主要特点：1.电阻率ρ:电阻率可在很大范围内变化 2.负电阻温度系数： 3.整流效应 4.光电导效应 5. 光生伏特效应 硅的晶体结构：金刚石结构硅单晶材料的加工制造过程：(一) 单晶硅的切割1 切断：目的是切除单晶硅棒的头部、尾部及超出客户规格的部分，将单晶硅棒分段成切片设备可以处理的长度2 直径滚磨：把不均匀的直径变得均匀一致3 晶体定向定面、电导率和电阻率的检查1）检查是否得到所需要的晶向晶面2）检查半导体被掺杂后的电导率，以保证掺杂类型的正确。
集成电路复习知识点
填空题：1.集成电路的加工过程主要是三个基本操作，分别是：2.MOS极与衬底之间形成的电场，在半导体表面形成3. 用CMOS电路设计静态数字逻辑电路，如果4. MOS5. CMOS集成电路是利用CMOS集成电路。
在P型衬底上6.7. 1947并因此获得了1956年的诺贝尔物理学奖，1958年并获得2000年诺贝尔物理学奖。
8.静态CMOS逻辑电路中，一般PMOS NOMS电压；NMOS下拉网络的构成规律是：NMOS NMOS操作；PMOS上拉网络则是按对偶原则构成，即PMOS联实现与操作。
9.集成电路中非易失存储器包括三种，10. CMOSPd耗Ps。
13.判断题：1．N阱CMOS工艺是指在N阱中加工NMOS的工艺。
（ ）2. 非易失存储器就是只能写入，不能擦除的存储器。
（ ）3. 用二极管在电路中防止静电损伤就是利用二极管的正向导电性能。
（√）4. DRAM在存储的过程中需要刷新以保持所存储的值。
（√）5. MOS晶体管与BJT晶体管一样，有三个电极。
（ ）6.为保证沟道长度相同的PMOS管和NMOS 等效导电因子相同，PMOS管的沟道宽度一般比NMOS管的大。
（ ）7. 集成电路是以平面工艺为基础，经过多层加工形成的。
（√）8. 非易失存储器就是只能写入，不能擦除的存储器。
（ ）9. DRAM在存储的过程中需要刷新以保持所存储的值。
（√）10.用于模拟集成电路设计的SPICE模型中的“SPICE”是Simulation Program with Integrated Circuit Emphasis的缩写。
（√）11. N阱CMOS工艺是指在N阱中加工NMOS的工艺。
（ ）12.ESD保护的定义为：为防止静电释放导致CMOS集成电路失效所采取的保护措施。
（√）13.用二极管在电路中防止静电损伤就是利用二极管的正向导电性能（√）简答题:1. 请画图并解释N 阱CMOS 结构中的闩锁效应。
2. 假设有两个逻辑信号A 、B ，在某状态下A 的上升沿先于B 的上升沿到达图1所示电路，为了使电路得到最好的瞬态特性，请在图1中标注出A 、B 接入方法，并解释其原因。
集成电路工艺基础复习重点
填空1、集成电路的概念Integrated Circuit，缩写IC通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定的电路或系统功能。
---IC：制作在一个单晶片上的微型半导体电子线路2、集成电路中常用到的材料半导体衬底，基本原件等绝缘体绝缘层，掩膜，钝化层导体多晶硅-电极，连线，电阻等金属-互连，接触等3、晶体缺陷及分类晶体中某些格点上的周期性被破坏。
影响晶体的力学、热学、电学、光学等方面的性质。
原生缺陷在晶体生长过程中形成的缺陷。
有宏观缺陷和微观缺陷，包括：孪晶、裂纹、夹杂、位错、小角度晶界、微缺陷、空位团和微沉积等。
诱生缺陷（二次缺陷）在器件制备过程中产生的缺陷。
常见的有氧化层错、滑移位错和失配位错。
硅中的缺陷从结构上可分为四种点缺陷空位、填隙原子等引起的晶格周期性的破坏，发生在一个或几个晶格常数的限度范围内的缺陷。
如：空位、填隙原子。
线缺陷晶格周期性的破坏发生在晶体内部一条线的周围邻近的缺陷。
如位错(刃位错、螺旋位错、混合型位错)面缺陷原子层的排列发生错误而出现的缺陷。
如：层错微缺陷缺陷的线度大于点缺陷、而小于线缺陷或面缺陷的缺陷。
包括杂质微缺陷和结构微缺陷。
4、单晶硅的制备方法及各自特点5、大直径wafer的优势6、平面工艺具体包括那些工序，核心是什么7、双极型IC的基本制作工艺分类8、隔离的目的及方法9、MOS制备工艺分类及各自特点10、Bi-CMOS有哪几类工艺？各自有什么优缺点？11、薄膜种类及制备技术12、SiO2的生长方法13、实际生产中采用什么热氧化法，热氧化时加入HCl气体的主要作用；14、影响氧化物生长的因素有？15、氧化诱生堆垛层错产生的问题及解决方法16、退火的目的，快速热处理的优点17、氧化膜的质量表现在哪些方面18、氧化膜厚度的测量方法有哪些19、外延的定义及分类20、物理气相淀积方法热氧化过程中的杂质堆积与杂质耗尽；21、光刻的目的22．光刻要求23、光刻胶的基本化学组成24、光刻掩膜版有哪些，掩膜版主要分为两个组成部分25、光刻对准曝光的发展经历了哪五个阶段26、曝光有哪两大类，具体又有什么。
集成电路工艺原理相关试题
集成电路工艺原理相关试题一、选择题1.集成电路工艺的发展历经了以下哪几个阶段？ A. 自由扩散阶段、光刻成型阶段、微影速度阶段 B. 预扩散台阶、纳米光刻阶段、电子束曝光阶段C. 扩散二极管阶段、光刻馏分阶段、微影速度阶段 D. 电子束曝光阶段、分子束曝光阶段、纳米光刻阶段2.下列哪种是集成电路工艺中常用的掩模技术？ A. 仰视照相法 B. 紫外光刻法 C. 照相法 D. 磁控溅射法3.集成电路工艺中的光刻成像的基本过程包括哪些步骤？ A. 刻蚀、扫描、照射 B. 曝光、显影、清洗 C. 感光、曝光、显影 D. 感光、曝光、刻蚀4.下列哪种材料不适合用于集成电路的制作？ A. 硅 B. 铝 C. 铜 D. 锡5.集成电路工艺中的扩散过程是指什么？ A. 材料中杂质的扩散 B. 将电路图案转移到硅片上的象限 C. 利用高温使材料的原子迁移 D. 利用光照使光刻胶产生化学反应二、填空题1.集成电路工艺中，常用的曝光技术是将光照射在待制作电路上，通过光刻胶对光进行控制，达到光刻胶的显影，从而得到所需的图形。
2.集成电路工艺中，光刻胶的主要组成是聚合物和光敏剂。
3.集成电路中的 MOSFET 制作过程中，常用的氧化物层材料是SiO2。
4.集成电路中，扩散过程会引入适量的杂质，以改变材料的导电性能。
5.集成电路工艺中，常用的金属导线材料是铝。
三、简答题1.请简要介绍集成电路工艺中的光刻成像过程。
光刻成像是集成电路工艺中常用的掩模技术之一，其基本过程包括：–感光：在待制作电路表面涂上一层光刻胶，将器件图形的反转图案转移到光刻胶上。
–曝光：将待制作电路与光刻胶一起暴露在紫外光下，通过光刻胶中的光敏剂吸收光能而发生化学反应，使得光刻胶的物理和化学性质发生变化，在胶层上形成图形。
–显影：通过将光刻胶浸泡在显影液中，溶解未暴露于光的部分，得到所需的图形。
2.集成电路中的扩散过程是指什么？请简要描述扩散过程的基本原理。
电子与通信技术：集成电路工艺原理考试资料(题库版)
电子与通信技术：集成电路工艺原理考试资料（题库版）1、问答题简述引线框架材料？正确答案：引线框架作为集成电路的芯片载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关（江南博哥）键结构件，它起到了和外部导线连接的桥梁作用。
引线框架材料的要求为：热匹配，良好的机械性能，导电、导热性能好，使用过程无相变，材料中杂质少，低价，加工特性和二次性能好。
2、问答题简述MCM的概念、分类与特性？正确答案：概念：将多块半导体裸芯片组装在一块布线基板上的一种封装。
分类：MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM。
特性：尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB板设计简化、提高圆片利用率、降低投资风险。
可大幅度提高电路连线密度，增加封装效率；可完成轻、薄、短、小的封装设计；封装的可靠性提升。
3、问答题矩形片式电阻由哪几部分组成？各部分的主要作用是什么？正确答案：基板：基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。
一般基板的材科多采用高纯度的（96%）AL203陶瓷。
其工艺要求表面平整、划线准确，以确保电阻、电极浆料印制到位。
电极：片式电阻器一般都采用三层电极结构，最内层的是内层电极，它是连接电阻体位于中间层的是中间电极，它是镀镍（Ni）层，也被称为阻挡层，其主要作用是提高电阻器在焊接时的耐热性，避免造成内层电极被溶蚀。
位于最外层的是外层电极，它也被称为可焊层，该层除了使电极具有良好的可焊性外，还可以起到延长电极保存期的作用。
通常，外层电极采用锡一铅（S。
-PB.合金电镀而成。
电阻膜：电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上，然后再经过烧结而成的厚膜电阻。
保护层：保护层位于电阻膜的外部，主要起保护作用。
它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。
集成电路实用工艺复习全资料
1.特征尺寸（Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。
①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。
②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：①Wafer preparation(硅片准备)②Wafer fabrication (硅片制造)③Wafer test/sort (硅片测试和拣选)④Assembly and packaging (装配和封装)⑤Final test(终测)3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。
区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。
例如迁移率，界面态等。
MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2③水汽氧化：Si ＋H2O →SiO2 ＋H2硅的氧化温度：750 ℃～1100℃6.硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7.在实际的SiO2 –Si 系统中，存在四种电荷。
①. 可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。
集成电路工艺原理复习提纲
1本节课主要内容硅单晶的制备：CZ 直拉法、 悬浮区熔法 掺杂分布： 定向凝固、有效分凝系数衬底制备： 整形、晶体定向、晶面标识、晶面加工晶体缺陷：点缺陷、线缺陷、面缺陷、体缺陷CHAP2晶体生长2/48硅片清洗湿法清洗：Piranha，RCA（SC－1，SC－2），HF:H 2O 干法清洗：气相化学吸杂三步骤：激活，扩散，俘获碱金属：PSG，超净化＋Si 3N 4钝化保护其他金属：本征吸杂和非本征吸杂——大密度硅间隙原子＋体缺陷SiO 2的成核生长。
硅片背面高浓度掺杂，淀积多晶硅CHAP3实验净化及硅片清洗3/34净化的三个层次：净化级别高效净化净化的必要性器件：少子寿命↓，V T 改变，I on ↓I off ↑，栅击穿电压↓，可靠性↓电路：产率↓，电路性能↓杂质种类：颗粒、有机物、金属、天然氧化层强氧化天然氧化层HF:DI H 2O本征吸杂和非本征吸杂环境、硅片清洗、吸杂CHAP3实验净化及硅片清洗基于衍射理论的光刻原理投影式（远场衍射）：分辨率、焦深、MTF、不相干度SNA k R λ1=22)(NA k DOF λδ±==gW λ≈min 接触/接近式（近场衍射）:最小尺寸光刻胶：正胶/负胶光刻胶的组成i线/g线（PAC）DUV（PAG）掩模版制作光刻机工作模式：接触式，接近式，投影式CHAP4光刻原理5/41理论分辨率：NA k R λ1=短波长光源大NA ：透镜系统、浸润小k 1：RET及工艺和光刻胶改进实际分辨率：光刻胶、曝光系统、光源PSM OPCOAI焦深:22)(NA k DOF λδ±==CHAP4光刻原理6/43本节课主要内容压强、晶向、掺杂浓度、掺氯压强越高，氧化速率越快。
水汽氧化线形关系，干氧化指数关系。
（111）晶向氧化最快，（100）最慢。
B/A 与硅价键密度有关。
B 不受晶向影响，厚氧化层，晶向作用下降。
<20 nm以下的干氧化，D-G模型计算厚度远小于实际厚度。
《集成电路工艺》复习总结
2015《集成电路工艺》思考题本文档仅供参考1、将硅单晶棒制作成硅片包括哪些工序？答：滚圆，x射线定位，切片，倒角，硅片研磨，清洗，化学腐蚀，热处理2、切片可决定晶片的哪四个参数？答：晶向、厚度、斜度、翘度和平行度3、硅单晶片研磨后为何要清洗？答：硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键，形成表面附近的自由力场，极易吸附各种杂质，如颗粒、有机杂质、无机杂质、金属离子等，造成磨片后的硅片易发生变花发蓝发黑等现象，导致低击穿、管道击穿、光刻产生针孔，金属离子和原子易造成pn结软击穿，漏电流增加，严重影响器件性能与成品率4、硅片表面吸附杂质的存在形态有哪些？对这些形态按何种顺序进行清洗？答：被吸附杂质的存在状态：分子型、离子型、原子型清洗顺序：去分子－去离子－去原子－去离子水冲洗－烘干、甩干5、硅片研磨及清洗后为何要进行化学腐蚀？腐蚀方法有哪些？答：目的：去除表面因加工应力而形成的损伤层及污染方法：喷淋、浸泡6、CMP包括哪2个动力学过程？控制参数有哪些？答：①首先吸附在抛光布上的抛光液中的氧化剂、催化剂等与单晶片表面的硅原子在表面进行氧化还原的动力学过程（化学作用）②抛光表面反应物脱离硅单晶表面，即解吸过程，使未反应的硅单晶重新裸露出来的动力学过程（机械作用）。
控制参数：抛光时间：影响磨掉材料的数量、平整性磨头压力（向下压力）：影响抛光速率、平坦化和非均匀性转盘速率：影响抛光速率、非均匀性磨头速度：影响非均匀性磨料化学成分：材料选择比（同时磨掉几种材料）、抛光速率磨料流速：影响抛光垫上的磨料数量和设备的润滑性能抛光垫修整：影响抛光速率、非均匀性、CMP工艺的稳定性硅片/磨料温度：影响抛光速率硅片背压：影响非均匀性（中央变慢）、碎片7、集成电路制造过程中常用的1号、2号、3号清洗液组成是什么？各有何用途？答：Ⅰ号洗液：NH4OH:H2O2:H2O=1:1:5→1:2:7，去油脂、去光刻胶残膜、去金属离子、去金属原子Ⅱ号洗液：HCl:H2O2:H2O=1:1:6→1:2:8，去金属离子、去金属原子Ⅲ号洗液：H2SO4:H2O2=3:1，去油、去光刻胶、去腊、去金属离子、去金属原子8、硅气相外延工艺采用的衬底不是准确的晶向，通常偏离（100）或（111）等晶向一个小角度，为什么？答：因为不同晶面硅的共价键密度不同，成键能力也就存在差异，偏离（100）或（111）等晶向一个小角度可以获得较快的外延生长速度9、外延层杂质的分布主要受哪几种因素影响？答：①温度；②硅源；③反应剂浓度；④其它因素：衬底晶向、反应室形状、气体流速10、常用的硅源有哪些？其外延温度和生长速度有何不同？答：常用的硅源：SiCl4、SiHCl3、SiH2Cl2、SiH4外延温度：SiCl4 > SiHCl3 > SiH2Cl2 > SiH4生长速度：SiH4 > SiH2Cl2 > SiHCl3 > SiCl411、异质外延对衬底和外延层有什么要求？答：①衬底与外延层不发生化学反应，不发生大量的溶解现象；②衬底与外延层热力学参数相匹配，即热膨胀系数接近。
集成电路复习资料
集成电路复习资料第⼀章1、⑴、什么是集成电路：集成电路（IC）是指⽤半导体⼯艺，或薄膜、厚膜⼯艺把电路元器件以相互不可分离的状态制作在半导体或绝缘体基⽚上，然后封装在⼀个管壳内，构成⼀个完整的、具有⼀定功能的电路。
⑵、集成电路分类：1.按⼯艺分：半导体IC、膜IC（薄/厚膜IC）、混合IC2.按功能分：数字IC：能够完成数字运算，以低电平和⾼电平两种状态来代表⼆进制数中的“0”和”1”，通过各种逻辑关系进⾏运算，⼜称为逻辑IC。
模拟IC：能对电压、电流等模拟量进⾏放⼤与转换的IC。
其中输出信号与输⼊信号成线性关系的电路，如直流放⼤器、差分放⼤器、低频放⼤器、⾼频放⼤器、线性功率放⼤器、运算放⼤器等称为线性IC。
输出信号与输⼊信号不成线性关系的电路，如对数放⼤器、振荡器、混频器、检波器、调制器等称为⾮线性IC。
3.按构成IC 的有源器件结构分：双极IC、MOS IC。
双极IC：有源元件采⽤NPN或PNP双极晶体管，管内导电的载流⼦要流经P型或N 型两种极性的材料。
MOS IC：有源元件采⽤MOS（⾦属－氧化物－半导体）晶体管。
4.按集成度⾼低分：⼩规模（SSI）、中规模（MSI）、⼤规模（LSI）、超⼤规模（VLSI）。
集成度：单块晶⽚上或单个封装中构成的IC的所包含的最⼤元件数（包括有源/⽆源元件）。
SSI<100个元件（或10个门电路），1001000个元件以上（100个门电路以上）。
VLSI>10万个（1000门以上）⑶、集成电路遵从的定律2、Foundry与fabless之间的的关系3、IC设计所需要的知识范围（LVS、Lagout、Schmatic）1) 系统知识计算机/ 通信/ 信息/ 控制学科2) 电路知识更多的知识、技术和经验3) ⼯具知识任务和内容相应的软件⼯具4) ⼯艺知识元器件的特性和模型/⼯艺原理和过程第⼆章4、⑴、材料的分类分类材料电导率导体铝、⾦、钨、铜等105 S·cm-1半导体硅、锗、砷化镓、磷化铟等10-9~102 S·cm-1绝缘体SiO2、SiON、Si3N4等10-22~10-14 S·cm-1⑵、半导体材料的特性1）通过掺杂可明显改变半导体的电导率。
集成电路复习总结
集成电路复习总结第一篇：集成电路复习总结1、中英名词解释（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。
（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。
（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。
（4）EDA（Electronic-System Design Automation）：电子设计自动化（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。
（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。
导带中的自由电子与价带中的空穴都能参与导电。
）（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N 型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。
（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管（9）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。
（10）FPGA(Filed Programmable Gate Array)：现场可编程门阵列。
（又称逻辑单元阵列，Logic Cell A）（11）IP（Intellectual Property）：知识产权。
集成电路工艺复习
集成电路工艺复习集成电路工艺复习本门课程共分几大块来介绍：一、绪论主要介绍微电子器件工艺的发展历史，集成电路的发展历史及工艺实例。
二、硅的晶体结构主要介绍硅晶体的特点，晶向，晶面，缺陷，杂质等等三、热处理及离子注入氧化，扩散，离子注入工艺四、薄膜工艺物理气相淀积，化学气相淀积，外延工艺五、图形转移工艺光刻与刻蚀六、工艺集成金属化与多层互连，工艺集成七、后工艺，测试减薄，蒸金，划片，烧结，键合，封装，测试集成电路工艺分几大块技术：图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上光刻：接触光刻、接近光刻、投影光刻、电子束光刻刻蚀：干法刻蚀、湿法刻蚀掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等离子注入：退火扩散：制膜：制作各种材料的薄膜氧化：干氧氧化、湿氧氧化等CVD：APCVD、LPCVD、PECVDPVD：蒸发、溅射集成电路制备主要工艺及设备1.晶片制备1.1 单晶拉伸：在适当的温度下，将特制的籽晶与熔化于坩埚内的高纯多晶材料相接触，在籽晶与坩埚相对旋转的同时，按一定速度向上提拉籽晶，使熔体不断沿籽晶晶向结晶，直接拉制成单晶。
相关设备>>单晶炉1.2 切片：将半导体单晶按所需晶向切割成指定厚度的薄片。
相关设备>>内圆切片机多刀切割机1.3 倒角：由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的设备自动修整晶片边缘形状和外径尺寸。
相关设备>> 倒角机1.4 抛光：利用抛光剂对研磨后的晶片进行物理、化学的表面加工，以获取无晶格损伤的高洁净度、高平整度的镜面晶片。
相关设备>> 单/双面抛光机、单/多头抛光机1.5 清洗：合理的清洗是保证硅片表面质量的重要条件。
在晶片制备过程中需要多次清洗，以去除残留在晶片表面或边缘的废屑等。
相关设备>> 清洗机、冲洗甩干机2.前道工艺2.1 外延：在单晶衬底晶片上生长一层具有与基片不同电子特性的薄硅层。
集成电路工艺复习资料要点
1.特征尺寸（Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。
①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。
②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：①Wafer preparation(硅片准备)②Wafer fabrication (硅片制造)③Wafer test/sort (硅片测试和拣选)④Assembly and packaging (装配和封装)⑤Final test(终测)3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。
区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。
例如迁移率，界面态等。
MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2③水汽氧化：Si ＋H2O →SiO2 ＋H2硅的氧化温度：750 ℃～1100℃6.硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7.在实际的SiO2 – Si 系统中，存在四种电荷。
①. 可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。
集成电路工艺原理（期末复习资料）
集成电路⼯艺原理（期末复习资料）第⼀章概述1、集成电路：通过⼀系列特定的加⼯⼯艺，将晶体管、⼆极管等有源器件和电阻、电容等⽆源器件，按照⼀定的电路互连，“集成”在⼀块半导体单晶⽚（如Si、GaAs）上，封装在⼀个内，执⾏特定电路或系统功能。
2、特征尺⼨：集成电路中半导体器件能够加⼯的最⼩尺⼨。
它是衡量集成电路设计和制造⽔平的重要尺度，越⼩，芯⽚的集成度越⾼，速度越快，性能越好3、摩尔定律：芯⽚上所集成的晶体管的数⽬，每隔18个⽉就翻⼀番。
4、High-K材料：⾼介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提⾼信号速度5、功能多样化的“More Than Moore”：指的是⽤各种⽅法给最终⽤户提供附加价值，不⼀定要缩⼩特征尺⼨，如从系统组件级向3D集成或精确的封装级(SiP)或芯⽚级(SoC)转移。
6、IC企业的分类：通⽤电路⽣产⼚；集成器件制造；Foundry⼚；Fabless：IC设计公司；第⼆章：硅和硅⽚的制备7、单晶硅结构：晶胞重复的单晶结构能够制作⼯艺和器件特性所要求的电学和机械性能8、CZ法⽣长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂成n或p型的固体硅锭；9、直拉法⽬的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引⼊；其关键参数：拉伸速率和晶体旋转速度10、区熔法特点：纯度⾼，含氧低；晶圆直径⼩。
第三章集成电路制造⼯艺概况11、亚微⽶CMOS IC 制造⼚典型的硅⽚流程模型第四章氧化12、热⽣长：在⾼温环境⾥，通过外部供给⾼纯氧⽓使之与硅衬底反应，得到⼀层热⽣长的SiO2 。
13、淀积：通过外部供给的氧⽓和硅源，使它们在腔体中⽅应，从⽽在硅⽚表⾯形成⼀层薄膜。
14、⼲氧：Si（固）＋O2（⽓）－> SiO2(固)：氧化速度慢，氧化层⼲燥、致密，均匀性、重复性好，与光刻胶的粘附性好.⽔汽氧化：Si （固）＋H2O （⽔汽）－>SiO2（固）+ H2 （⽓）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
集成电路制造工艺客观题复习含答案精选全文
可编辑修改精选全文完整版集成电路制造工艺客观题复习含答案化学汽相淀积的英文缩写是（）。
[单选题]A.VPEB.CVD(正确答案)C.PVDSERPVD是指（）。
[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅LPCVD的气压控制在（）范围。
[单选题]A.10~100torrB.1~100torrC.0.01~1torr(正确答案)D.0.001~1torr低压化学汽相淀积的缩略语是（）。
[单选题]A.APCVDB.LPCVD(正确答案)C.PECVDD.LCVD常压化学汽相淀积的缩略语是（）。
[单选题]A.APCVD(正确答案)B.LPCVDC.PECVDD.LCVD等离子体增强化学汽相淀积的缩略语是（）。
[单选题]A.APCVDB.LPCVDC.PEPVD(正确答案)D.LCVD激光诱导化学汽相淀积的缩略语是（）。
[单选题]A.APCVDB.LPCVDC.PEPVDD.LCVD(正确答案)CVD的过程是（）。
[单选题]A.排出-反应-扩散B.转移-介吸-反应-扩散C.输送-扩散-吸附-反应-介吸-转移-排出(正确答案)D.反应-吸附-转移VPE是指（）。
[单选题]A.低压外延B.离子注入C.等离子体D.汽相外延(正确答案)物理汽相淀积的英文缩写是（）。
[单选题]A.VPEB.CVDC.PVD(正确答案)SERPVD是指（）。
[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅Ti.Ta.Al.Cu.Pt对应的物质分别是（）。
[单选题]A.钛.钽.铜.铝.铂B.钛.钽.铝.铜.铂(正确答案)C.钛.钽.铝.铜.金D.钛.钽.铝.铜.银蒸镀的过程为（）。
[单选题]A.蒸发—气相质量输运—淀积成膜(正确答案)B.离化—气相质量输运—淀积成膜C.蒸发—离化—淀积成膜D.离化—挥发—淀积成膜薄膜对应的英文是（）。
[单选题]A.siliconB.polyC.substrateD.film(正确答案)蒸发和溅射对应的英文是（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.特征尺寸（Critical Dimension,CD）的概念特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。
①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。
②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：①Wafer preparation(硅片准备)②Wafer fabrication (硅片制造)③Wafer test/sort (硅片测试和拣选)④Assembly and packaging (装配和封装)⑤Final test(终测)3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。
区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。
例如迁移率，界面态等。
MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2③水汽氧化：Si ＋H2O →SiO2 ＋H2硅的氧化温度：750 ℃～1100℃6.硅热氧化过程的分为两个阶段：第一阶段：反应速度决定氧化速度，主要因为氧分子、水分子充足，硅原子不足。
第二阶段：扩散速度决定氧化速度，主要因为氧分子、水分子不足，硅原子充足7.在实际的SiO2 – Si 系统中，存在四种电荷。
①. 可动电荷：指Na＋、K＋离子，来源于工艺中的化学试剂、器皿和各种沾污等。
②. 固定电荷：指位于SiO2 –Si 界面2nm以内的过剩硅离子，可采用掺氯氧化降低。
③. 界面态：指界面陷阱电荷(缺陷、悬挂键），可以采用氢气退火降低。
④. 陷阱电荷：由辐射产生。
8.（硅热氧化）掺氯氧化工艺在氧化工艺中，通常在氧化系统中通入少量的HCl气体（浓度在3％以下）以改善SiO2 – Si的界面特性。
其优点：①.氯离子进入SiO2－Si界面与正电荷中和以减少界面处的电荷积累。
②.氧化前通入氯气处理氧化系统以减少可动离子沾污。
9.SiO2-Si界面的杂质分凝（Dopant Segregation）：高温过程中，杂质在两种材料中重新分布，氧化硅吸引受主杂质（B）、排斥施主杂质（P、As）。
10.SiO2在集成电路中的用途①栅氧层：做MOS结构的电介质层（热生长）②场氧层：限制带电载流子的场区隔离（热生长或沉积）③保护层：保护器件以免划伤和离子沾污（热生长）④注入阻挡层：局部离子注入掺杂时，阻挡注入掺杂（热生长）⑤垫氧层：减小氮化硅与硅之间应力（热生长）⑥注入缓冲层：减小离子注入损伤及沟道效应（热生长）⑦层间介质：用于导电金属之间的绝缘（沉积）11.硅热氧化工艺中影响二氧化硅生长的因素①氧化温度；②氧化时间；③掺杂效应：重掺杂的硅要比轻掺杂的氧化速率快④硅片晶向：<111>硅单晶的氧化速率比<100>稍快⑤反应室的压力：压力越高氧化速率越快⑥氧化方式：湿氧氧化比干氧氧化速度快12.热生长氧化层与沉积氧化层的区别①结构及质量：热生长的比沉积的结构致密，质量好。
②成膜温度：热生长的比沉积的温度高。
可在400℃获得沉积氧化层，在第一层金属布线形成完进行，做为金属之间的层间介质和顶层钝化层。
③硅消耗：热生长的消耗硅，沉积的不消耗硅。
13.杂质在硅中的扩散机制①间隙式扩散；②替位式扩散。
14.扩散杂质的余误差函数分布特点（恒定表面源扩散属于此分布）①杂质表面浓度由该种杂质在扩散温度下的固溶度所决定。
当扩散温度不变时，表面杂质浓度维持不变；②扩散时间越长，扩散温度越高，则扩散进入硅片内的杂质总量就越多；③扩散时间越长，扩散温度越高，杂质扩散得越深。
15.扩散杂质的高斯分布特点（有限源扩散属于此分布）①在整个扩散过程中，杂质总量保持不变；②扩散时间越长，扩散温度越高，则杂质扩散得越深，表面浓度越低；③表面杂质浓度可控。
16.结深的定义杂质扩散浓度分布曲线与衬底掺杂浓度曲线交点的位置称为结深。
17.离子注入的概念：离子注入是在高真空的复杂系统中，产生电离杂质并形成高能量的离子束，入射到硅片靶中进行掺杂的过程。
18.离子注入工艺相对于热扩散工艺的优缺点：优点：①精确地控制掺杂浓度和掺杂深度；②可以获得任意的杂质浓度分布；③杂质浓度均匀性、重复性好；④掺杂温度低；⑤沾污少；⑥无固溶度极限。
缺点：①高能杂质离子轰击硅原子将产生晶格损伤；②注入设备复杂昂贵。
19.离子注入效应沟道效应：当注入离子未与硅原子碰撞减速，而是穿透了晶格间隙时就发生了沟道效应。
控制沟道效应的方法：①倾斜硅片；②缓冲氧化层；③硅预非晶化（低能量（1KEV）浅注入应用非常有效）；④使用质量较大的原子。
注入损伤：高能杂质离子轰击硅原子将产生晶格损伤。
消除晶格损伤的方法：①注入缓冲层；②离子注入退火工艺。
20.离子注入退火工艺目的：消除晶格损伤，并且使注入的杂质转入替位位置从而实现电激活。
①高温热退火通常的退火温度：＞950℃，时间：30分钟左右缺点：高温会导致杂质的再分布。
②快速热退火采用RTP，在较短的时间（10－3～10－2秒）内完成退火。
优点：杂质浓度分布基本不发生变化21.在先进的CMOS 工艺中，离子注入的应用①深埋层注入；②倒掺杂阱注入；③穿通阻挡层注入；④阈值电压调整注入；⑤轻掺杂漏区（LDD）注入；⑥源漏注入；⑦多晶硅栅掺杂注入；⑧沟槽电容器注入；⑨超浅结注入；⑩绝缘体上的硅（SOI）中的氧注入。
22.部分离子注入工艺的作用①深埋层注入：高能（大于200KEV）离子注入，深埋层的作用：减小衬底横向寄生电阻，控制CMOS的闩锁效应。
②倒掺杂阱注入：高能量离子注入使阱中较深处杂质浓度较大，倒掺杂阱改进CMOS器件的抗闩锁和穿通能力。
③穿通阻挡层注入：作用：防止亚微米及以下的短沟道器件源漏穿通，保证源漏耐压。
④轻掺杂漏区（LDD）注入：减小最大电场，增强抗击穿和热载流子能力。
⑤超浅结注入：大束流低能注入。
作用：抑制短沟道效应23.光刻的概念光刻是把掩膜版上的电路图形精确地转移到硅片表面光刻胶膜上的过程。
光刻是集成电路制造的关键工艺。
24.光刻工艺的8个基本步骤：①气相成底膜；②旋转涂胶；③软烘；④对准和曝光；⑤曝光后烘培（PEB）；⑥显影；⑦坚膜烘培；⑧显影检查。
25.什么是光刻胶、光刻胶的用途、光刻对光刻胶的要求光刻胶是一种有机化合物，它受紫外线曝光后在显影液中的溶解度发生显著变化，而未曝光的部分在显影液中几乎不溶解。
光刻胶的用途：①做硅片上的图形模版（从掩膜版转移到硅片上的图形）；②在后续工艺中，保护下面的材料（例如刻蚀或离子注入）。
光刻对光刻胶的要求：①分辨率高；②对比度好；③敏感度好；④粘滞性好⑤粘附性好；⑥抗蚀性好；⑦颗粒少。
26.正胶和负胶区别正胶：曝光的部分易溶解，占主导地位；负胶：曝光的部分不易溶解。
负胶的粘附性和抗刻蚀性能好，但分辨率低。
27.数值孔径（NA）28.分辨率（R）分辨率是将硅片上两个相邻的关键尺寸图形区分开的能力。
分辨率是光刻中一个重要的性能指标。
k为工艺因子，范围是0.6～0.8；λ为光源的波长；NA为曝光系统的数值孔径。
提高分辨率的方法：①减小工艺因子k：先进曝光技术②减小光源的波长：汞灯→准分子激光（→等离子体）③增大介质折射率：浸入式曝光④增大θm：增大透镜半径、减小焦距29.焦深（DOF）焦深是焦点上下的一个范围，在这个范围内图像连续保持清晰。
焦深类似照相的景深，集成电路光刻中的景深很小，一般在1.0μm左右。
焦深限制光刻胶厚度，并要求表面平坦化30.刻蚀的概念、工艺目的、分类、应用概念：用化学或物理的方法，有选择地去除硅片表面层材料的过程称为刻蚀。
工艺目的：把光刻胶图形精确地转移到硅片上，最后达到复制掩膜版图形的目的。
刻蚀是在硅片上复制图形的最后图形转移工艺，是集成电路制造的重要工艺之一。
刻蚀的分类：①按工艺目的分类：有图形刻蚀、无图形刻蚀。
无图形刻蚀：材料去除和回蚀。
②按工艺手段分类：干法刻蚀和湿法刻蚀。
③按刻蚀材料分类：金属刻蚀、介质刻蚀、硅刻蚀。
应用：在硅片上制作不同的特征图形，包括选择性氧化的氮化硅掩蔽层、沟槽隔离和硅槽电容的沟槽、多晶硅栅、金属互联线、接触孔和通孔。
31.干法刻蚀与湿法刻蚀把硅片置于气态产生的等离子体，等离子体中的带正电离子物理轰击硅片表面，等离子体中的反应粒子与硅片表面发生化学反应，从而去除暴露的表面材料。
干法刻蚀用物理和化学方法，可实现各向异性刻蚀，能实现图形的精确转移。
干法刻蚀是集成电路刻蚀工艺的主流技术，广泛用于有图形刻蚀、回蚀和部分材料去除工艺。
把硅片置于液体化学试剂，化学腐蚀液与硅片表面发生化学反应，从而去除暴露的表面材料。
湿法刻蚀用化学方法，一般是各向同性刻蚀，不能实现图形的精确转移。
湿法刻蚀基本只用于部分材料去除工艺。
32.干法刻蚀的优缺点（与湿法刻蚀比）优点：①刻蚀剖面各向异性，非常好的侧壁剖面控制；②好的CD控制；③最小的光刻胶脱落或粘附问题；④好的片内、片间、批间的刻蚀均匀性；⑤化学品使用费用低。
（为什么现代集成电路工艺多采用干法刻蚀？）缺点：①对下层材料的刻蚀选择比较差；②等离子体诱导损伤；③设备昂贵。
33.刻蚀参数①刻蚀速率；②刻蚀偏差；③选择比；④均匀性；⑤刻蚀剖面。
34.ULSI对刻蚀的要求①对不需要刻蚀的材料（主要是光刻胶和下层材料）的高选择比；②可接受产能的刻蚀速率；③好的侧壁剖面控制；④好的片内均匀性；⑤低的器件损伤；⑥宽的工艺窗口。
35.为什么0.25微米以下工艺的干法刻蚀需要高密度等离子体？传统的RIE系统等离子体离化率最大0.1%，因而需要较多的气体以产生足够的粒子。
较高的气压使得粒子碰撞频繁，反应粒子很难进入小尺寸高深宽比图形，反应产物也很难排出。
高密度等离子体的离化率达到10%，用于0.25微米以下的工艺。
36.为什么多晶硅的干法刻蚀要采用氯基气体而不是氟基气体？不用SF6等F基气体是因为Cl基气体刻蚀多晶硅对下层的栅氧化层有较高的选择比。
37.化学气相沉积CVD的概念（Chemical Vapor Deposition）化学气相沉积是利用电阻加热、等离子体、光辐射等能源使某些气态物质发生化学反应，生成固态物质并沉积在衬底表面形成薄膜的过程。