《电子技术基础》第五版(数字部分)高教版课后答案
(完整版)电子技术基础(数字部分)康华光(第五版)习题解答
1.1.1一数字信号的波形如图1.1.1所示，试问该波形所代表的二进制数是什么？解：0101 10101.2.1试按表1.2.1所列的数字集成电路的分类依据，指出下列器件属于何种集成度器件：(1) 微处理器；(2) IC计算器；(3) IC加法器；(4) 逻辑门；(5) 4兆位存储器IC。
解：(1) 微处理器属于超大规模；(2) IC计算器属于大规模；(3) IC加法器属于中规模；(4) 逻辑门属于小规模；(5) 4兆位存储器IC属于甚大规模。
1.3.1将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码（要求转换误差不大于2-4）：(1) 43 (2) 127 (3) 254.25 (4) 2.718解：(1) 43D=101011B=53O=2BH；43的BCD编码为0100 0011BCD。
(2) 127D=1111111B=177O=7FH；127的BCD编码为0001 0010 0111BCD。
(3) 254.25D=11111110.01B=376.2O=FE.4H；0010 0101 0100.0010 0101BCD。
(4) 2.718D=10.1011 0111B=2.56O=2.B7H；0010.0111 0001 1000BCD。
1.3.3将下列每一二进制数转换为十六进制码：(1) 101001B (2) 11.01101B解：(1) 101001B=29H (2) 11.01101B=3.68H1.3.4将下列十进制转换为十六进制数：(1) 500D (2) 59D (3) 0.34D (4) 1002.45D解：(1) 500D=1F4H (2) 59D=3BH (3) 0.34D=0.570AH(4) 1002.45D=3EA.7333H1.3.5 将下列十六进制数转换为二进制数： (1) 23F.45H(2) A040.51H解：(1) 23F.45H=10 0011 1111.0100 0101B(2) A040.51H=1010 0000 0100 0000.0101 0001B1.3.6 将下列十六进制数转换为十进制数： (1) 103.2H(2) A45D.0BCH解：(1) 103.2H=259.125D (2) A45D.0BCH=41024.046D2.4.3 解：(1) LSTTL 驱动同类门mA I OL 8(max)= mA I IL 4.0(max)= 204.08==mA mAN OL mA I OH 4.0(max)=mA I IH 02.0(max)=2002.04.0==mAmA N OHN=20(2) LSTTL 驱动基本TTL 门mA I OL 8(max)= mA I IL 6.1(max)=56.18==mA mAN OL mA I OH 4.0(max)=mA I IH 04.0(max)=1004.04.0==mAmA N OHN=52.4.5 解：E D BC AB E D BC AB L +++=⋅⋅⋅=__________________________2.6.3 解：B=0时，传输门开通，L=A ；B=1时，传输门关闭，A 相当于经过3个反相器到达输出L ，L=A A B L 0 0 0 0 1 1 1 0 1 1 1 0所以，B A B A B A L ⊕=+= 2.7.1 解：C ，__________BC C B =D ，__________DE D E =__________DE BC ⋅，______________________________________________________)(DE BC A DE BC A +=⋅__________GF AF ⋅，_______________________________________________________________________)()(G A EF GF AF E GF AF E +=+=⋅____________________________________________________________________)()()()(G A EF DE BC A G A EF DE BC A L +++=+⋅+=2.7.2 解：B A B A B A B A AB A B B A ⊕=+=+⋅=⋅⋅)(__________________________B A L ⊕==A ⊙B2.9.11 解：当没有车辆行驶时，道路的状态设为0，有车辆行驶时，道路的状态为1；通道允许行驶时的状态设为1，不允许行驶时的状态设为0。
电子技术基础数电部分课后答案(第五版康华光3-1少讲解
15
高速CMOS
＋5
8
1×10－3
8 ×10－3
1.0 1.5
5
3.1.3 MOS开关及其等效电路
当υI < VT 当υI > VT
: MOS管截止，iD=0, 输出高电平 ：MOS管工作在可变电阻区，输出低电平
5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列，它是74S系列的后继产品。 7．74ALS系列——为先进低功耗肖特基系列，是74LS系列的后继产品。
3.1.2 逻辑门电路的一般特性
1. 输入和输出的高、低电平
1 vO
vI 1
驱动门 G1
vO
输出
高电平
+VDD VOH(min)
平均传输延迟时间
tpd
tPLH tPHL 2
上升时间tr、下降时间tf
50% 输入
t PHL
50% tPLH
输出 90%
50%
10%
t
f
90%
50% 10%
tr
类型 参数
tPLH或tPHL(ns)
74HC VDD=5V
74HCT VDD=5V
74LVC VDD=3.3V
74AUC VDD=1.8V
3. 逻辑门电路
教学基本要求： 1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、异或 门）、三态门、OD门（OC门）和传输门的逻辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门
3.1.1 数字集成电路简介
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。
(完整word版)电子技术基础数字部分第五版康光华主编第4章习题答案
第四章习题答案4.1.4 试分析图题4.1.4所示逻辑电路的功能。
解：（1）根据逻辑电路写出逻辑表达式：()()L A B C D =⊕⊕⊕ （2）根据逻辑表达式列出真值表：由真值表可知，当输入变量ABCD 中有奇数个1时，输出L=1，当输入变量中有偶数个1时，输出L=0。
因此该电路为奇校验电路。
4.2.5 试设计一个组合逻辑电路，能够对输入的4位二进制数进行求反加1 的运算。
可以用任何门电路来实现。
解：（1）设输入变量为A 、B 、C 、D ，输出变量为L3、L2、L1、L0。
（2）根据题意列真值表：（3）由真值表画卡诺图（4）由卡诺图化简求得各输出逻辑表达式()()()3L AB A C AD ABCD A B C D A B C D A B C D =+++=+++++=⊕++ ()()()2L BC BD BCD B C D B C D B CD =++=+++=⊕+ 1L CD CD C D =+=⊕0L D =（5）根据上述逻辑表达式用或门和异或门实现电路，画出逻辑图如下：A B CDL 3L 2L 1L 04.3.1判断下列函数是否有可能产生竞争冒险，如果有应如何消除。
（2）(,,,)(,,,,,,,)2578910111315L A B C D m =∑ （4）(,,,)(,,,,,,,)4024612131415L A B C D m =∑解：根据逻辑表达式画出各卡诺图如下：（2）2L AB BD =+，在卡诺图上两个卡诺圈相切，有可能产生竞争冒险。
消除办法：在卡诺图上增加卡诺圈（虚线）包围相切部分最小项，使2L AB BD AD =++，可消除竞争冒险。
（4）4L AB AD =+，在卡诺图上两个卡诺圈相切，有可能产生竞争冒险。
消除办法：在卡诺图上增加卡诺圈（虚线）包围相切部分最小项，使4L AB AD BD =++，可消除竞争冒险。
4.3.4 画出下列逻辑函数的逻辑图，电路在什么情况下产生竞争冒险，怎样修改电路能消除竞争冒险。
电子技术基础数字部分第五版康光华主编第1~6章章节详细习题答案
第一章习题答案一周期性信号的波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比0121112（ms）图题1.1.4解： 周期T=10ms 频率f=1/T=100Hz占空比q=t w /T ×100%=1ms/10ms ×100%=10%将下列十进制数转换为二进制数、八进制数和十六进制数，要求误差不大于2-4：（1）43（2）127（3）（4）解：1. 转换为二进制数：（1）将十进制数43转换为二进制数，采用“短除法”，其过程如下：2 43 ………………………余1……b 02 21 ………………………余1……b 12 1 ………………………余1……b 52 2 ………………………余0……b 42 5 ………………………余1……b 32 10 ………………………余0……b 2高位低位从高位到低位写出二进制数，可得（43）D =（101011）B（2）将十进制数127转换为二进制数，除可用“短除法”外，还可用“拆分比较法”较为简单： 因为27=128，因此（127）D =128-1=27-1=（1000 0000）B -1=（111 1111）B（3）将十进制数转换为二进制数，整数部分（254）D =256-2=28-2=（1 0000 0000）B -2=（1111 1110）B 小数部分（）D =（）B（）D=（1111 ）B（4）将十进制数转换为二进制数整数部分（2）D=（10）B小数部分（）D=（）B演算过程如下：0.718×2=1.436……1……b-1 0.436×2=0.872……0……b-2 0.872×2=1.744……1……b-3 0.744×2=1.488……1……b-4 0.488×2=0.976……0……b-5 0.976×2=1.952……1……b-6高位低位要求转换误差小于2-4，只要保留小数点后4位即可，这里算到6位是为了方便转换为8进制数。
《电子技术基础》第五版高教康华光版部分课后答案
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解
第1章 数字逻辑概论1.1 复习笔记一、模拟信号与数字信号 1．模拟信号和数字信号 （1）模拟信号在时间上连续变化，幅值上也连续取值的物理量称为模拟量，表示模拟量的信号称为模拟信号，处理模拟信号的电子电路称为模拟电路。
（2）数字信号 与模拟量相对应，在一系列离散的时刻取值，取值的大小和每次的增减都是量化单位的整数倍，即时间离散、数值也离散的信号。
表示数字量的信号称为数字信号，工作于数字信号下的电子电路称为数字电路。
（3）模拟量的数字表示①对模拟信号取样，通过取样电路后变成时间离散、幅值连续的取样信号； ②对取样信号进行量化即数字化；③对得到的数字量进行编码，生成用0和1表示的数字信号。
2．数字信号的描述方法（1）二值数字逻辑和逻辑电平在数字电路中，可以用0和1组成的二进制数表示数量的大小，也可以用0和1表示两种不同的逻辑状态。
在电路中，当信号电压在3.5～5 V 范围内表示高电平；在0～1.5 V 范围内表示低电平。
以高、低电平分别表示逻辑1和0两种状态。
（2）数字波形①数字波形的两种类型非归零码：在一个时间拍内用高电平代表1，低电平代表0。
归零码：在一个时间拍内有脉冲代表1，无脉冲代表0。
②周期性和非周期性周期性数字波形常用周期T 和频率f 来描述。
脉冲波形的脉冲宽度用W t 表示，所以占空比100%t q T=⨯W③实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1为非理想脉冲波形。
图1-1 非理想脉冲波形④时序图：表示各信号之间时序关系的波形图称为时序图。
二、数制 1．十进制以10为基数的计数体制称为十进制，其计数规律为“逢十进一”。
任意十进制可表示为：()10iDii N K ∞=-∞=⨯∑式中，i K 可以是0～9中任何一个数字。
如果将上式中的10用字母R 代替，则可以得到任意进制数的表达式：()iR ii N K R ∞=-∞=⨯∑2．二进制（1）二进制的表示方法以2为基数的计数体制称为二进制，其只有0和1两个数码，计数规律为“逢二进一”。
康华光《电子技术基础-数字部分》(第5版)课后习题-第一章至第四章【圣才出品】
（1）（43）D＝（101011）B＝（53）O＝（2B）H；
3 / 111
表 1-1
解：由表 1-1 可知，（1）、（5）属于超大规模集成电路；（2）、（3）属于中规模集成电 路；（4）属于小规模集成电路。
1.1.2 一数字信号波形如图 1-1 所示，试问该波形所代表的二进制数是什么?
图 1-1 解：低电平用 0 表示，高电平用 1 表示，则图 1-1 所示波形用二进制可表示为： 010110100。
1.2.6 将下列十六进制数转换为十进制数：
（1）（103.2）H （2）（A45D.0BC）H
解：（1） 103.2H
1162
3160
2 16 1
259.125
D
；
同理（2） A45D.0BC H
42077.0459
D
。
1.3 二进制的算术运算
1.3.1 写出下列二进制数的原码、反码和补码： （1）（+1110）B （2）（+10110）B （3）（-1110）B （4）（-10110）B 解：正数的反码、补码与原码相同，负数的反码等于原码的数值位逐位取反，负数的补 码等于反码加 1。
图 1-2 1.1.4 一周期性数字波形如图 1-3 所示，试计算：（1）周期；（2）频率；（3）占空比。
图 1-3
解：由图 1-3 可知该波形为周期性数字波形，则有
周期：T＝11 ms－1 ms ＝10 ms（两相邻上升沿之差）；
电子技术基础数字部分第五版康光华主编第4章习题答案
第四章习题答案4.1.4 试分析图题4.1.4所示逻辑电路的功能。
解：（1）根据逻辑电路写出逻辑表达式：()()L A B C D =⊕⊕⊕ （2）根据逻辑表达式列出真值表：由真值表可知，当输入变量ABCD 中有奇数个1时，输出L=1，当输入变量中有偶数个1时，输出L=0。
因此该电路为奇校验电路。
4.2.5 试设计一个组合逻辑电路，能够对输入的4位二进制数进行求反加1 的运算。
可以用任何门电路来实现。
解：（1）设输入变量为A 、B 、C 、D ，输出变量为L3、L2、L1、L0。
（2）根据题意列真值表：（3）由真值表画卡诺图（4）由卡诺图化简求得各输出逻辑表达式()()()3L AB A C AD ABCD A B C D A B C D A B C D =+++=+++++=⊕++ ()()()2L BC BD BCD B C D B C D BC D =++=+++=⊕+ 1L CD CD C D =+=⊕0L D=（5）根据上述逻辑表达式用或门和异或门实现电路，画出逻辑图如下：A B CDL 3L 2L 1L 04.3.1判断下列函数是否有可能产生竞争冒险，如果有应如何消除。
（2）(,,,)(,,,,,,,)2578910111315L A B C D m =∑ （4）(,,,)(,,,,,,,)4024612131415L A B C D m =∑解：根据逻辑表达式画出各卡诺图如下：（2）2L AB BD =+，在卡诺图上两个卡诺圈相切，有可能产生竞争冒险。
消除办法：在卡诺图上增加卡诺圈（虚线）包围相切部分最小项，使2L AB BD AD =++，可消除竞争冒险。
（4）4L AB AD =+，在卡诺图上两个卡诺圈相切，有可能产生竞争冒险。
消除办法：在卡诺图上增加卡诺圈（虚线）包围相切部分最小项，使4L AB AD BD =++，可消除竞争冒险。
4.3.4 画出下列逻辑函数的逻辑图，电路在什么情况下产生竞争冒险，怎样修改电路能消除竞争冒险。
《电子技术基础》第五版(数字部分)高教版课后答案
1．1 数字电路与数字信号第一章 数字逻辑习题1.1.2 图形代表的二进制数MSBLSB 0 1 211 12（ms ）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10% 数制1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 2 （2）127 （4）解：（2）（127）D=27-1=（）B-1=（1111111）B =（177）O=（7F ）H （4）（）D=B=O=H 二进制代码1.4.1 将下列十进制数转换为 8421BCD 码： （1）43 （3） 解：（43）D=（01000011）BCD1.4.3 试用十六进制写书下列字符繁荣 ASC Ⅱ码的表示：P28 （1）+ （2）@ （3）yo u (4)43解：首先查出每个字符所对应的二进制表示的 ASC Ⅱ码，然后将二进制码转换为十六进制 数表示。
（1）“+”的 ASC Ⅱ码为 0101011，则（00101011）B=（2B ）H （2）@的 ASC Ⅱ码为 1000000,(01000000)B=(40)H(3)you 的 ASC Ⅱ码为本 1111001,1101111,1110101,对应的十六进制数分别为79,6F,75 (4)43 的 ASC Ⅱ码为 0110100,0110011,对应的十六紧张数分别为 34,33 逻辑函数及其表示方法解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3) A⊕B AB AB（A⊕B）=AB+AB解：真值表如下A B A⊕BAB AB A⊕BAB+AB0 0 1 11111111111A (1BC ) ACDCDEA ACDCDEACD CDEACD E2.1.4 用代数法化简下列各式(3) ABC B C)A⋅B A⋅B(A B)(A B)1BAB ABABBABAB(9) ABC DABD BC D ABCBD BC解： ABC DABDBC DABCBD BCB ( ACD )L D ( AC)2(3)(L AB)(C D)2.2.2 已知函数 L（A，B，C，D）的卡诺图如图所示，试写出函数 L 的最简与或表达式解：L( A, B, C, D) BC D BCD B C D ABD2.2.3 用卡诺图化简下列个式（1）ABCD ABCD AB AD ABC3解：ABCD ABCD AB AD ABCABCD ABCD AB CC DDAD B B CCABC D D)()()()()(ABCD ABCD ABC D ABCD ABC D ABC D ABC D（6）L( A, B, C, D ) ∑m解：(0, 2, 4, 6,9,13)∑d(1, 3, 5, 7,11,15)L AD（7）L( A, B, C , D )∑m 解: (0,13,14,15)∑d(1, 2, 3, 9,10,11)L AD AC AB42.2.4 已知逻辑函数L AB BC C A，试用真值表,卡诺图和逻辑图（限用非门和与非门）表示解:1>由逻辑函数写出真值表A11112>由真值表画出卡诺图B1111C1111L1111113>由卡诺图,得逻辑表达式L AB BC AC 用摩根定理将与或化为与非表达式L AB BC AC AB⋅B C⋅AC4>由已知函数的与非-与非表达式画出逻辑图5第三章习题MOS逻辑门电路3.1.1 根据表题所列的三种逻辑门电路的技术参数，试选择一种最合适工作在高噪声环境下的门电路。
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解-数字逻辑概论【圣才出品】
第1章数字逻辑概论1.1复习笔记一、模拟信号与数字信号1．模拟信号和数字信号（1）模拟信号在时间上连续变化，幅值上也连续取值的物理量称为模拟量，表示模拟量的信号称为模拟信号，处理模拟信号的电子电路称为模拟电路。
（2）数字信号与模拟量相对应，在一系列离散的时刻取值，取值的大小和每次的增减都是量化单位的整数倍，即时间离散、数值也离散的信号。
表示数字量的信号称为数字信号，工作于数字信号下的电子电路称为数字电路。
（3）模拟量的数字表示①对模拟信号取样，通过取样电路后变成时间离散、幅值连续的取样信号；②对取样信号进行量化即数字化；③对得到的数字量进行编码，生成用0和1表示的数字信号。
2．数字信号的描述方法（1）二值数字逻辑和逻辑电平在数字电路中，可以用0和1组成的二进制数表示数量的大小，也可以用0和1表示两种不同的逻辑状态。
在电路中，当信号电压在3.5～5V范围内表示高电平；在0～1.5V范围内表示低电平。
以高、低电平分别表示逻辑1和0两种状态。
（2）数字波形①数字波形的两种类型非归零码：在一个时间拍内用高电平代表1，低电平代表0。
归零码：在一个时间拍内有脉冲代表1，无脉冲代表0。
②周期性和非周期性周期性数字波形常用周期T 和频率f 来描述。
脉冲波形的脉冲宽度用W t 表示，所以占空比100%t q T=⨯W ③实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1为非理想脉冲波形。
图1-1非理想脉冲波形④时序图：表示各信号之间时序关系的波形图称为时序图。
二、数制1．十进制以10为基数的计数体制称为十进制，其计数规律为“逢十进一”。
任意十进制可表示为：()10iD i i N K ∞=-∞=⨯∑式中，i K 可以是0～9中任何一个数字。
如果将上式中的10用字母R 代替，则可以得到任意进制数的表达式：()iR i i N K R ∞=-∞=⨯∑2．二进制（1）二进制的表示方法以2为基数的计数体制称为二进制，其只有0和1两个数码，计数规律为“逢二进一”。
电子技术基础第五版习题册参考答案
电子技术基础第五版习题册参考答案电子技术基础是一门涉及广泛且实用性强的学科，其第五版习题册对于学习者巩固知识、提升能力具有重要意义。
以下是为您提供的参考答案，希望能对您的学习有所帮助。
一、直流电路部分1、电路的基本概念和定律习题 1：计算通过电阻 R ＝5Ω 的电流，已知电阻两端的电压为10V。
解：根据欧姆定律 I ＝ U/R，可得 I ＝ 10V ／5Ω ＝ 2A。
习题 2：已知电源电动势 E ＝ 12V，内阻 r ＝1Ω，外接电阻 R ＝5Ω，求电路中的电流和电源的端电压。
解：电路中的总电阻 R总＝ R ＋ r ＝5Ω ＋1Ω ＝6Ω，电流 I ＝ E ／ R总＝ 12V ／6Ω ＝ 2A。
电源的端电压 U ＝ IR ＝2A × 5Ω ＝ 10V。
2、电阻的串联、并联和混联习题 3：三个电阻 R1 ＝2Ω，R2 ＝3Ω，R3 ＝6Ω 串联，求总电阻。
解：总电阻 R ＝ R1 ＋ R2 ＋ R3 ＝2Ω ＋3Ω ＋6Ω ＝11Ω。
习题 4：两个电阻 R1 ＝4Ω，R2 ＝12Ω 并联，求总电阻。
解：总电阻 1/R ＝ 1/R1 ＋ 1/R2 ，即 1/R ＝1/4Ω ＋1/12Ω ，解得 R ＝3Ω 。
3、基尔霍夫定律习题 5：在如图所示的电路中，已知 I1 ＝ 2A，I2 ＝－1A，I3 ＝3A，求 I4 。
解：根据基尔霍夫电流定律，在节点处电流的代数和为零，所以 I1 ＋ I2 ＋ I3 ＋ I4 ＝ 0 ，即 2A 1A ＋ 3A ＋ I4 ＝ 0 ，解得 I4 ＝－4A 。
习题 6：在如图所示的电路中，已知 U1 ＝ 10V，U2 ＝－5V，U3＝ 3V，求 U4 。
解：根据基尔霍夫电压定律，在回路中电压的代数和为零，所以U1 U2 U3 ＋ U4 ＝ 0 ，即 10V （－5V) 3V ＋ U4 ＝ 0 ，解得 U4 ＝－12V 。
二、交流电路部分1、正弦交流电的基本概念习题 7：已知正弦交流电压 u ＝ 10sin(314t ＋ 30°） V，求其最大值、有效值、角频率、频率和初相位。
电子技术基础数电部分课后答案(第五版康华光
I
T1
T2
输入全有为低高电电平 深倒饱置和使用的放大 截饱止和
平(0.2(3V.)6V)
状态
T4 截放止大
T3 饱截和止
O
低高电平 （03.26V）
2. TTL或非门
若A、B均为低电平:
T2A和T2B均将截止， T3截止。 T4和D饱和， 输出为高电平。
若A、B中有一个为高电平:
T2A或T2B将饱和， T3饱和，T4截止， 输出为低电平。
可变
很小，约为数 百欧，相当于 开关闭合
2. BJT的开关时间
BJT饱和与截止两种状态的相 互转换需要一定的时间才能完成。 从截止到导通 开通时间ton(=td+tr) 从导通到截止 关闭时间toff(= ts+tf)
3.2.2基本BJT反相器的动态性能
若带电容负载 CL的充、放电过程均需经历一定 的时间，必然会增加输出电压O波 形的上升时间和下降时间，导致基 本的BJT反相器的开关速度不高。
3.2 TTL逻辑门
3.2.1 BJT的开关特性
vI=0V时: iB0，iC0，vO＝VCE≈VCC，c、e极之间近似于开路, vI=5V时: iB0，iC0，vO＝VCE≈0.2V，c、e极之间近似于短路,
BJT的开关条件
工作状态 条件
截止 iB≈0
放大
0 < iB <
I CS
饱和 iB > ICS
输入 低电平
T1
T2
饱和 截止
T3
D4
截止 导通
T4 导通
输出
高电平
（2）当输入为高电平（I = 3.6 V） T2、T3饱和导通
T1:倒置的放大状态。 T4和D截止。
电子技术基础第五版习题册参考答案
电子技术基础第五版习题册参考答案电子技术基础是一门涉及电子电路、电子元件、电子系统等多个方面的重要学科，对于学习电子工程、通信工程、计算机科学等相关专业的学生来说，掌握这门学科的知识至关重要。
而习题册则是巩固和检验所学知识的有效工具，通过完成习题，可以加深对概念的理解，提高解决实际问题的能力。
在这本电子技术基础第五版习题册中，涵盖了丰富的题型和知识点。
下面我们将对部分习题的参考答案进行详细的阐述。
首先，来看一些关于电路基本概念和定律的习题。
比如，在分析电路中电流、电压和电阻的关系时，我们要熟练运用欧姆定律。
对于一个简单的串联电路，已知电源电压和各个电阻的阻值，通过欧姆定律 I ＝ U ／ R，就可以计算出电路中的电流。
而在并联电路中，各支路的电压相等，通过电阻的倒数之和来计算总电阻。
再如，在涉及到基尔霍夫定律的习题中。
基尔霍夫电流定律（KCL）指出，在任何一个节点处，流入节点的电流之和等于流出节点的电流之和。
基尔霍夫电压定律（KVL）则表明，在任何一个闭合回路中，各段电压的代数和等于零。
通过这些定律，可以对复杂电路进行有效的分析和计算。
在二极管和三极管的相关习题中，需要理解它们的特性和工作原理。
二极管具有单向导电性，正向导通时电阻较小，反向截止时电阻很大。
三极管则可以作为放大元件和开关元件使用，通过控制基极电流来实现对集电极电流的控制。
例如，在分析三极管放大电路时，要考虑静态工作点的设置。
静态工作点的合适与否直接影响到电路的放大效果和稳定性。
通过计算基极电阻、集电极电阻等参数，来确定静态工作点的位置。
在集成运算放大器的习题中，重点是掌握其基本运算功能，如加法、减法、积分、微分等。
通过合理选择反馈电阻和输入电阻，可以实现不同的运算功能。
对于数字电路部分，要熟悉逻辑门的功能和逻辑表达式。
与门、或门、非门、与非门、或非门等基本逻辑门是构建数字电路的基础。
通过逻辑门的组合，可以实现各种复杂的逻辑功能。
例如，在设计一个简单的组合逻辑电路时，根据给定的逻辑功能，列出真值表，然后根据真值表写出逻辑表达式，最后通过逻辑门的连接来实现该功能。
电子技术基础(数字部分)第五版答案康华光
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于 42. （2）127 （4）2.718解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H 72（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)ABABAB⊕=+（A⊕B）=AB+AB 解：真值表如下ABAB⊕ABABAB⊕AB+AB111111111111由最右边2栏可知，与AB+AB的真值表完全相同。
电子技术基础(第五版)习题册参考答案
(２) 硅管ꎬ ＰＮＰ 型ꎬ １、 ２、 ３ 管脚依次为发射极、 集电极、
基极ꎮ
(３) 锗管ꎬ ＰＮＰ 型ꎬ １、 ２、 ３ 管脚依次为集电极、 基极、 发
射极ꎮ
(４) 锗管ꎬ ＮＰＮ 型ꎬ １、 ２、 ３ 管脚依次为基极、 发射极、 集
电极ꎮ
６. 答: 第 (１) 种情况能正常工作ꎬ 因为 Ｉ Ｃ < Ｉ ＣＭ 、 Ｕ ＣＥ <
８. Ｃꎻ ９. Ｃꎻ １０. Ｂꎻ １１. Ｃꎻ １２. Ｃꎻ １３. Ｂꎻ １４. Ａꎻ
１５. Ｂꎻ １６. Ｃꎻ １７. Ｃꎻ １８. Ｄꎻ １９. Ａꎻ ２０. Ａꎻ ２１. Ａꎻ
２２. Ｂꎻ ２３. Ａꎻ ２４. Ｂꎻ ２５. Ｂꎻ ２６. Ａꎻ ２７. Ｃꎻ ２８. Ｄꎻ
２９. Ｃꎻ ３０. ＡＣꎻ ３１. Ｂꎻ ３２. Ｂꎻ ３３. Ａꎻ ３４. Ｄꎻ ３５. Ｃꎻ
附录 习题册参考答案
第一章 半导体二极管
§ １—１ 半导体的基本知识
一、 填空题
１. 导体ꎻ 绝缘体ꎻ 半导体
２. 半导体
３. 热敏ꎻ 光敏ꎻ 掺杂
４. 正ꎻ 负ꎻ 负ꎻ 正
５. 单向导电ꎻ 导通ꎻ 截止
６. 高
二、 判断题
１.
× ꎻ ２.
× ꎻ ３. √
三、 选择题
１. Ｃꎻ ２. Ａꎻ ３. ＢＤꎻ ４. Ｃꎻ ５. Ａꎻ ６. Ｂ
＝
＝ ０ ０５ ( ｍＡ) ＝ ５０ ( μＡ)
Ｒ Ｂ ３００
Ｉ ＣＱ ≈β Ｉ ＢＱ ＝ ５０ × ０ ０５ ＝ ２ ５ ( ｍＡ)
Ｕ ＣＥＱ ＝ Ｖ ＣＣ － Ｉ ＣＱ Ｒ Ｃ ＝ １５ － ２ ５ × ３ ＝ ７ ５ ( Ｖ)
(完整word版)《电子技术基础》第五版课后答案
解:图解3.1.7所示电路中L1= ,L2= ,L3= ,L4实现与功能,即L4=L1 L2 L3,而L= ,所以输出逻辑表达式为L=
3.1.9图题3.1.9表示三态门作总线传输的示意图，图中n个三态门的输出接到数据传输总线，D1，D2，……Dn为数据输入端，CS1，CS2……CSn为片选信号输入端.试问:
= — =0.8V—0.4V=0.4V
同理分别求出逻辑门B和C的噪声容限分别为:
=1V
=0.4V
=1V
=0.6V
电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门C
3.1.3根据表题3.1.3所列的三种门电路的技术参数,计算出它们的延时-功耗积,并确定哪一种逻辑门性能最好
表题3.1.3逻辑门电路的技术参数表
逻辑门A
1
1.216Biblioteka 逻辑门B56
8
逻辑门C
10
10
1
解:延时-功耗积为传输延长时间与功耗的乘积,即
DP=tpdPD
根据上式可以计算出各逻辑门的延时-功耗分别为
= = *16mw=17.6* J=17.6PJ
同理得出: =44PJ =10PJ,逻辑门的DP值愈小,表明它的特性愈好,所以逻辑门C的性能最好.
3.1.5为什么说74HC系列CMOS与非门在+5V电源工作时,输入端在以下四种接法下都属于逻辑0: (1)输入端接地; (2)输入端接低于1.5V的电源; (3)输入端接同类与非门的输出低电压0.1V; (4)输入端接10kΩ的电阻到地.
解:对于74HC系列CMOS门电路来说,输出和输入低电平的标准电压值为:
《电子技术基础》数字部分第五版课后答案
第一章数字逻辑习题1．1数字电路与数字信号1.1.2图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0121112（ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制2−1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127（4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43（3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+（2）@（3）you(4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1.6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解:(a)为与非，(b)为同或非，即异或第二章逻辑代数习题解答2.1.1用真值表证明下列恒等式(3)A B AB AB ⊕=+（A⊕B）=AB+AB 解：真值表如下A B A B⊕ABAB A B⊕AB +AB00010110110000101000011111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
电子技术基础数字部分第五版康光华主编第6章习题答案
第六章作业答案解：根据状态表作出对应的状态图如下：6.1.3 已知状态图如题图6.1.3所示，试列出其状态表。
00/010/06.1.8已知状态表如表题6.1.8所示，若电路的初始状态为Q 1Q 0=00，输入信号A 的波形如图题6.1.8所示，输出信号为Z ，试画出Q 1Q 0的波形（设触发器对下降沿敏感）。
解：根据已知的状态表及输入信号A=011001，该电路将从初始状态Q1Q0=00开始，按照下图所示的顺序改变状态：Q1Q0的波形图如下：CPAQQ16.2.1试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试画出在图题6.2.1（b）所示波形的作用下，Q和Z的波形图。
CP AZ解：由电路图可写出该电路的状态方程和输出方程分别为：1n n Q A Q Z AQ+=⊕=状态图如下所示：0/1Q 和Z 的波形如下所示：CP A Q Z6.2.4分析图题6.2.4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。
A CPZ解：电路的激励方程组为：10101011J Q K AQ J Q K ==== 状态方程组为：()11101101100nn n nnnnnn n Q Q Q QQ Q AQ Q Q Q A ++==+=+输出方程为： 10Z AQ Q =根据状态方程组和输出方程可列出状态表如下：状态图如下：6.3.2 某同步时序电路的状态图如图题6.3.2所示，试写出用D 触发器设计时的最简激励方程组。
解：由状态图可知，要实现该时序电路需要用3个D 触发器。
（2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。
（3）由卡诺图得到各激励信号的最简方程如下：22110nnnD Q D Q D Q === 6.3.5试用下降沿触发的JK 触发器和最少的门电路实现图6.3.5所示的Z 1和Z 2输出波形。
Z Z解：从Z 1和Z 2输出波形可以看出，对于每一个Z 1或Z 2周期，均可等分为4段时间间隔相等的状态，即Z 2 Z 1=00、Z 2 Z 1=01、Z 2 Z 1=11和Z 2 Z 1=01，因此要设计的时序电路可以有4个状态,分别用00、01、10、11来表示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章数字逻辑习题1．1 数字电路与数字信号1.1.2 图形代表的二进制数010110100MSB LSB0121112（ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制41.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于2 （2）127 （4）2.718解：（2）（127）D=27-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1 将下列十进制数转换为8421BCD 码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3 试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）yo u (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you 的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43 的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法解: (a)为与非，(b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式1 1 011111= A(1+ BC ) + ACD+C DE = A+ ACD+C DE= A+CD+CD E= A+C D+ E2.1.4 用代数法化简下列各式(3) ABC B+C)= A⊕B+ A⊕B+(A+ B)(A+ B)= B + AB + AB= AB + B= A + B= AB(9) ABC D + ABD + BC D + ABCBD + BC解： ABC D + ABD + BC D + ABCBD + BC=+ +++= = =B ( A +C +D )L = D ( A +C )(3) (L= A+ B)(C+ D)2.2.2 已知函数L（A，B，C，D）的卡诺图如图所示，试写出函数L 的最简与或表达式解：L( A, B, C, D) = BC D+ BCD+B C D+ ABD2.2.3 用卡诺图化简下列个式（1）ABCD+ ABCD+ AB+ AD+ ABC3解：ABCD+ ABCD+ AB+ AD+ ABC= ABCD+ ABCD+ AB C+C D+D+ AD B+ B C+C+ ABC D+ D)( )( ) ( )( ) ( = ABCD+ ABCD+ ABC D+ ABCD+ ABC D+ ABC D+ ABC D（6）L( A, B, C, D) = m解：(0, 2, 4, 6, 9,13) +d(1, 3, 5, 7,11,15)L= A+D（7）L( A, B, C, D) = m解: (0,13,14,15) +d(1, 2, 3, 9,10,11)L= AD+ AC+ AB42.2.4 已知逻辑函数L= AB+ BC+A，试用真值表,卡诺图和逻辑图（限用非门和与非112>由真值表画出卡诺图11113>由卡诺图,得逻辑表达式L= AB+ BC+ AC 用摩根定理将与或化为与非表达式L= AB+ BC+ AC= AB⊕B C⊕A C4>由已知函数的与非-与非表达式画出逻辑图第三章习题3.1 MOS 逻辑门电路逻辑门 B 逻辑门 C3.54.20.2 0.22.53.20.6 0.8P D /mW逻辑门 A 1 1.2 16逻辑门 B 逻辑门 C5 106 1081解:延时-功耗积为传输延长时间与功耗的乘积,即DP = t pd P D根据上式可以计算出各逻辑门的延时-功耗分别为DP A =t PLH +t PHLP D = + ns(1 1.2) *16mw=17.6* 1012 J=17.6PJ-16802-16802同理得出: DP B=44PJ DP C=10PJ,逻辑门的DP 值愈小,表明它的特性愈好,所以逻辑门C 的性能最好.3.1.5 为什么说74H C 系列CMOS 与非门在+5V电源工作时,输入端在以下四种接法下都属于逻辑0: (1)输入端接地; (2)输入端接低于1.5V 的电源; (3)输入端接同类与非门的输出低电压0.1V; (4)输入端接10kΩ的电阻到地.解:对于74HC 系列CMOS 门电路来说,输出和输入低电平的标准电压值为:V OL=0.1V, V IL=1.5V,因此有:(1) Vi=0< V IL=1.5V,属于逻辑门0(2) Vi<1.5V=V IL,属于逻辑门0(3) Vi<0.1<V IL=1.5V,属于逻辑门03.1Vi<0.01V< IL3.1.7 求图题3.1.7 所示电路的输出逻辑表达式.解:图解 3.1.7 所示电路中L1= AB,L2= BC,L3= D,L4 实现与功能,即L4=L1 L2 L3,而L= L4 E,所以输出逻辑表达式为L= AB BC D E3.1.9 图题3.1.9 表示三态门作总线传输的示意图，图中n 个三态门的输出接到数据传输总线，D1，D2，……Dn为数据输入端，CS1，CS2……CSn为片选信号输入端.试问:(1) CS 信号如何进行控制,以便数据D1,D2, ……Dn通过该总线进行正常传输; (2)CS 信号能否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? (3)如果所有CS 信号均无效,总线处在什么状态?-724解: (1)根据图解3.1.9 可知,片选信号CS1，CS2……CSn为高电平有效,当CSi=1 时第i 个三态门被选中,其输入数据被送到数据传输总线上,根据数据传输的速度,分时地给CS1，CS2……CSn 端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上.(2)CS 信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总线不能同时既为0 又为1.(3)如果所有CS 信号均无效,总线处于高阻状态.3.1.12 试分析3.1.12 所示的CMOS 电路，说明它们的逻辑功能（A ）（C ）（B ）（D ）解：对于图题 3.1.12（a ）所示的 CMOS 电路，当 EN =0 时， T P 2 和 T N 2 均导通，T P 1 和T N 1构成的反相器正常工作，L=A ，当 EN =1 时， 和 T N 2 均截止，无论 A 为高电平还是T P 21 011 113.1.12（d）高阻高阻高阻将处于截止状态，由（ 1 ）这时相当于输入端输入高电平。
3.2.3 设有一个74LS04 反相器驱动两个74ALS04 反相器和四个74LS04 反相器。
（1）问驱动门是否超载？（2）若超载，试提出一改进方案；若未超载，问还可增加几个74LS04门？解：（1）根据题意，74LS04 为驱动门，同时它有时负载门，负载门中还有74LS04。
从主教材附录A查出74LS04 和74ALS04 的参数如下（不考虑符号）74LS04：I OL(max) =8mA, I OH (max) =0.4mA; I IH (max) =0.02mA.4 个74LS04 的输入电流为：4I IL(max) =4 ⋅0.4mA=1.6mA,4 I IH (max) =4 ⋅0.02mA=0.08mA2-382I IH (max) =2 ⋅0.02mA=0.04mA。
①拉电流负载情况下如图题解 3.2.3（a）所示，74LS04 总的拉电流为两部分，即4 个74ALS04 的高电平输入电流的最大值 4 I IH (max) =0.08mA 电流之和为0.08mA+0.04mA=0.12mA.而74LS04 能提供0.4mA 的拉电流，并不超载。
②灌电流负载情况如图题解 3.2.3（b）所示，驱动门的总灌电流为 1.6mA+0.2mA=1.8mA.而74LS04 能提供8mA 的灌电流，也未超载。
（2）从上面分析计算可知，74LS04 所驱动的两类负载无论书灌电流还是拉电流均未超3.2.4 图题3.2.4 所示为集电极门74LS03 驱动5 个CMOS 逻辑门，已知OC 门输管-1448截止时的漏电流=0.2mA；负载门的参数为：=4V,=1V,==1A 试计算上拉电阻的值。
从主教材附录A 查得74LS03 的参数为：V OH (min) =2.7V ，V OL (max) =0.5V ，I OL (max) =8mA.根据 式（3.1.6）形式（3.1.7）可以计算出上拉电阻的值。
灌电流情况如图题解 3.2.4（a ）所示，74LS03 输 出 为 低 电 平 ，I IL (total )=5 I IL =5 ⋅ 0.001mA=0.005mA, 有V VVR p (min) =-27DD OL (max)=(5 4)mAH 0.56K ∧ I OL I IL total -27(max) ( )(8 0.005)V DD Vo H (m in)(5 4)VR P (max) ==mA=4.9K ∧I+I(0.2 0.005)3.6.7 设计一发光二极管(LED)驱动电路,设 LED 的参数为V F =2.5V, I D =4.5Ma;若V CC =5V,当 LED 发亮时,电路的输出为低电平,选出集成门电路的型号,并画出电路图.解:设驱动 电路如图题解 3.6.7 所示,选用 74LSO4 作为驱动器件,它的输出低电平电流 I OL (max) =8mA, V OL (max) =0.5V,电路中的限流电阻 vR= V V V -27CC F OL (max)= (5 2.50.5)H 444Ω--16674.5mA 1 6 6 7I D第四章组合逻辑习题解答4．1．2 组合逻辑电路及输入波形（A.B）如图题4.1.2 所示，试写出输出端的逻辑表达式并画出输出波形。
解：由逻辑电路写出逻辑表达式L= AB+ AB= A B首先将输入波形分段，然后逐段画出输出波形。
当 A.B 信号相同时，输出为1，不同时，输出为0，得到输出波形。
如图所示4．2．1 试用2 输入与非门设计一个3 输入的组合逻辑电路。