用于高速总线的信号完整性测试
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
使用 2.4 GHz 的示波器测试一个800 MHz 正弦波信号使信 号的幅度失真降到最小限度
举例: Tektronix 4 GHz TDS7404, 3 GHz TDS694C
更快的边沿速度的挑战
– Rambus 200ps 上升/下降时间 – DDR <250ps – Firewire 1394b 80-300ps – USB2 <500ps
你曾经遇到过这样的测试挑战吗?
– 更快的时钟和数据速率 – 更快的上升/下降时间 – 更短的建立/保持时间 – 更加轻微的抖动指标 – 更小的逻辑摆动 – 阻抗及终端问题 – 同步总线结构 – 需要观察更多的信号 – 难于探测 – 难于连接
教科书上的数字化信号
逻辑信号 +5 V电源
地信号
1
1
1
0
0
0
真实的数字信号
?
逻辑信号 +5 V电源
地
更高的时钟和数据速率的挑战
– P4 >400MHz data bus – Rambus 800MHz – DDR 266MHz clock – Firewire 1394b 1.6Gb/s transfer rate – USB2 480 Mb/s data rate – Infiniband 2.5Gb/s – DVI 1 Gb/s data BW – Serial ATA 1.5Gb/s transfer rate
用具有 100ps 上升时间的示波器测试一个 300ps 上升时 间的信号会使失真降到最小限度
– “The 21264 ...channels up to 5.3 Gbytes/s of cache data ...into the processor, feeding its demanding CPU core.”
(Digital/Compaq web site on Alpha 21264 RISC processor)
FALL TIME
RISE TIME
CLOCK A
B
C
DATA
上升/下降时间 vs. 示波器带宽
上升时间(示波器) ~= 0.35/带宽(示波器)
2 GHz BW Oscilloscope has ~200ps Risetime 4 GHz BW Oscilloscope has ~100ps Risetime
Inter-chip bus
1.6 GB/s
AGP:
Rambus:
- 66 MHz Clock,
I/O Bus
- Differential 400 MHz
- Dynamic series Peripherals PCI Bus Controller USB Peripherals clock,
termination in the
(Intel web site )
工业挑战: 更快的计算机结构
PCI: - >66 MHz
clock, - >66 MHz data - >266 MB/s
Secondary Cache
Graphics Accelerator
Back Side Bus
CPU
FSB (Front Side Bus):
多快才是足够快?
示波器上升时间
等于信号的上升时间 2 倍于信号的上升时间 3 倍于信号的上升时间 5 倍于信号的上升时间
上升时间慢/异常幅度衰 减
41% 12% 5% 2%
What you don’t know...
...can hurt you!
关于示波器边沿速度的建议
建议示波器的上升时间至少为被测信号上升时间 的3－5倍
用于高速总线的信号完整性测试
目录
• 市场的紧迫性 • 技术趋势 • 工业挑战 • 测试方面的挑战机解决方案
• 总结
市场的驱动力
技术趋势
– Digital Data Bandwidth: Pentium P4 - >1GHz, 400MHz bus, 3.2GB/s bus transfer rate (IDF August 2000)
– “Peak Memory BW (2.13 GB/sec)” (IBM web site regarding
RS-6000 RISC processor)
– “The PCI (Peripheral Component Interconnect) bus provides data rates of one GByte per second and up”
- >133 MHz clock,
Fr. Side Bus
- <250 ps rise time,
800
MB/s
-
Spread spectrum clocking, Logic levels: 3.3V, 1.0V
1.0 GB/s Hi-speed
AGP
Bus
Controller
RamBus
System Memory
示波器带宽指标
0.1ຫໍສະໝຸດ Baidu
0.2
0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0
100
97.5
95
92.5
90
BW
=
0.35* trise
87.5 85 82.5
80
77.5
75
72.5
70.7 (- 3 dB)
在 3dB 带宽频率，信号的垂直幅度误差大约为30%
关于示波器带宽的建议
建议示波器的带宽至少为被测信号频率的3－5倍
用 2GHz 带宽示波器测试 100ps 上升时间
RT(measured) = SQRT[RT(oscilloscope)2 + RT(Signal)2] RT(measured) = SQRT[200ps2 + 100ps2] = 224ps!
用 4GHz带宽示波器测试 100ps 上升时间
RT(measured) = SQRT[RT(oscilloscope)2 + RT(Signal)2] RT(measured) = SQRT[100ps2 + 100ps2] = 140ps!
Chip Set
- 800 MHz self-timed
driver IC,
data,
Legacy Buses
- Source-sync bus
- 800 mV pp RSL logic,
- up to 266 MHz data rate
Peripherals
- 200 ps setup/hold, - 200 ps rise times
举例: Tektronix 4 GHz TDS7404, 3 GHz TDS694C
更快的边沿速度的挑战
– Rambus 200ps 上升/下降时间 – DDR <250ps – Firewire 1394b 80-300ps – USB2 <500ps
你曾经遇到过这样的测试挑战吗?
– 更快的时钟和数据速率 – 更快的上升/下降时间 – 更短的建立/保持时间 – 更加轻微的抖动指标 – 更小的逻辑摆动 – 阻抗及终端问题 – 同步总线结构 – 需要观察更多的信号 – 难于探测 – 难于连接
教科书上的数字化信号
逻辑信号 +5 V电源
地信号
1
1
1
0
0
0
真实的数字信号
?
逻辑信号 +5 V电源
地
更高的时钟和数据速率的挑战
– P4 >400MHz data bus – Rambus 800MHz – DDR 266MHz clock – Firewire 1394b 1.6Gb/s transfer rate – USB2 480 Mb/s data rate – Infiniband 2.5Gb/s – DVI 1 Gb/s data BW – Serial ATA 1.5Gb/s transfer rate
用具有 100ps 上升时间的示波器测试一个 300ps 上升时 间的信号会使失真降到最小限度
– “The 21264 ...channels up to 5.3 Gbytes/s of cache data ...into the processor, feeding its demanding CPU core.”
(Digital/Compaq web site on Alpha 21264 RISC processor)
FALL TIME
RISE TIME
CLOCK A
B
C
DATA
上升/下降时间 vs. 示波器带宽
上升时间(示波器) ~= 0.35/带宽(示波器)
2 GHz BW Oscilloscope has ~200ps Risetime 4 GHz BW Oscilloscope has ~100ps Risetime
Inter-chip bus
1.6 GB/s
AGP:
Rambus:
- 66 MHz Clock,
I/O Bus
- Differential 400 MHz
- Dynamic series Peripherals PCI Bus Controller USB Peripherals clock,
termination in the
(Intel web site )
工业挑战: 更快的计算机结构
PCI: - >66 MHz
clock, - >66 MHz data - >266 MB/s
Secondary Cache
Graphics Accelerator
Back Side Bus
CPU
FSB (Front Side Bus):
多快才是足够快?
示波器上升时间
等于信号的上升时间 2 倍于信号的上升时间 3 倍于信号的上升时间 5 倍于信号的上升时间
上升时间慢/异常幅度衰 减
41% 12% 5% 2%
What you don’t know...
...can hurt you!
关于示波器边沿速度的建议
建议示波器的上升时间至少为被测信号上升时间 的3－5倍
用于高速总线的信号完整性测试
目录
• 市场的紧迫性 • 技术趋势 • 工业挑战 • 测试方面的挑战机解决方案
• 总结
市场的驱动力
技术趋势
– Digital Data Bandwidth: Pentium P4 - >1GHz, 400MHz bus, 3.2GB/s bus transfer rate (IDF August 2000)
– “Peak Memory BW (2.13 GB/sec)” (IBM web site regarding
RS-6000 RISC processor)
– “The PCI (Peripheral Component Interconnect) bus provides data rates of one GByte per second and up”
- >133 MHz clock,
Fr. Side Bus
- <250 ps rise time,
800
MB/s
-
Spread spectrum clocking, Logic levels: 3.3V, 1.0V
1.0 GB/s Hi-speed
AGP
Bus
Controller
RamBus
System Memory
示波器带宽指标
0.1ຫໍສະໝຸດ Baidu
0.2
0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0
100
97.5
95
92.5
90
BW
=
0.35* trise
87.5 85 82.5
80
77.5
75
72.5
70.7 (- 3 dB)
在 3dB 带宽频率，信号的垂直幅度误差大约为30%
关于示波器带宽的建议
建议示波器的带宽至少为被测信号频率的3－5倍
用 2GHz 带宽示波器测试 100ps 上升时间
RT(measured) = SQRT[RT(oscilloscope)2 + RT(Signal)2] RT(measured) = SQRT[200ps2 + 100ps2] = 224ps!
用 4GHz带宽示波器测试 100ps 上升时间
RT(measured) = SQRT[RT(oscilloscope)2 + RT(Signal)2] RT(measured) = SQRT[100ps2 + 100ps2] = 140ps!
Chip Set
- 800 MHz self-timed
driver IC,
data,
Legacy Buses
- Source-sync bus
- 800 mV pp RSL logic,
- up to 266 MHz data rate
Peripherals
- 200 ps setup/hold, - 200 ps rise times