第2章硬件结构概要

第二章：TMS320C54x的硬件结构
第二章：TMS320C54x的硬件结构
2. TMS320C54x主要特性
C54x是一款低功耗、高性能的定点DSP芯片 （1）CPU部分
• 先进的多总线结构(1条程序总线、3条数据总线和4条地址总 线)。
• 40位算术逻辑运算单元(ALU)，包括1个40位桶形移位寄存器 和2个独立的40位累加器。
• 片内单寻址RAM(SARAM)。如C548、C5402、C5416等。
第二章：TMS320C54x的硬件结构
（3）片内外设
• 软件可编程等待状态发生器。 • 可编程分区转换逻辑电路。 • 片内锁相环(PLL)和时钟发生器。 • 可编程串行接口（4种） • 可编程定时器16位（1~2个） • 8位或16位主机接口(HPI)。 • 多种节电模式:软件控制片外总线、CLKOUT、器件电压等。
ST0和ST1中包含各种工作条件和工作方式的状态， PMST中包含存储器的设置状态及其他控制信息。
第二章：TMS320C54x的硬件结构
（1）状态寄存器（ST0）
功能:反映寻址要求和计算中的状态; ST0的结构图：
含义: ARP—— 辅助寄存器指针 TC—— 测试/控制标志位 C——进位位。 OVA /OVB ——累加器A/B的溢出标志位 DP——数据存储器页指针
2.2 总 线 结 构
TMS320C54X总线结构是围绕8组16比特总线建立的。 ☉一组程序总线PB:传送从程序存储器来的指令代码和立 即数; ☉三组数据总线（CB、DB）：传送从数据存储器读出的操作 数； （ EB）：传送写入到数据存储器中的数据； ☉四组地址总线（PAB、CAB、DAB、EAB）：传送执行指令所 需的地址；
15～ 7 6
5
4
3
2
1
0
IPTR M P/ M C O V LY AV IS D R O M C LK O FF① SM U L① SST①
① 这 些 位 置 在 C54x DSP 的 A 版 本 或 更 新 版 本 才 有 ， 或 者 在 C548 或 更 高 的 系 列 器 件 才 有 。
含义: IPTR ——中断向量指针。 MP/ MC ——微处理器/微型计算机工作方式位 OVLY ——RAM重复占位位。 AVIS ——地址可见位
第二章：TMS320C54x的硬件结构
（4）指令系统 ▪ 单指令重复和块指令重复操作。 ▪ 用于程序和数据管理的块存储器传送指令。 ▪ 32位长操作数指令。 ▪ 同时读入2或3个操作数的指令。 ▪ 可以并行存储和并行加载的算术指令。 ▪ 条件存储指令。 ▪ 从中断快速返回的指令。
第二章：TMS320C54x的硬件结构
第二章：TMS320C54x的硬件结构
（2）状态寄存器（ST1）
功能:反映寻址要求、计算初始状态、I/O终端控制
含义:
BRAF —— 块重复操作标志位。 XF ——XF引脚状态位。
INTM ——中断方式位 。 SXM ——符号位扩展方式位。
FRCT ——小数方式位。 ASM —— 累加器移位方式位
(1)CPU:包括算术逻辑运算单元(ALU)、乘法器、累加器、移位 寄存器、各种专门用途的寄存器、地址生成器及内部总线。 (2)存储器系统：包括片内程序ROM、片内单访问的数据RAM 和双访问的数据RAM、外接存储器接口。 (3)片内外设与专用硬件电路：包括片内定时器、各种类型的串 口、主机接口、片内锁相环(PLL)、时钟发生器及各种控制电路。
第二章：TMS320C54x的硬件结构
第二章：TMS320C54x的硬件结构
2.1 TMS320C54x硬件结构框图 2.2 总 线 结 构 2.3 中央处理单元(CPU) 2.4 存储器和I/O空间 2.5 中 断 系 统
第二章：TMS320C54x的硬件结构
▪ 2.1 TMS320C54x硬件结构框图 ▪ 1. TMS320C54x内部结构（3大块）
CPL ——直接寻址编辑方式位 HM ——保持方式位 OVM ——溢出方式位 C16 ——双16位/双精度算术运算方式位 CMPT—— 修正方式位
第二章：TMS320C54x的硬件结构
（3）工作方式寄存器（PMST—Processor Mode Status） 功能:设定并控制处理器的工作方式，反映处理器工作状态;
器算术运算单元(ARAU)。
第二章：TMS320C54x的硬件结构
（2）存储器系统 • 192 K字可寻址存储空间:64 K字程序存储空间、64 K字数据
存储空间及64 K字I/O空间，对于C548、C549、C5402、C5410 和C5416等可将其程序空间扩展至8M。
• 片内双寻址 RAM(DARAM)。C54x中的DARAM被分成若干 块。在每个机器周期内，CPU可以对同一个DARAM块寻址(访 问)2次，即CPU可以在一个机器周期内对同一个DARAM块读出 1次和写入1次。DARAM可以映射到程序空间和数据空间。但一 般情况下，DARAM总是映射到数据空间，用于存放数据。
第二章：TMS320C54x的硬件结构
2.3 中央处理单元（CPU）
C54X的CPU由运算部件、控制部件和各种寄存器组成。 1 . CPU状态和控制寄存器 C54x DSP有三个状态和控制寄存器: (1) 状态寄存器0(ST0); (2) 状态寄存器1(ST1)； (3) 处理器工作模式状态寄存器(PMST)。
• 17位并行乘法器，与40位专用加法器相连，用于非流水线式 单周期乘法/累加(MAC)运算。
第二章：TMS320C54x的硬件结构
（1）CPU部分（续） • 比较、选择、存储单元(CSSU):用于加法/比较选择。 • 指数编码器：可以在单个周期内计算40位累加器中
数值的指数。 • 双地址生成器：包括8个辅助寄存器和2个辅助寄存
第二章：Leabharlann BaiduMS320C54x的硬件结构
2.运算部件(6个) （1）算术逻辑单元（ALU）
功能:① C54X使用40bit的ALU和2个40bit累加器 （A、B）完成二进制补码的算术运算：
② ALU可完成布尔运算; ③ 同时完成两个16bit运算（具有两个16位的ALU） 组成：ALU组成框图见下图