同济大学数字电子技术复习提纲

数字电子技术复习提纲2014

1 数制和码制

1）数制：十进制数、二进制数、八进制数和十六进制数及其相互转换

2）码制：二进制码和BCD 码（二——十进制）

（１）二进制码：自然二进制码和格雷码（Gray 码）

（２）BCD 码（二——十进制）：8421BCD、余三码

2逻辑代数基础

1）逻辑代数的三种基本运算：

与、或、非 的含义、真值表和逻辑符号（两种标准）

2）逻辑代数的基本公式和常用公式：

3）逻辑代数的基本定理：（代入定理、反演定理、对偶式及对偶定理）

4）逻辑函数的公式化简法：（与或、与非－与非）

5）逻辑函数的表示方法：

（1） 最小项和最大项的定义和数量：n 变量的逻辑函数最多有个最小项，每

个最小项有n 个相邻最小项

n 2（2） 用最小项和最大项表示逻辑函数

6）逻辑函数的卡诺图表示法和化简法：

（1） 卡诺图：标准样式和相邻关系：

（3） 用卡诺图表示逻辑函数：

（4） 用卡诺图化简逻辑函数：（与或式、或与式，包括无关项） 3 门电路（注意TTL 门与CMOS 门的区别）

1）输入端电平认定

2）无用输入端处理

3）输出端并接可行性与等效逻辑关系

4 组合逻辑电路

1）组合逻辑电路的分析方法

2）组合逻辑电路的设计方法

3）常用组合逻辑电路

（1） 译码器（138）

（2） 数据选择器（153、151）

（3） 加法器（283）

4) 组合逻辑电路的竞争－冒险现象及消除方法

5 触发器

1）结构类型和功能类型

2）特性真值表和特性方程

3）符号、有效电平和触发边沿

4）输出和状态波形图

6 时序逻辑电路

1）时序逻辑电路的分析方法

（1） 驱动方程、状态方程、输出方程

（2） 状态转换表、状态转换图、时序图

（3） 自启动判定

2）常用时序逻辑电路

（1） 寄存器和移位寄存器

（2） 计数器（二进制、十进制、任意进制；同步）161、160

（3） 序列信号发生器

3）时序逻辑电路的设计方法

基于中规模计数器的时序逻辑电路的设计（任意进制计数器设计） 7 半导体存储器

（1） ROM和RAM的容量表示（地址线和字数，位线和位数）

（2） 用ROM实现逻辑函数

8 脉冲波形的产生与整形

（1） 施密特触发器、单稳态触发器和多谐振荡器的特点

（2） 555定时器原理、构成各种功能电路与相关计算

9 A/D和D/A转换器

（1） DAC 数模对应关系

（2） A/D转换的四个中间过程和不同类型ADC的转换速度

附录

1) 门电路引脚电平

(1)CMOS门输入端使用

•输入端不允许悬空

•输入端(经电阻或直接)接地，相当于输入低电平

•输入端(经电阻或直接)接低电平，相当于输入低电平

•输入端(经电阻或直接)接正电源，相当于输入高电平

•输入端(经电阻或直接)接高电平，相当于输入高电平

(2)TTL门输入端使用

•输入端经小电阻或直接接地，相当于输入低电平

•输入端经小电阻或直接接低电平，相当于输入低电平

•输入端经大电阻接地或接低电平，相当于输入高电平

•输入端悬空，相当于输入高电平

•输入端(经电阻或直接)接高电平，相当于输入高电平

•输入端(经电阻或直接)接正电源，相当于输入高电平

2)格雷码

格雷码又称为循环码。

格雷码的编码规则是使任何两个相邻代码只有一个二进制位的状态不同，其于三个二进制位必须有相同状态。

3)触发器各种类型

(1)或非门构成的S R锁存器(又称基本R S触发器)

与非门构成的SR锁存器

(2)电平触发的触发器高电平有效(如果CLK端带圈则低电平有效)

(3)脉冲触发的触发器（又称主从触发器）

Q端在时钟下降沿产生输出(如果CLK端带圈则上升沿产生输出)

(4)边沿触发的触发器上升沿触发(如果CLK带圈则下降沿触发)

4)M进制计数器设计的置数(置零)控制端

(1)利用同步控制端置数(置零),产生置数(置零)信号的状态计入循环状态数

(2)利用异步控制端置数(置零),产生置数(置零)信号的状态不计入循环状态数