第三章-集成电路的制造工艺——【半导体芯片】
半导体集成电路制造工艺
半导体集成电路制造工艺一、集成电路的定义：集成电路是指半导体集成电路，即以半导体晶片材料为主，经热氧化工艺：干氧氧化、水汽氧化、湿氧氧化加工制造，将无源元件、有源元件和互连线集成在基片内部、表面或基片之上，执行十八、根据器件要求确定氧化方法：1、高质量氧化：干氧氧化或分压氧化；2、厚某种电子功能的微型化电路。
微型化电路有集成电路、厚膜电路、薄膜电路和混合层的局部氧化或场氧化：干氧（10min）+湿氧+干氧(10min)或高压氧化；3、低表面态电路等多种形式。
氧化：掺氯氧化；湿氧氧化加掺氯气氛退火或分压氧化（H2O或O2+N2 或Ar 或He 等）。
二、集成电路的分类：十九、热氧化过程中硅中杂质的再分布1、硅中掺磷(1)温度一定时，水汽氧化（湿氧按电路功能分类：分为以门电路为基础的数字逻辑电路和以放大器为基础的线性电氧化）导致杂质再分布程度较大，其NS/NB 大于干氧氧化；(2)同一氧化气氛下，氧化路，还有微波集成电路和光集成电路等。
温度越高，磷向硅内扩散的速度越快，表面堆积现象减小，NS/NB 趋于1。
2、硅中按构成集成电路基础的晶体管分类：分为双极型集成电路和MOS型集成电路两大类。
掺硼(1)温度一定时，水汽氧化（湿氧氧化）导致杂质再分布程度增大，NS/NB 小前者以双极型平面晶体管为主要器件；后者以MOS场效应晶体管为基础。
于干氧氧化；(2)同一氧化气氛下，氧化温度越高，硼向硅表面扩散速度加快，补三、衡量集成电路的发展DRAM( 3*107（集成度）, 135mm2（外型尺寸）, 0.5 μm偿了表明杂质的损耗，NS/NB 趋于1。
看看运动方向（特征尺寸）, 200mm （英寸）) ，二十二、热氧化过程四、摩尔定律：IC集成度每1.5年翻一番五、集成电路的发展展望目标：集成度↑、可靠性↑、速度↑、功耗↓、成本↓。
努力方向：线宽↓、晶片直径↑、设计技术↑六、硅微电子技术发展的几个趋势：1、单片系统集成（SoC）System on a chip Application Specific Integrated Circuit 特定用途集成电路2、整硅片集成（WSI）3、半定制电路的设计方法4、微电子机械系统（MEMS）5、真空微电子技术七、集成电路制造中的基本工艺技术横向加工：图形的产生与转移（又称为光刻，包括曝光、显影、刻蚀等）。
半导体芯片生产工艺
半导体芯片生产工艺半导体芯片生产工艺是一种非常复杂和精细的过程，涉及到多个步骤和环节。
下面我将简要介绍一下半导体芯片生产的主要工艺流程。
1. 半导体晶圆制备：半导体芯片是通过在硅晶圆上制造微小的电子元件来实现的。
首先，从纯度极高的硅单晶中制备出晶圆，通常使用Czochralski方法。
在这个过程中，将纯净的硅溶液熔化并冷却，形成单晶硅棒，然后将其切割成薄片，即晶圆。
2. 晶圆化学处理：经过切割后的晶圆表面可能存在一些杂质和缺陷，需要经过一系列化学处理步骤来去除这些杂质。
这包括去除氧化物和有机污染物，以保证晶圆表面的纯度。
常用的处理方法包括酸洗、碱洗和溅射处理等。
3. 肖特基势阻撕开初步形成晶体管：肖特基势阻撕开是半导体芯片制造的核心步骤之一。
这一步骤是在晶圆表面制造出MOSEFET晶体管，用于控制电流的通断。
首先，利用光刻技术将光刻胶涂在晶圆表面，并通过曝光和显影来形成晶体管的图案。
然后，使用化学气相沉积（CVD）技术在晶体管上沉积一层绝缘层和栅极材料。
4. 金属线路制造：在晶体管上形成的电子元件需要连接起来，以形成电路。
这一步骤是利用化学气相沉积技术将金属层沉积在晶圆上，形成电路之间的连线。
然后，使用电子束或激光器去除多余的金属，形成所需的线路模式。
5. 固化和封装：在完成金属线路制造后，需要对芯片进行固化和封装，以保护芯片并提供外部引脚。
首先，将芯片放入高温炉中加热，将金属线路的材料烧结在一起，形成一个坚固的结构。
然后，使用薄膜封装技术将芯片封装在塑料或陶瓷外壳中，并连接外部引脚。
6. 测试和包装：最后一步是对芯片进行测试和包装。
芯片会经过一系列的测试来检查其电性能和功能。
一旦通过测试，芯片将被放置在塑料或陶瓷封装中，并进行标签和贴片等最后的包装工作。
以上是半导体芯片生产的主要工艺流程。
这个过程需要非常高的精度和控制，因为任何微小的错误都可能导致芯片的失效。
随着技术的发展，半导体芯片生产工艺不断在改进和创新，以满足不断增长的需求和不断提高的性能要求。
集成电路制造中的半导体器件工艺
集成电路制造中的半导体器件工艺绪论随着信息技术的飞速发展，集成电路制造技术已成为现代电子工业的核心领域。
集成电路是现代电子产品的基础，在计算机、通讯、军事和工业等领域都有着广泛的应用。
而半导体器件工艺是集成电路制造技术的基石，其质量和效率直接决定了集成电路的性能和成本。
本文将从半导体制造的基本流程、光刻工艺、薄膜工艺、化学机械抛光、多晶硅工艺和后台工艺六个方面详细介绍集成电路制造中的半导体器件工艺。
一、半导体制造的基本流程半导体芯片制造的基本流程包括晶圆制备、芯片制造和包装封装。
具体流程如下：晶圆制备：晶圆是半导体器件制造的基础，它是由高纯度单晶硅材料制成的圆片。
晶圆制备的主要过程包括矽晶体生长、切片、抛光和清洗等。
芯片制造：芯片制造主要包括传输电子装置和逻辑控制逻辑电路结构的摆放和电路组成等操作。
包装封装：芯片制造完成后，晶体管芯片需要被封装起来的保护电路，使其不会受到外界环境的影响。
光刻工艺是半导体工艺中的核心部分之一。
光刻工艺的主要作用是将图形预设于硅晶圆表面，并通过光刻胶定位的方式将图形转移到晶圆表面中，从而得到所需的电子器件结构。
光刻工艺的主要流程包括图形生成、光刻胶涂布、曝光、显影和清洗等步骤。
三、薄膜工艺薄膜工艺是半导体制造中的另一个重要工艺。
它主要通过化学气相沉积、物理气相沉积和溅射等方式将不同性质的材料覆盖在晶圆表面，形成多层结构，从而获得所需的电子器件。
四、化学机械抛光化学机械抛光是半导体工艺中的核心工艺之一。
其主要作用是尽可能平坦和光滑化硅晶圆表面，并去除由前工艺所形成的残余物和不均匀的层。
化学机械抛光的基本原理是使用旋转的硅晶圆，在氧化硅或氮化硅磨料的帮助下，进行机械和化学反应，从而达到平坦化的效果。
五、多晶硅工艺多晶硅工艺是半导体工艺中的一个重要工艺，主要是通过化学气相沉积厚度约8至12个纳米的多晶硅层。
该工艺可以用于形成电极、连接线、栅极和像素等不同的应用。
多晶硅工艺的优点是不需要特殊的工艺装备，因此较为简单。
半导体芯片制造工艺流程
半导体芯片制造工艺流程晶圆加工是半导体芯片制造的第一步，主要是将硅圆片加工成晶圆，晶圆通常使用硅（Si）为基片，通过化学、光学和物理方法对其进行切割、清洗、抛光等工艺，使其表面更加平整、光滑。
曝光是指将设计好的芯片电路图案通过光刻技术印制在晶圆上。
首先使用感光胶涂覆在晶圆表面，然后使用相应的光罩通过曝光机器将芯片电路图案映射到晶圆上。
曝光完成后，通过退胶和清洗工艺将晶圆表面的胶层去除。
清洗是对晶圆表面进行清洁处理，以去除可能附着在晶圆表面的微尘、油污和其他杂质。
清洗工艺主要包括超声波清洗、化学清洗等，这些工艺能够有效地将晶圆表面的杂质清除，以保证芯片制造的质量。
刻蚀是将晶圆表面的材料进行刻蚀处理，以形成电路的结构和形状。
刻蚀工艺一般采用干法和湿法两种方式，干法刻蚀常采用等离子刻蚀（PECVD），湿法刻蚀常采用化学刻蚀（Wet Etching）。
刻蚀工艺是芯片制造中非常关键的工艺环节，能够通过控制刻蚀时间和温度等参数，对晶圆表面进行精确的刻蚀，以形成预定的电路结构。
离子注入指的是将离子注入到晶圆表面，以改变晶圆材料的导电、隔离和其他物理特性。
离子注入通常使用离子注入机，通过加速离子，使其能够穿透晶圆表面，并深入到晶体结构内部。
离子注入后，晶圆的电学性能和物理特性会发生改变。
沉积是在晶圆表面沉积一层薄膜，以增强晶圆的功能和性能。
沉积工艺通常有物理气相沉积（PVD）和化学气相沉积（CVD）两种方式。
其中，物理气相沉积是将金属蒸汽通过高温和高真空状态沉积到晶圆表面；化学气相沉积则是通过将气体反应在晶圆表面生成所需的薄膜。
陶瓷制造是指将晶圆切割成单个的芯片，并在芯片表面上进行焊接和封装。
这个过程主要包括切割、背面研磨、背面腐蚀、表面成形和背面蚀刻等步骤。
陶瓷制造是构成芯片最核心的工艺环节之一，能够保证芯片的完整性和可靠性。
封装是将制造好的半导体芯片封装成可供使用的集成电路。
封装主要是将芯片连接到引脚上，并采用适当的封装材料将其封装。
第三章半导体制造工艺简介ppt课件
8 常用工艺之五：薄膜制备
❖ 四种薄膜：氧化膜；电介质膜；多晶硅膜； 金属膜
8 常用工艺之五：薄膜制备
❖ （1〕氧化 ❖ SiO2的作用 ❖ 屏蔽杂质、栅氧化层、介质隔离、器件保护和表面
钝化 ❖ SiO2的制备 ❖ 需要高纯度，目前最常用的方法是热氧化法。主要
分为干氧氧化、水汽氧化和湿氧氧化三种。 ❖ 氮化硅的制备 ❖ 主要用作：金属上下层的绝缘层、场氧的屏蔽层、
主要内容
❖ 3.1半导体基础知识 ❖ 3.2 工艺流程 ❖ 3.3 工艺集成
3.2 工艺流程
❖ 1 制造工艺简介 ❖ 2 材料的作用 ❖ 3 工艺流程 ❖ 4 常用工艺之一：外延生长 ❖ 5 常用工艺之二：光刻 ❖ 6 常用工艺之三：刻蚀 ❖ 7 常用工艺之四：掺杂 ❖ 8 常用工艺之五：薄膜制备
扩散和离子注入的对比
离子注入
注入损伤
❖ 注入损伤：带有能量的离子进入半导体衬底， 经过碰撞和损失能量，最后停留下来。
❖ 电子碰撞：电子激发或新的电子空穴对产生 ❖ 原子核碰撞：使原子碰撞，离开晶格，形成
损伤，也称晶格无序
晶格无序
退火
❖ 由于离子注入所造成的损伤区及无序团，使 迁移率和寿命等半导体参数受到严重影响。
❖ 每层版图都有相对应的掩膜版，并对应于不 同的工艺。
4 常用工艺之一：外延生长
❖ 半导体器件通常不是直接做在衬底上的， 而是先在沉底上生长一层外延层，然后将 器件做在外延层上。外延层可以与沉底同 一种材料，也可以不同。
❖ 在双极型集成电路中：可以解决原件间的 隔离；减小集电极串联电阻。
❖ 在CMOS集成电路中：可以有效避免闩锁 效应。
度取决于温度。
3.1半导体基础知识
❖ 关于扩散电阻： ❖ 集成电路中经常见到的扩散电阻其实就是利
半导体芯片制造
半导体芯片制造半导体芯片制造是一项高度复杂的工艺过程，它涉及到多个步骤和多个设备的使用。
下面将对半导体芯片制造的主要步骤进行介绍。
首先，半导体芯片制造的第一步是晶圆制备。
晶圆是用来制造芯片的基材，它通常由纯净的硅材料制成。
在晶圆制备过程中，首先要将硅材料通过化学反应转化为气相中的氯化硅，然后将氯化硅沉积在旋转的蓝宝石片上，形成一个均匀而平整的薄膜。
接下来，将蓝宝石片上的薄膜分离出来，得到一个薄的硅片，即晶圆。
第二步是晶圆清洁。
由于半导体芯片制造对杂质的极度敏感，所以在制造过程中需要对晶圆进行彻底的清洗。
这一步骤主要是通过浸泡晶圆在各种溶液中，将其表面的杂质和污物彻底清除。
第三步是光刻制程。
光刻制程是半导体芯片制造中最重要的步骤之一，它用来定义芯片上各个电路元件的形状和位置。
光刻制程的主要工具是光刻机，它利用紫外线和掩模印刷技术将电路图案印刷到晶圆上。
在这个过程中，先将光刻胶涂在晶圆表面，然后将掩模放在光刻胶上，并通过紫外线照射，使光刻胶的未照射部分变得可溶，然后将其洗掉，留下所需的电路图案。
第四步是蚀刻。
蚀刻是将晶圆表面不需要的材料蚀掉，以形成芯片上各个电路元件之间的电隔离。
蚀刻过程中主要使用的是化学蚀刻液或物理蚀刻机来去除多余的材料。
第五步是沉积。
沉积是在晶圆表面以原子层的方式沉积所需的薄膜材料，以形成芯片上的电路元件。
常见的沉积方式有化学气相沉积和物理气相沉积。
第六步是热处理。
在半导体芯片制造过程中，热处理是不可或缺的一步。
它主要用来修复和改善晶圆上的材料特性，包括晶格结构和电子状态等。
热处理过程中需要使用高温炉等设备。
最后一步是封装测试。
在芯片制造完成后，需要将其封装成一个完整的芯片。
封装的主要目的是保护芯片，同时连接芯片与外部电路。
封装过程中还需要对芯片进行各项电性测试，以确保芯片的质量和性能符合规定的标准。
以上就是半导体芯片制造的主要步骤。
需要注意的是，半导体芯片制造是一个高度复杂和精密的过程，需要严格控制各个工艺参数，以确保芯片的质量和性能。
半导体芯片制作流程工艺
半导体芯片制作流程工艺半导体芯片制作可老复杂啦，我给你好好唠唠。
1. 晶圆制造(1) 硅提纯呢，这可是第一步，要把硅从沙子里提炼出来，变成那种超高纯度的硅，就像从一群普通小喽啰里挑出超级精英一样。
这硅的纯度得达到小数点后好多个9呢，只有这样才能满足芯片制造的基本要求。
要是纯度不够，就像盖房子用的砖都是软趴趴的，那房子肯定盖不起来呀。
(2) 拉晶。
把提纯后的硅弄成一个大的单晶硅锭，就像把一堆面粉揉成一个超级大的面团一样。
这个单晶硅锭可是有特殊形状的，是那种长长的圆柱体，这就是芯片的基础材料啦。
(3) 切片。
把这个大的单晶硅锭切成一片一片的，就像切面包片一样。
不过这可比切面包难多啦，每一片都得切得超级薄，而且厚度要非常均匀，这样才能保证后面制造出来的芯片质量好。
2. 光刻(1) 光刻胶涂覆。
先在晶圆表面涂上一层光刻胶，这光刻胶就像给晶圆穿上了一件特殊的衣服。
这件衣服可神奇啦，它能在后面的光刻过程中起到关键作用。
(2) 光刻。
用光刻机把设计好的电路图案投射到光刻胶上。
这光刻机可厉害啦，就像一个超级画家，但是它画的不是普通的画，而是超级精细的电路图案。
这图案的线条非常非常细，细到你都想象不到，就像头发丝的千分之一那么细呢。
(3) 显影。
把经过光刻后的晶圆进行显影，就像把照片洗出来一样。
这样就把我们想要的电路图案留在光刻胶上啦，那些不需要的光刻胶就被去掉了。
3. 蚀刻(1) 蚀刻过程就是把没有光刻胶保护的硅片部分给腐蚀掉。
这就像雕刻一样，把不要的部分去掉，留下我们想要的电路结构。
不过这个过程得非常小心，要是腐蚀多了或者少了，那芯片就报废了。
(2) 去光刻胶。
把之前用来形成图案的光刻胶去掉，这时候晶圆上就留下了我们想要的电路形状啦。
4. 掺杂(1) 离子注入。
通过离子注入的方式把一些特定的杂质原子注入到硅片中，这就像给硅片注入了特殊的能量一样。
这些杂质原子会改变硅片的电学性质，从而形成我们需要的P型或者N型半导体区域。
半导体集成电路集成电路的基本制造工艺
THANKS
感谢观看
材料挑战与解决方案
材料挑战
半导体集成电路制造过程中需要使用各种高纯度、高性能的材料，如高纯度硅片、特种气体性有着至关重要的影响。
材料解决方案
为了解决材料挑战，可以采用先进的材料制备技术和质量控制手段，确保材料的纯度和质量。同时，加强材料研 发和优化也是提高材料性能和可靠性的重要手段。
半导体集成电路的应用领域
01
02
03
04
通信
手机、基站、路由器等通信设 备中大量使用集成电路。
计算机
CPU、GPU、内存等计算机 核心部件都是集成电路的典型
应用。
消费电子
电视、音响、游戏机等消费电 子产品中广泛应用集成电路。
工业控制
自动化设备、仪器仪表等工业 控制领域离不开集成电路的支
持。
半导体集成电路的发展历程
05
06
1990年代至今
集成电路技术不断进步，进入纳米工艺时代， 智能手机、平板电脑等便携式智能设备成为主 流应用领域。
02
制造工艺流程
晶圆制备
01
02
03
04
晶圆是制造集成电路的基础材 料，其制备过程包括多晶硅的 提纯、单晶生长、晶片切割等
步骤。
多晶硅的提纯是将硅元素中的 杂质去除，获得高纯度的多晶
性能。
光刻胶需要具备优良的感光性能、分辨 率和附着力，同时要与刻蚀液兼容，易
于去除。
光刻胶的选用和加工工艺对集成电路的 制造成本和可靠性有着重要影响。
其他材料
01
其他材料在集成电路中用于辅助 制造和封装，如化学试剂、气体 、陶瓷等。
02
其他材料的选用和加工工艺对集 成电路的性能和可靠性有着重要 影响，需要与制造工艺相匹配。
第3章集成电路制造工艺ppt课件
2021/5/29
26
集成电路设计原理
1.1.4 埋层的作用
1.减小串联电阻〔集成电路中的各个电极均从 上表面引出，外延层电阻率较大且路径较长。 2.减小寄生pnp晶体管的影响〔第二章介绍）
光P+刻胶
SiO2
EB C
N+ P
N+
N–-epi
钝化层
SiO 2
P+
P-Sub
N+埋层
EB C
N+ P N+
无生产线〔Fabless〕集成电路设计公司。
如美国有200多家、台湾有100多家这样的
设计公司。
2021/5/29
2
集成电路设计原理
引言
2. 代客户加工〔代工〕方式
芯片设计单位和工艺制造单位的分离，即 芯片设计单位可以不拥有生产线而存在和 发展，而芯片制造单位致力于工艺实现， 即代客户加工〔简称代工〕方式。
钝化层
E SiOB C SiO
光P+刻胶
N+
2
P
N+
2
P+
SiO2 N–-epi
EB C N+ P N+ P+
N–-
P-Sub
N+埋层
epi
2021/5/29
28
1.1.6 作业
集成电路设计原理
1 描述PN结隔离双极工艺的流程及光
刻掩膜版的作用；
2 说明埋层的作用。
注：下次上课时需要交前一次课的作 业，做为平时成绩的一部分。不能代交！
N–-
P+
epi
2021/5/29
27
集成电路设计原理
半导体芯片加工工艺流程
半导体芯片加工工艺流程半导体芯片加工是个超级复杂又超酷的事儿。
它就像一场精心编排的魔术表演，每个步骤都有它独特的魅力。
一、晶圆制备。
晶圆是半导体芯片的基础。
这就像是盖房子要先准备好地基一样重要。
要先从硅的提纯开始，把硅从沙子等原料里提取出来，让它变得超级纯净。
这过程就像给一个调皮的孩子好好地洗个澡，把所有脏东西都去掉，只留下干干净净的硅。
然后把提纯后的硅通过拉晶等方法制成单晶硅锭，再把这个硅锭切割成一片片的晶圆，这些晶圆就像一张张空白的画布，等待着后续的创作。
二、光刻。
光刻这一步简直是芯片加工里的艺术创作。
就好像是用超级精细的画笔在晶圆这个画布上画画。
光刻机会把设计好的电路图案通过光照的方式转移到晶圆表面的光刻胶上。
这光刻胶就像是一层神奇的保护膜，在光照的地方会发生化学变化。
这个过程要求精度极高，一点点的误差就可能让整个芯片报废。
就像是在米粒上刻字，稍微手抖一下就前功尽弃了。
三、蚀刻。
蚀刻就像是把光刻胶上画好的图案雕刻到晶圆上。
把光刻胶上不需要的部分去掉，让下面的晶圆材料暴露出来。
这就像是把雕刻好的模板下面的东西显露出来一样。
这一步也很讲究，要控制好蚀刻的深度和宽度等参数，就像厨师做菜要控制好火候和调料的用量一样，多一点少一点都不行。
四、掺杂。
掺杂就像是给晶圆注入魔法力量。
通过把一些特殊的杂质原子，像磷或者硼等，引入到晶圆的特定区域。
这就改变了晶圆这些区域的电学性质，让它们可以按照我们想要的方式来传导电流。
这过程有点像给一杯平淡的水加点糖或者盐，让它有了不同的味道。
五、薄膜沉积。
薄膜沉积就像是给晶圆穿上一层一层的衣服。
通过化学气相沉积或者物理气相沉积等方法，在晶圆表面形成各种各样的薄膜。
这些薄膜可能是绝缘层、金属层等。
这就像给房子刷墙或者贴瓷砖一样，一层一层的，让晶圆有了更多的功能。
六、金属化。
金属化就像是给芯片内部的电路搭建桥梁。
把各个不同的电路元件用金属导线连接起来，这样电流就可以在芯片内部顺畅地流动。
【半导体芯片制造】芯片制作工艺流程
芯片制作工艺流程工艺流程1) 表面清洗晶圆表面附着一层大约2um的Al2O3和甘油混合液保护之,在制作前必须进行化学刻蚀和表面清洗。
2) 初次氧化有热氧化法生成SiO2 缓冲层，用来减小后续中Si3N4对晶圆的应力氧化技术干法氧化Si(固) + O2 àSiO2(固)湿法氧化Si(固) +2H2O àSiO2(固) + 2H2干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。
干法氧化成膜速度慢于湿法。
湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。
当SiO2膜较薄时，膜厚与时间成正比。
SiO2膜变厚时，1膜厚与时间的平方根成正比。
因而，要形成较厚的SiO2膜，需要较长的氧化时间。
SiO2膜形成的速度取决于经扩散穿过SiO2膜到达硅表面的O2及OH 基等氧化剂的数量的多少。
湿法氧化时，因在于OH基在SiO2膜中的扩散系数比O2的大。
氧化反应，Si 表面向深层移动，距离为SiO2膜厚的0.44倍。
因此，不同厚度的SiO2膜，去除后的Si表面的深度也不同。
SiO2膜为透明，通过光干涉来估计膜的厚度。
这种干涉色的周期约为200nm，如果预告知道是几次干涉，就能正确估计。
对其他的透明薄膜，如知道其折射率，也可用公式计算出(d SiO2) / (d ox) = (n ox) / (n SiO2)。
SiO2膜很薄时，看不到干涉色，但可利用Si的疏水性和SiO2的亲水性来判断SiO2膜是否存在。
也可用干涉膜计或椭圆仪等测出。
SiO2和Si界面能级密度和固定电荷密度可由MOS二极管的电容特性求得。
(1 00)面的Si的界面能级密度最低，约为10E+10 -- 10E+11/cm –2 .e V -1 数量级。
(100)面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。
3) CVD(Chemical Vapor deposition)法沉积一层Si3N4(Hot CVD或LPCVD)。
芯片半导体制造工艺-第一、二、三章 半导体材料、产业介绍及晶圆制备
1.2 固态器件
• 故态器件不仅是指晶体管，还包括电阻器和电容 器。
• Ge合金管的缺点是工作温度低，电性能差。 • 50年代随着硅平面制造工艺的出现，很快就出现
了用硅材料制造的晶体管。 • 由于硅材料的制造温度(熔点温度1415℃)和硅晶
体管的工作温度都优于锗(熔点温度937℃) ，加 之SiO2的天然生成使得硅晶体管很快取代了Ge晶 体管。
芯片制造半导体工艺实用教程
第一章 半导体产业介绍
• 概述 微电子从40年代末的第一只晶体管（Ge合金管）
问世，50年代中期出现了硅平面工艺，此工艺不 仅成为硅晶体管的基本制造工艺，也使得将多个 分立晶体管制造在同在一硅片上的集成电路成为 可能，随着制造工艺水平的不断成熟， 使微电子 从单只晶体管发展到今天的ULSI。
2、抗辐射能力强。
3、制造成本较Si大，而且没有天然的氧化物。
• 对材料的要求：
由于诸如材料的结构、获得的方法及各自的 作用，加上杂质、缺陷对器件性能的影响，对 他 们 的 要 求 也 不 尽 相 同 ， 对 常 用 的 Si 、 Ge 、 GaAs其选用的指标主要有： 1、导电类型（P型或N型） 2、电阻率 3、少子寿命 4、晶格的完整性（晶体缺陷要求少于一定数
• 尺寸和数量是IC发展的两个共同目标。 • 芯片上的物理尺寸特征称为特征尺寸，将此定义
为制造复杂性水平的标准。
• 通常用微米来表示。一微米为1/10000厘米。
• Gordon Moore在1964年预言IC的密度每隔18～24 个月将翻一番，------摩尔定律。
（元件 / 芯片）
水平
小规模集成电路 中规模集成电路 大规模集成电路 特大规模集成电路 超大规模集成电路
《微电子学概论》--Chap03
深亚微米CMOS晶体管结构
STI(Shallow Trench Isolation)（浅沟道绝缘）
二、MOS数字集成电路
1 . MOS开关(以增强型NMOS为例)
ቤተ መጻሕፍቲ ባይዱ
Vg
Vo/（Vg-Vt）
Vi
T Cl
Vo 1
Vo=Vg-Vt
1
Vi/（Vg-Vt）
一个MOS管可以作为一个开关使用，电路中Cl是其负载
• 串连的PMOS可构造NOR函数 • 并联的PMOS可构造NAND函数
AB
X A
Y Y = X if A AND B = A + B
X
B Y
Y = X if A OR B = AB
PMOS Transistors pass a “strong” 1 but a “weak” 0
CMOS与非门（NAND）
第三章 大规模集成电路基础
3. 1 半导体集成电路概述
集成电路（Intergrated Circuit，IC）
集成电路领域 中两个常用术 语
芯片（Chip, Die）：没有封装的单个集成电路。 硅片（Wafer）：包含许多芯片的大圆硅片。
集成电路的成品率：
硅片上好的芯片数
Y= 硅片上总的芯片数
100%
栅源短接的E/D反相器
Vdd
Ml Vo
Me Vi
Vss
E/R、E/E、E/D反相器都是有比电路(ratioed gate): 即输出低电平和驱动管的尺寸有关。
（d）CMOS反相器（一对互补的MOSFET组成）
Vdd
Tp Ip
Vi
Vo
Tn In
• Vi为低电平时：Tn截止，Tp导通，
半导体芯片生产工艺
半导体芯片生产工艺
嘿，朋友们！今天咱来聊聊半导体芯片生产工艺，这可真是个超级有趣又超级重要的事儿呢！
你想想看，半导体芯片就像是一个微小却超级厉害的大脑，指挥着各种电子设备的运行。
那它是怎么被制造出来的呢？
首先啊，得有那些特别纯净的材料，就好像做菜得有好食材一样。
这些材料得经过精心挑选和处理，不能有一丁点儿杂质，不然可就做不出高质量的芯片啦！然后呢，就像建筑师盖房子一样，要一层一层地搭建起这个芯片的结构。
这可不是随便盖盖就行的，每一层都得精确无比，差一点儿都不行呢！
接下来就是光刻啦，这就好比是给芯片画画。
用一种特别神奇的光，把设计好的图案精确地印在芯片上。
这可需要超级高的技术和精度哦，就像一个大师在精心雕琢一件艺术品。
刻蚀呢，就像是把不需要的部分给挖掉，留下我们想要的图案和结构。
这可不能马虎，要是不小心多挖了一点或少挖了一点，那整个芯片可能就报废啦！
还有那些复杂的掺杂工艺，就像是给芯片注入各种神奇的力量，让它变得更强大、更聪明。
哎呀，制造半导体芯片真的就像一场精细的魔术表演！每一个步骤都充满了挑战和惊喜。
你说要是没有这些厉害的生产工艺，我们的手机、电脑、电视等等这些电子产品还能这么好用吗？那肯定不行呀！所以说，半导体芯片生产工艺真的太重要啦！
咱再想想，要是我们能把这个工艺掌握得越来越好，那我们的科技发展得多快呀！以后说不定会有更厉害、更神奇的芯片出现呢，那我们的生活又会发生多大的变化呀！
总之呢，半导体芯片生产工艺就是一个充满魅力和挑战的领域。
我们得好好研究它、发展它，让它为我们的生活带来更多的便利和惊喜！怎么样，朋友们，是不是觉得很有意思呀！。
半导体集成电路_03集成电路的基本制造工艺
N+ P+ P+N+ N-
I-Si N+-Si
2019/12/14
掩膜1： P阱光刻 P-well
P-well
N+ P+
P+
N-Si
N+
N+ P+
P
2019/12/14
N-Si-衬底
P-well
具体步骤如下： 1．生长二氧化硅（湿法氧化）：
SiO2
Si-衬底
Si(固体)+ 2H2O SiO2（固体）+2H2
栅极（金属）
绝缘层（SiO2）
漏极
n+
MOS晶体管的动作
2019/12/14
n+
半
导
体
P型硅基板
基
板
MOS晶体管实质上是一种使
电流时而流过，时而切断的开关
MOS晶体管的立体结构
polysilicon gate
top nitride
metal connection to source
metal connection to gate doped silicon
oxide
gagtaete silicon substrate
oxide
ultra-thin gate oxide
2019/12/14
ion beam
implanted ions in active region of transistors
Implanted ions in photoresist to be removed during resist strip.
2019/12/14
thin oxide layer
集成电路的制造工艺
一张掩模一方面对应于版图设计中的一层的图形， 另一方面对应于芯片制作中的一道或多道工艺。
在一张张掩模的参与下，工艺工程师完成芯片的流 水式加工，将版图数据定义的图形最终有序的固化 到芯片上。这一过程通常简称为“流片”
Si SiO2 PR Poly N+ BPSG
16、腐蚀接触孔
开引线孔采用先湿后干的两步工艺以利于 AL在孔内的台阶覆盖。
P SUB
Si SiO2 PR Poly N+ BPSG
17、刻蚀接触孔
开引线孔采用先湿后干的两步工艺以利于 AL在孔内的台阶覆盖。
P SUB
Si SiO2 PR Poly N+ BPSG
第三章 集成电路的制造工艺
为何要介绍IC制造工艺？
（1）集成电路设计人员虽然不需要直接参 与集成电路的工艺流程和掌握工艺的细 节，但了解集成电路制造工艺的基本原理 和过程，对于集成电路设计大有裨益。
（2）这些工艺可应用于各类半导体器件和 集成电路的制造过程。
代客户加工（代工）方式
芯片设计单位和工艺制造单位的分离。即芯片设 计单位可以不拥有生产线而存在和发展，而芯片 制造单位致力于工艺实现，即代客户加工（简称 代工）方式。
21、刻蚀铝
P SUB
Si SiO2 PR Poly N+ BPSG Al
22、去胶
去胶工艺：干法去胶（2）
P SUB
Si SiO2 PR Poly N+ BPSG Al
23、Si3N4钝化
作为器件的保护层。
P SUB
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
P SUB
Si SiO2 PR
Poly N+ BPSG
Al
20、光刻铝
• 定义铝线区域。
P SUB
Si SiO2 PR
Poly N+ BPSG
Al
21、刻蚀铝
P SUB
Si SiO2 PR
Poly N+ BPSG
Al
22、去胶
去胶工艺：干法去胶（2）
P SUB
Si SiO2 PR
Poly N+ BPSG
代工单位根据设计单位提供的GDS-Ⅱ格式的版图数 据，首先制作掩模（Mask），将版图数据定义的图 形固化到铬板等材料的一套掩模上。 一张掩模一方面对应于版图设计中的一层的图形， 另一方面对应于芯片制作中的一道或多道工艺。 在一张张掩模的参与下，工艺工程师完成芯片的流 水式加工，将版图数据定义的图形最终有序的固化 到芯片上。这一过程通常简称为“流片”
• 缓和 BPSG的棱角以利于 AL的爬坡和台阶覆盖。 • 完成 N＋和 P＋源漏结的最终推进。 • 至此完成了晶体管部分的制作。
P SUB
Si SiO2 PR
Poly N+ BPSG
16、腐蚀接触孔
开引线孔采用先湿后干的两步工艺以利于 AL在孔内的台阶覆盖。
P SUB
Si SiO2 PR
Poly N+ BPSG
NMOS
S
D
G
N+
N+
P 型衬底
(掺杂浓度低)
B
1、硅片检测
硅片规格：晶向 P(100) 电阻率 25.5~42.5ohm.cm 厚度 525+/-20 um
PEpitaxialSubstrater
SUB
Si
2、初氧
初氧（2） 厚度：4100+/400A 作用：作为Nwell注入的掩蔽辅助层
境外代工厂家一览表
芯片工程与多项目晶圆计划
集成电路设计需要的知识范围
• 集成电路设计：门槛很高 • 系统知识：应用范围涉及面很广 • 电路知识：是核心知识（技术和经验） • 工具知识：包括硬件描述语言和设计流程 • 工艺知识：微电子技术和版图设计经验
集成电路工艺简介
实际上的制作过程是很复杂的，有的甚至要有几百个步骤。但其涉及 到的基本工艺无外乎以下几种
▪ 光刻后留下的部分包括：栅、电容的下 极板。（掩模版——曝光——显 影）
Si SiO2 PR
P SUB
Poly
10、刻蚀多晶一
P SUB
Si SiO2 PR
Poly
11、去胶
▪ 采用湿法去胶（1）+（2）菜单去胶。
P SUB
Si SiO2 PR
Poly
12、多晶一氧化
▪ 此氧化层作为电容的介质层。
17、刻蚀接触孔
开引线孔采用先湿后干的两步工艺以利于 AL在孔内的台阶覆盖。
P SUB
Si SiO2 PR
Poly N+ BPSG
18、去胶
▪ 去胶工艺：干法去胶（1）+湿法去胶（2）
P SUB
Si SiO2 PR
Poly N+ BPSG
19、溅射铝
• 采用 AlSiCu 溅射。 • 用作各晶体管之间的联线。
参数测试和性能评估
设计单位对芯片进行参数测试和性能评估。符合技术要求时，进入系 统应用。从而完成一次集成电路设计、制造和测试与应用的全过程。
代工工艺
代工（Foundry）厂家 无锡上华（0.6/0.5 mCOS和4 mBiCMOS工艺) 上海先进半导体公司(1 mCOS工艺) 首钢NEC(1.2/0.18 mCOS工艺) 上海华虹NEC(0.35 mCOS工艺) 上海中芯国际(8英寸晶圆0.25/0.18 mCOS工艺)
P SUB
6、栅氧化
▪ 氧化层厚度：425+/-15A , 栅氧化层是NMOS工艺中要求最高的工艺 ，极容易导致器件的失效。
Si SiO2
P SUB
7、多晶沉积
• 多晶Si栅 • 整片无胶注入
Si SiO2 Poly
P SUB
8、涂光刻胶
P SUB
Si SiO2 PR Poly
9、光刻多晶一
本节内容结束
第三章 集成电路的制造工艺
ห้องสมุดไป่ตู้
为何要介绍IC制造工艺？
（1）集成电路设计人员虽然不需要直接参 与集成电路的工艺流程和掌握工艺的细 节，但了解集成电路制造工艺的基本原理 和过程，对于集成电路设计大有裨益。
（2）这些工艺可应用于各类半导体器件和 集成电路的制造过程。
代客户加工（代工）方式
芯片设计单位和工艺制造单位的分离。即芯片设计 单位可以不拥有生产线而存在和发展，而芯片制造 单位致力于工艺实现，即代客户加工（简称代工） 方式。
P SUB
Si SiO2 PR
Poly
13、N+区注入
▪ 注入条件：As，110kev，6E15
P SUB
Si SiO2 PR
Poly N+
14、BPSG淀积
▪ BPSG厚度：8000+/-1000A ▪用作多晶和 AL的隔离介质
P SUB
Si SiO2 PR
Poly N+ BPSG
15、BPSG流动
代工方式已成为集成电路技术发展的一个重要特征
无生产线设计与代工方式的关系图
PDK文件
首先，代工单位将经过前期开发确定的一套工艺 设计文件PDK（Pocess Design Kits)通过因特网传送 给设计单位。
PDK文件包括：工艺电路模拟用的器件的SPICE参数， 版图设计用的层次定义，设计规则，晶体管、电 阻、电容等元件和通孔（VIA）、焊盘等基本结构 的版图，与设计工具关联的设计规则检查 （DRC）、参数提取（EXT）和版图电路对照 （LVS）用的文件。
Al
23、Si3N4钝化
作为器件的保护层。
P SUB
Si SiO2 PR
Poly N+ BPSG
Al Pad
24、合金，门检验，待PVM
合金步骤是实现金属化的过程，对于器件的稳 定性有良好的促进作用。 合金步骤还助于消除在物理工艺过程中产生的 电离陷阱，积累电荷的因素。
PEpitaxialSubstrater
SUB
Si SiO2
3、PWELL 注入
注入条件：B，50kev，3E12
Si SiO2
P SUB
4、腐蚀SiO2
漂光由Nwell推进所生成的氧化层。
Si SiO2
P SUB
5、基氧
基氧厚度：375+/-50A 作为Si3N4与Si之间的应力缓冲层。
Si SiO2
电路设计和电路仿真
设计单位根据研究项目提出的技术指标，在自 己掌握的电路与系统知识的基础上，利用PDK提 供的工艺数据和CAD/EDA工具，进行电路设计、 电路仿真（或称模拟）和优化、版图设计、设计 规则检查DRC、参数提取和版图电路图对照LVS， 最终生成通常称之为GDS-Ⅱ格式的版图文件。
掩模与流片