文件康华光-数字电子技术-第六版.ppt
合集下载
康华光数电第六版课件ch01-2
1.2
数制
1.2.1十进制 1.2.2 二进制 1.2.3 二-十进制之间的转换 1.2.4十六进制和八进制
1.2 数制
数制:多位数码中的每一位数的构成及低位向高位进位的规则
1.2.1十进制
十进制采用0, 1, 2, 3, 4, 5, 6, 7, 8, 9十个数码，其进位的规则是
“逢十进一”。
4587.29=4103+5102+8101+7100+2101+9102
b. 小数的转换: 对于二进制的小数部分可写成
( N ) D b1 2 1 b2 2 2 b(n1) 2 (n1) bn 2 n
将上式两边分别乘以2，得
2 ( N ) D b1 2 0 b2 2 1 b(n1) 2 (n2) b n 2 (n1)
二进制数的一般表达式为:
+ 0 × 20
系数
i K 2 i
位权
( N )B
各位的权都是2的幂。
i
2、 二进制的优点 （1）易于电路表达---0、1两个值，可以用管子的导 通或截止， 灯泡的亮或灭、继电器触点的闭合或断开来表示。
VDD Rd
iD/mA
VCC
vO
iC VCC Rc
1 1
0 1
0 1
21 22 MSB 23
0
0 1
0 0 1 1 1
0 0 1 1 1 1 1 1 1 1 十进制 数
0 0 0 0
1 1
0 0 1
0 0 0 0 0 0
0 0 0
1 1 1
1 2 3 4 5 6 7
8 9 10 11 12 13 14 15
数制
1.2.1十进制 1.2.2 二进制 1.2.3 二-十进制之间的转换 1.2.4十六进制和八进制
1.2 数制
数制:多位数码中的每一位数的构成及低位向高位进位的规则
1.2.1十进制
十进制采用0, 1, 2, 3, 4, 5, 6, 7, 8, 9十个数码，其进位的规则是
“逢十进一”。
4587.29=4103+5102+8101+7100+2101+9102
b. 小数的转换: 对于二进制的小数部分可写成
( N ) D b1 2 1 b2 2 2 b(n1) 2 (n1) bn 2 n
将上式两边分别乘以2，得
2 ( N ) D b1 2 0 b2 2 1 b(n1) 2 (n2) b n 2 (n1)
二进制数的一般表达式为:
+ 0 × 20
系数
i K 2 i
位权
( N )B
各位的权都是2的幂。
i
2、 二进制的优点 （1）易于电路表达---0、1两个值，可以用管子的导 通或截止， 灯泡的亮或灭、继电器触点的闭合或断开来表示。
VDD Rd
iD/mA
VCC
vO
iC VCC Rc
1 1
0 1
0 1
21 22 MSB 23
0
0 1
0 0 1 1 1
0 0 1 1 1 1 1 1 1 1 十进制 数
0 0 0 0
1 1
0 0 1
0 0 0 0 0 0
0 0 0
1 1 1
1 2 3 4 5 6 7
8 9 10 11 12 13 14 15
数字电路第6版(康华光)5--锁存器和触发器ppt课件
于CP信号上升沿到达前瞬间的D信号。
即D触发器的特性可用下式来表达： Qn+1 = D
并称其为D触发器的特性方程。
可编辑课件PPT
35
3. 典型集成电路
下图为以主从D触发器为基础构成的集成CMOS 双 D触发器74HC/HCT74的其中一个D触发器的逻辑电 路图
D1 1
C 。 TG1 ≥1 TG
G1 C TG2
可编辑课件PPT
7
2.逻辑状态分析
如Q=1
G1
V
0
I1
1
V O1
Q1 1
如Q=0
G1
V
1
I1
1
V O1 Q 0 0
11 V I2
G2
Q0 V O2
01 V I2
G2
Q1 V O2
故：电路具有记忆1位二进制数据的功能。
可编辑课件PPT
8
3. 模拟特性分析（自学）
设两 非门G1G2均为CMOS器件。
CP
(下降沿)对信号敏感
在VerilogHDL中对锁存器与 触发器的描述语句是不同的
CP
可编辑课件PPT
31
5.3.1 主从触发器
1. 电路结构
主锁存器与从锁存 器结构相同（TG1和 TG4的工作状态相同； D TG2和TG3的工作状态 相同），且锁存使能信 号反相，这样，利用两 个锁存器的交互锁存可 实现存储数据和输入信 号之间的隔离。
一对互补的 门控信号
锁存使能信号
D0
1
1D C1 C1
D1
1
1D C1 C1
……
D7
1
…
1D
C1
C1
LE 1 1
即D触发器的特性可用下式来表达： Qn+1 = D
并称其为D触发器的特性方程。
可编辑课件PPT
35
3. 典型集成电路
下图为以主从D触发器为基础构成的集成CMOS 双 D触发器74HC/HCT74的其中一个D触发器的逻辑电 路图
D1 1
C 。 TG1 ≥1 TG
G1 C TG2
可编辑课件PPT
7
2.逻辑状态分析
如Q=1
G1
V
0
I1
1
V O1
Q1 1
如Q=0
G1
V
1
I1
1
V O1 Q 0 0
11 V I2
G2
Q0 V O2
01 V I2
G2
Q1 V O2
故：电路具有记忆1位二进制数据的功能。
可编辑课件PPT
8
3. 模拟特性分析（自学）
设两 非门G1G2均为CMOS器件。
CP
(下降沿)对信号敏感
在VerilogHDL中对锁存器与 触发器的描述语句是不同的
CP
可编辑课件PPT
31
5.3.1 主从触发器
1. 电路结构
主锁存器与从锁存 器结构相同（TG1和 TG4的工作状态相同； D TG2和TG3的工作状态 相同），且锁存使能信 号反相，这样，利用两 个锁存器的交互锁存可 实现存储数据和输入信 号之间的隔离。
一对互补的 门控信号
锁存使能信号
D0
1
1D C1 C1
D1
1
1D C1 C1
……
D7
1
…
1D
C1
C1
LE 1 1
电子技术基础数字部分第六版康华光
模数转换的实现
模拟信号 3V
模数转换器
00000011 数字输出
1.1.4 数字信号的描述方法
1、二值数字逻辑和逻辑电平 二值数字逻辑
0、1数码---表示数量时称二进制数
表示方式
---表示事物状态时称二值逻辑
a 、在电路中用低、高电平表示0、1两种逻辑状态
逻辑电平与电压值的关系（正逻辑）
电压(V) 二值逻辑
3、数字电路的分析、设计与测试
(1)数字电路的分析方法 数字电路的分析:根据电路确定电路输出与输入之间的逻辑关系。 分析工具：逻辑代数。 电路逻辑功能主要用真值表、功能表、逻辑表达式和波形图。
(2) 数字电路的设计方法 数字电路的设计:从给定的逻辑功能要求出发，选择适当的 逻辑器件，设计出符合要求的逻辑电路。 设计方式:分为传统的设计方式和基于EDA软件的设计方式。
1.8万个电子管
保存80个字节
晶体管时代
器件
电流控制器件 —半导体技术
半导体二极管、三极管
半导体集成电路
电路设计方法伴随器件变化从传统走向现代
a)传统的设计方法： 采用自下而上的设计方法；由人工组装,经反复调试、验证、 修改完成。所用的元器件较多，电路可靠性差,设计周期长。
b)现代的设计方法： 现代EDA技术实现硬件设计软件化。采用从上到下设计方 法，电路设计、 分析、仿真 、修订 全通过计算机完成。
--数字电路可分为TTL 和 CMOS电路
从集成度不同 --数字集成电路可分为小规模、中规模、大规模、超
大规模和甚大规模五类。
集成度:每一芯片所包含的门个数
分类
小规模 中规模 大规模 超大规模
甚大规模
门的个数
典型集成电路
模拟信号 3V
模数转换器
00000011 数字输出
1.1.4 数字信号的描述方法
1、二值数字逻辑和逻辑电平 二值数字逻辑
0、1数码---表示数量时称二进制数
表示方式
---表示事物状态时称二值逻辑
a 、在电路中用低、高电平表示0、1两种逻辑状态
逻辑电平与电压值的关系（正逻辑）
电压(V) 二值逻辑
3、数字电路的分析、设计与测试
(1)数字电路的分析方法 数字电路的分析:根据电路确定电路输出与输入之间的逻辑关系。 分析工具：逻辑代数。 电路逻辑功能主要用真值表、功能表、逻辑表达式和波形图。
(2) 数字电路的设计方法 数字电路的设计:从给定的逻辑功能要求出发，选择适当的 逻辑器件，设计出符合要求的逻辑电路。 设计方式:分为传统的设计方式和基于EDA软件的设计方式。
1.8万个电子管
保存80个字节
晶体管时代
器件
电流控制器件 —半导体技术
半导体二极管、三极管
半导体集成电路
电路设计方法伴随器件变化从传统走向现代
a)传统的设计方法： 采用自下而上的设计方法；由人工组装,经反复调试、验证、 修改完成。所用的元器件较多，电路可靠性差,设计周期长。
b)现代的设计方法： 现代EDA技术实现硬件设计软件化。采用从上到下设计方 法，电路设计、 分析、仿真 、修订 全通过计算机完成。
--数字电路可分为TTL 和 CMOS电路
从集成度不同 --数字集成电路可分为小规模、中规模、大规模、超
大规模和甚大规模五类。
集成度:每一芯片所包含的门个数
分类
小规模 中规模 大规模 超大规模
甚大规模
门的个数
典型集成电路
模电 康华光 第六版 03 ppt课件
（3）折线模型
iD
iD
O (a)
+
vD
vD
iD (b)
（a）I-V 特性 （b）电路模型
O
Vth
vD
(a)
+
vD
iD
Vth
rD
(b)
（a）I-V 特性 （b）电路模型
35
华中科技大学 张林ppt课件
35
3.4.2 二极管电路的简化模型分析方法
1. 二极管I-V 特性的建模
（4）小信号模型
+ v-s
《电子技术基础》
模拟部分 （第六版）
华中科技大学 张林
ppt课件
1
电子技术基础模拟部分
1 绪论 2 运算放大器 3 二极管及其基本电路 4 场效应三极管及其放大电路 5 双极结型三极管及其放大电路 6 频率响应 7 模拟集成电路 8 反馈放大电路 9 功率放大电路 10 信号处理与信号产生电路 11 直流稳压电源
（参见“本书常用符号表”）
32
华中科技大学 张林ppt课件
32
例R1 3.4.1 电路如图所示，已知二极管的V-I特性曲线、电源VDD和电阻 R，求二极管两端电压vD和流过二极管的电流iD 。
R
iD
+
VDD
D
vD
-
Байду номын сангаас
解：由电路的KVL方程，可得
iD
VDD R
vD
即
iD
1 R
vD
1 R
VDD
19
华中科技大学 张林ppt课件
19
3.2.3 PN结的单向导电性
ch065康华光数字电子技术第六版PPT教学课件
CR S1 S0
L ×× H LL H LH H LH H HL H HL H HH
串行输
入
时
右左钟
移 移 CP
DSR DSL
×××
×××
L ×↑
H×↑
×L ↑
×H↑
××↑
输出
并行输入
DI0
DI1
DI2
DI3
Q0n1
Q1n 1Q 2n 1Q
n1 3
行
××××L L L L 1
××××
Q
n 0
Q1n
右移串行输入（DIR） 左移串行输出（DOL）
FF0 Q0
FF1 FF2 Q1 Q2
FF3 Q3
并行输出
右移串行输出（DOR） 左移串行输入（DIL）
第10页/共46页
实现多种功能双向移位寄存器的一种方案(仅以FFm为例)
S1S0=00
Q Q n1
n 不变
m
m
S1S0=10
高位移
Q Q n1
n 向低位
1 0001
2 0010
…
…….
11 11 CPCP
×× ××
CET CR D0 D1 D2 D3 CEP 74LVC161
＞CP Q0 Q1 Q2 Q3
TC
PE 1
1
81 91 …
15 1
0 00 0 01 … … 1 11
CR Q0 Q3 0
设法跳过169=7个状态
第29页/共46页
工作波形
Q
n 2
Q
n 3
2
××××L ××××H
Q
n 0
Q 0n
Q1n Q1n
Q
L ×× H LL H LH H LH H HL H HL H HH
串行输
入
时
右左钟
移 移 CP
DSR DSL
×××
×××
L ×↑
H×↑
×L ↑
×H↑
××↑
输出
并行输入
DI0
DI1
DI2
DI3
Q0n1
Q1n 1Q 2n 1Q
n1 3
行
××××L L L L 1
××××
Q
n 0
Q1n
右移串行输入（DIR） 左移串行输出（DOL）
FF0 Q0
FF1 FF2 Q1 Q2
FF3 Q3
并行输出
右移串行输出（DOR） 左移串行输入（DIL）
第10页/共46页
实现多种功能双向移位寄存器的一种方案(仅以FFm为例)
S1S0=00
Q Q n1
n 不变
m
m
S1S0=10
高位移
Q Q n1
n 向低位
1 0001
2 0010
…
…….
11 11 CPCP
×× ××
CET CR D0 D1 D2 D3 CEP 74LVC161
＞CP Q0 Q1 Q2 Q3
TC
PE 1
1
81 91 …
15 1
0 00 0 01 … … 1 11
CR Q0 Q3 0
设法跳过169=7个状态
第29页/共46页
工作波形
Q
n 2
Q
n 3
2
××××L ××××H
Q
n 0
Q 0n
Q1n Q1n
Q
二值逻辑变量与基本逻辑运算康华光数字电子技术第六版ppt课件
4 ) 同或运算
若两个输入变量的值相同，输出为1，否则为0。
同或逻辑真值表
同或逻辑逻辑符号
AB
L
0
0
1
0
1
0
1
0
0
1
1
1
同或逻辑表达式
A
B
L
A
=
L B
L=AB+ A B =AB
为了规范事业单位聘用关系，建立和 完善适 应社会 主义市 场经济 体制的 事业单 位工作 人员聘 用制度 ，保障 用人单 位和职 工的合 法权益
１．与运算
(1) 与逻辑:只有当决定某一事件的条件全部具备时， 这一事件才会发生。这种因果关系称为与逻辑关系。
与逻辑举例
电路状态表
S1
S2
开关S1
开关S2
灯
1
A
&L
B
逻辑表达式
与逻辑： L = A ·Ｂ= AB
为了规范事业单位聘用关系，建立和 完善适 应社会 主义市 场经济 体制的 事业单 位工作 人员聘 用制度 ，保障 用人单 位和职 工的合 法权益
２、或运算
只要在决定某一事件的各种条件中，有一个或几个条件具 备时，这一事件就会发生。这种因果关系称为或逻辑关系。
或逻辑举例
S1 S2 电源
电路状态表
开关S1
开关S2
灯
断
断
灭
灯
断
合
亮
合断亮合源自合亮为了规范事业单位聘用关系，建立和 完善适 应社会 主义市 场经济 体制的 事业单 位工作 人员聘 用制度 ，保障 用人单 位和职 工的合 法权益
２、或运算
或逻辑举例状态表
开关
开关S2
电子技术基础数字部分第六版康华光逻辑门电路共节课件
详细描述
逻辑门电路是数字电路中的基本单元，它能够实现逻辑运算，即根据输入信号的状态，决定输出信号 的状态。逻辑门电路通常由晶体管等电子元件构成，通过组合不同的逻辑门电路，可以实现复杂的逻 辑功能。
逻辑门电路的基本功能
总结词
逻辑门电路的基本功能是根据输入信号的状态，决定输出信号的状态。具体来说，与门能够实现逻辑与运算，或 门能够实现逻辑或运算，非门能够实现逻辑非运算等。
电子技术基础数字部分第六版康 华光逻辑门电路课件
• 逻辑门电路的原理与结构 • 逻辑门电路的应用 • 逻辑门电路的实验与实践 • 逻辑门电路的常见问题与解决方案
01
逻辑门电路概述
逻辑门电路的定义与分类
总结词
逻辑门电路是实现逻辑运算的电路，能够根据输入信号的状态，决定输出信号的状态。根据功能不同， 逻辑门电路可以分为与门、或门、非门、与非门、或非门等。
采取有效的噪声抑制措施，如加入去 耦电容等，以减小噪声对逻辑门电路 性能的影响。
逻辑门电路的应用前景与展望
嵌入式系统领域
随着嵌入式系统的发展，逻辑门电路在其 中的应用将更加广泛，特别是在控制、信
号处理等方面。
人工智能领域
人工智能技术的快速发展对逻辑门电路提 出了更高的要求，其在算法实现、数据处
理等方面将发挥重要作用。
高速通信领域
在高速通信领域，逻辑门电路在信号调制、 解调等方面具有重要应用，未来随着通信 技术的发展，其需求也将持续增长。
绿色能源领域
随着绿色能源技术的推广，逻辑门电路在 太阳能逆变器、风能控制系统等领域的应 用也将得到进一步拓展。
THANK YOU
感谢各位观看
05
逻辑门电路的常见问题与解决方案
逻辑门电路的常见故障与排除方法
逻辑门电路是数字电路中的基本单元，它能够实现逻辑运算，即根据输入信号的状态，决定输出信号 的状态。逻辑门电路通常由晶体管等电子元件构成，通过组合不同的逻辑门电路，可以实现复杂的逻 辑功能。
逻辑门电路的基本功能
总结词
逻辑门电路的基本功能是根据输入信号的状态，决定输出信号的状态。具体来说，与门能够实现逻辑与运算，或 门能够实现逻辑或运算，非门能够实现逻辑非运算等。
电子技术基础数字部分第六版康 华光逻辑门电路课件
• 逻辑门电路的原理与结构 • 逻辑门电路的应用 • 逻辑门电路的实验与实践 • 逻辑门电路的常见问题与解决方案
01
逻辑门电路概述
逻辑门电路的定义与分类
总结词
逻辑门电路是实现逻辑运算的电路，能够根据输入信号的状态，决定输出信号的状态。根据功能不同， 逻辑门电路可以分为与门、或门、非门、与非门、或非门等。
采取有效的噪声抑制措施，如加入去 耦电容等，以减小噪声对逻辑门电路 性能的影响。
逻辑门电路的应用前景与展望
嵌入式系统领域
随着嵌入式系统的发展，逻辑门电路在其 中的应用将更加广泛，特别是在控制、信
号处理等方面。
人工智能领域
人工智能技术的快速发展对逻辑门电路提 出了更高的要求，其在算法实现、数据处
理等方面将发挥重要作用。
高速通信领域
在高速通信领域，逻辑门电路在信号调制、 解调等方面具有重要应用，未来随着通信 技术的发展，其需求也将持续增长。
绿色能源领域
随着绿色能源技术的推广，逻辑门电路在 太阳能逆变器、风能控制系统等领域的应 用也将得到进一步拓展。
THANK YOU
感谢各位观看
05
逻辑门电路的常见问题与解决方案
逻辑门电路的常见故障与排除方法
ch065康华光数字电子技术第六版
FF0 Q0
FF1 FF2 Q1 Q2
FF3 Q3
并行输出
右移串行输出（DOR） 左移串行输入（DIL）
实现多种功能双向移位寄存器的一种方案(仅以FFm为例)
Q Q S1S0=00
n1 m
n m
不变
高位移
Q Q S1S0=10
n1 m
n
m1 向低位
S1S0=01
Q Q n1
n 低位移
6.5 若干典型的时序逻辑集成电路
6.5.1 寄存器和移位寄存器 6.5.2 计数器
6.5 若干典型的时序逻辑集成电路
6.5.1 寄存器和移位寄存器
1、 寄存器
寄存器:是数字系统中用来存储代码或数据的逻辑部 件。它的主要组成部分是触发器。
一个触发器能存储1位二进制代码，存储 n 位二进 制代码的寄存器需要用 n 个触发器组成。寄存器实际 上是若干触发器的集合。
1011 DSI CP
FF0 Q0 FF1 Q1 FF2 Q2 FF3
1D
1D
＞ Q0 ＞
C1
C1
1D Q1 ＞
C1
1D ＞ Q0 C1
Q3
DSO Q3
DSI =11010000,从高位开始输入
12 34 56 78 CP
DSI 1 1 0 1 0 0 0 0 0
Q0
Q1
Q2
Q3(DSO)
并行输出 DPO
•移位寄存器的逻辑功能分类
单向移位寄存器 按移动方式分
双向移位寄存器
左移位寄存器 右移位寄存器
(1) 基本移位寄存器
（a）电路 串行数据输入端
并行数据输出端
DSI CP
FF0 Q0 FF1 Q1 FF2 Q2 FF3 Q3
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
7. 半导体存储器
7.1 只读存储器 7.2 随机存取存储器
优选
1
教学基本要求：
• 掌握半导体存储器字、位、存储容量、地址、 等基本概念。
• 掌握RAM、ROM的工作原理及典型应用。 • 了解存储器的存储单元的组成及工作原理。
2
概述
半导体存贮器能存放大量二值信息的半导体器件。 存储器的主要性能指标 存储数据量大——存储容量大 取快速度——存储时间短
16
用ROM实现二进制码与格雷码相互转换的电路
C I3 I2 I1 I0 O3O2O1O0 C I3 I2 I1 I0 O3O2O1O0
二进制码 格雷码
格雷码 二进制码
0
0000
0
0001
0
0010
0
0011
0
0100
0
0101
0
0110
0
0111
0
1000
0
1001
0
1010
0
1011
0
1100
0
1101
0
1110
0
1111
0000
1
0000
0001
1
Hale Waihona Puke 000100111
0010
0010
1
0011
0110
1
0100
0111
1
0101
0101
1
0110
0100
1
0111
1100
1
1000
1101
1
1001
1111
1
1010
0 01 0 1 1
011 1 0 1
1 00 1 0 0
111 1 1 0
A1
A0
•字线与位线的交点都是一个
Y0
A1
Y1
A0 Y2
2 线-4 线
译码器 Y3
存储单元。交点处有二极管
相当存1，无二极管相当存0 OE
当OE=1时输出为高阻状态
+5V RRRR
D3 D2 D1 D0
10
7.1.2 二维译码与存储阵列
3
7.1 只读存储器
7.1.1 ROM的基本结构 7.1.2 二维译码与存储阵列 7.1.3 可编程ROM 7.1.4 ROM的读操作实例 7.1.5 ROM的应用举例
4
7.1 只读存储器
SRAM (Static RAM)：静态RAM
存储器
RAM
(Random-Access Memory)
DRAM (Dynamic RAM)：动态RAM 固定ROM
0
0
X
1
1
X
0
1
0
0
PGM
X X X 0 1
A16 ~ A0 VPP
D7 ~ D0
Ai
X 数据输出
X
X
高阻
Ai
X
高阻
Ai
VPP 数据输入
Ai
VPP 数据输出
14
2. 读操作与定时图
A16 ~A0 CE OE
D7 ~D0
读出单元的地址有效
tCE tOZ
tOE
tAA
tOH
数据输出有效
（1）欲读取单元的地址加到存储器的地址输入端；
A16 ～A0
OE CE PGM
X 译码 Y 译码 控制逻辑
存储阵列 Y 选通 输出缓冲器 D7 ～D0
128K8位ROM
...
OE CE PGM
VCC VPP
A16
...
A0
AT27C010
D7
...
...
OE
D0
CE
PGM
GND
框图
13
工作模式
工作模式 读
输出无效 等待
快速编程 编程校验
CE OE
ROM
PROM
(Read-Only Memory)
可编程ROM
EPROM E2PROM
RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。
存储的数据必须有电源供应才能保存, 一旦掉电, 数据全部丢失。
ROM(只读存储器)：在正常工作状态只能读出信息。
断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。
数据输出
ROM主要由地址译码器、存储矩阵和输出控制电路三部分组成8 。
ROM（二极管PROM）结构示意图
M=44
位线
Y0
地址译码器 A1 A0
A1
Y1
A0 Y2
2 线-4 线
译码器 Y3
输出控制电路
+5V
R
R
RR
存储
矩阵
字线
OE
D3
D2
D1
D0
9
当OE=0时
地址 内容
A1 A0 D3 D2 D1 D0
查表功能 －－ 查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作为 存放在该地址内的数据，这称为 “造表”。使用时， 根据输入的地址(角度)，就可在输出端得到所需的函数 值，这就称为“查表”。 码制变换 －－ 把欲变换的编码作为地址，把最终的 目的编码作为相应存储单元中的内容即可。
•字线与位线的 交点都是一个 存储单元。
•交点处有 MOS管相当存 0，无MOS管 相当存1。
该存储器的容量=?
字线
Y0
A7
A3
4 线
Y1
A6
A2
| 16
•
线
•
A5
A1 译
•
码
A4
A0 器
Y14
Y15
+VDD
存储
R
R •••
R 矩R阵
位线
•••
A3
S3 I0
I1
I14
I15
A2
S2
16 线-1 线数据选择器
固定ROM 可编程ROM
PROM EPROM
E2PROM
7
7.1.1 ROM的基本结构
ROM是一种永久性数据存储器，其中的数据一般由专用的装置 写入，数据一旦写入，不能随意改写，在切断电源之后，数据 也不会消失。
地址译码器
入地 址 输
器地 址 译 码
存储矩阵
存储矩阵 输出控制电路
控制信号输 入
输出控制电路
5
几个基本概念：
字：计算机中作为一个整体被存取传送处理的一组数据 。
字长：一个字所含的位数称为字长。4位 字数：字的总量。 25 23= 256 字数=2n （n为地址线的总数） 地址：每个字的编号。
存储容量（M)：存储单元的数目。 存储容量（M)＝字数×位数
A5
A6
A7
列地址译码器
Y0
Y1
···
（2）加入有效的片选信号 CE
（3）使输出使能信号 OE 有效，经过一定延时后，有效数 据出现在数据线上；
（4）让片选信号 CE 或输出使能信号OE无效，经过一定延时 后数据线呈高阻态，本次读出结束。
15
7.1.5 ROM应用举例
（1） 用于存储固定的专用程序 （2） 利用ROM可实现查表或码制变换等功能
Y7
A4
行 X0
A3
地 X1 址·
A2
译·
A1
码·
A0
器 X31
··· ···
···
6
7.1.1 ROM的基本结构
只读存储器，工作时内容只能读出，不能随时写入，所以 称为只读存储器。(Read-Only Memory)
ROM的分类
二极管ROM
按存贮单元中 器件划分
三极管ROM
MOS管ROM
按写入情况划分
A1
S1
A0
S0
Y
D0
11
7.1.3 可编程ROM（256X1位EPROM）
256个存储单元排成1616的矩阵
行译码器从16行中选出要 读的一行 列译码器再从选中的一行存 储单元中选出要读的一列的 一个存储单元。 如选中的存储单元的MOS管 的浮栅注入了电荷，该管截 止，读得1；相反读得0
12
7.1.4 ROM读操作实例 1. PROM芯片AT27C010简介
7.1 只读存储器 7.2 随机存取存储器
优选
1
教学基本要求：
• 掌握半导体存储器字、位、存储容量、地址、 等基本概念。
• 掌握RAM、ROM的工作原理及典型应用。 • 了解存储器的存储单元的组成及工作原理。
2
概述
半导体存贮器能存放大量二值信息的半导体器件。 存储器的主要性能指标 存储数据量大——存储容量大 取快速度——存储时间短
16
用ROM实现二进制码与格雷码相互转换的电路
C I3 I2 I1 I0 O3O2O1O0 C I3 I2 I1 I0 O3O2O1O0
二进制码 格雷码
格雷码 二进制码
0
0000
0
0001
0
0010
0
0011
0
0100
0
0101
0
0110
0
0111
0
1000
0
1001
0
1010
0
1011
0
1100
0
1101
0
1110
0
1111
0000
1
0000
0001
1
Hale Waihona Puke 000100111
0010
0010
1
0011
0110
1
0100
0111
1
0101
0101
1
0110
0100
1
0111
1100
1
1000
1101
1
1001
1111
1
1010
0 01 0 1 1
011 1 0 1
1 00 1 0 0
111 1 1 0
A1
A0
•字线与位线的交点都是一个
Y0
A1
Y1
A0 Y2
2 线-4 线
译码器 Y3
存储单元。交点处有二极管
相当存1，无二极管相当存0 OE
当OE=1时输出为高阻状态
+5V RRRR
D3 D2 D1 D0
10
7.1.2 二维译码与存储阵列
3
7.1 只读存储器
7.1.1 ROM的基本结构 7.1.2 二维译码与存储阵列 7.1.3 可编程ROM 7.1.4 ROM的读操作实例 7.1.5 ROM的应用举例
4
7.1 只读存储器
SRAM (Static RAM)：静态RAM
存储器
RAM
(Random-Access Memory)
DRAM (Dynamic RAM)：动态RAM 固定ROM
0
0
X
1
1
X
0
1
0
0
PGM
X X X 0 1
A16 ~ A0 VPP
D7 ~ D0
Ai
X 数据输出
X
X
高阻
Ai
X
高阻
Ai
VPP 数据输入
Ai
VPP 数据输出
14
2. 读操作与定时图
A16 ~A0 CE OE
D7 ~D0
读出单元的地址有效
tCE tOZ
tOE
tAA
tOH
数据输出有效
（1）欲读取单元的地址加到存储器的地址输入端；
A16 ～A0
OE CE PGM
X 译码 Y 译码 控制逻辑
存储阵列 Y 选通 输出缓冲器 D7 ～D0
128K8位ROM
...
OE CE PGM
VCC VPP
A16
...
A0
AT27C010
D7
...
...
OE
D0
CE
PGM
GND
框图
13
工作模式
工作模式 读
输出无效 等待
快速编程 编程校验
CE OE
ROM
PROM
(Read-Only Memory)
可编程ROM
EPROM E2PROM
RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。
存储的数据必须有电源供应才能保存, 一旦掉电, 数据全部丢失。
ROM(只读存储器)：在正常工作状态只能读出信息。
断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。
数据输出
ROM主要由地址译码器、存储矩阵和输出控制电路三部分组成8 。
ROM（二极管PROM）结构示意图
M=44
位线
Y0
地址译码器 A1 A0
A1
Y1
A0 Y2
2 线-4 线
译码器 Y3
输出控制电路
+5V
R
R
RR
存储
矩阵
字线
OE
D3
D2
D1
D0
9
当OE=0时
地址 内容
A1 A0 D3 D2 D1 D0
查表功能 －－ 查某个角度的三角函数 把变量值（角度）作为地址码，其对应的函数值作为 存放在该地址内的数据，这称为 “造表”。使用时， 根据输入的地址(角度)，就可在输出端得到所需的函数 值，这就称为“查表”。 码制变换 －－ 把欲变换的编码作为地址，把最终的 目的编码作为相应存储单元中的内容即可。
•字线与位线的 交点都是一个 存储单元。
•交点处有 MOS管相当存 0，无MOS管 相当存1。
该存储器的容量=?
字线
Y0
A7
A3
4 线
Y1
A6
A2
| 16
•
线
•
A5
A1 译
•
码
A4
A0 器
Y14
Y15
+VDD
存储
R
R •••
R 矩R阵
位线
•••
A3
S3 I0
I1
I14
I15
A2
S2
16 线-1 线数据选择器
固定ROM 可编程ROM
PROM EPROM
E2PROM
7
7.1.1 ROM的基本结构
ROM是一种永久性数据存储器，其中的数据一般由专用的装置 写入，数据一旦写入，不能随意改写，在切断电源之后，数据 也不会消失。
地址译码器
入地 址 输
器地 址 译 码
存储矩阵
存储矩阵 输出控制电路
控制信号输 入
输出控制电路
5
几个基本概念：
字：计算机中作为一个整体被存取传送处理的一组数据 。
字长：一个字所含的位数称为字长。4位 字数：字的总量。 25 23= 256 字数=2n （n为地址线的总数） 地址：每个字的编号。
存储容量（M)：存储单元的数目。 存储容量（M)＝字数×位数
A5
A6
A7
列地址译码器
Y0
Y1
···
（2）加入有效的片选信号 CE
（3）使输出使能信号 OE 有效，经过一定延时后，有效数 据出现在数据线上；
（4）让片选信号 CE 或输出使能信号OE无效，经过一定延时 后数据线呈高阻态，本次读出结束。
15
7.1.5 ROM应用举例
（1） 用于存储固定的专用程序 （2） 利用ROM可实现查表或码制变换等功能
Y7
A4
行 X0
A3
地 X1 址·
A2
译·
A1
码·
A0
器 X31
··· ···
···
6
7.1.1 ROM的基本结构
只读存储器，工作时内容只能读出，不能随时写入，所以 称为只读存储器。(Read-Only Memory)
ROM的分类
二极管ROM
按存贮单元中 器件划分
三极管ROM
MOS管ROM
按写入情况划分
A1
S1
A0
S0
Y
D0
11
7.1.3 可编程ROM（256X1位EPROM）
256个存储单元排成1616的矩阵
行译码器从16行中选出要 读的一行 列译码器再从选中的一行存 储单元中选出要读的一列的 一个存储单元。 如选中的存储单元的MOS管 的浮栅注入了电荷，该管截 止，读得1；相反读得0
12
7.1.4 ROM读操作实例 1. PROM芯片AT27C010简介