欧姆接触与肖特基接触

欧姆接触
欧姆接触是指金属与半导体的接触，而其接触面的电阻值远小于半导体本身的电阻，使得组件操作时，大部分的电压降在活动区(Active region)而不在接触面。

欧姆接触在金属处理中应用广泛，实现的主要措施是在半导体表面层进行高掺杂或者引入大量复合中心。

欧姆接触指的是它不产生明显的附加阻抗，而且不会使半导体内部的平衡载流子浓度发生显著的改变。

条件
欲形成好的欧姆接触，有二个先决条件：
（1）金属与半导体间有低的势垒高度(Barrier Height)
（2）半导体有高浓度的杂质掺入(N ≧10EXP12 cm-3)
区别
前者可使界面电流中热激发部分(Thermionic Emission)增加;后者则使半导体耗尽区变窄，电子有更多的机会直接穿透(Tunneling)，而同时使Rc阻值降低。

若半导体不是硅晶，而是其它能量间隙(Energy Gap)较大的半导体(如GaAs)，则较难形成欧姆接触 (无适当的金属可用)，必须于半导体表面掺杂高浓度杂质，形成Metal-n+-n or Metal-p+-p等结构。

理论
任何两种相接触的固体的费米能级（Fermi level）（或者严格意义上，化学势）必须相等。

费米能级和真空能级的差值称作工函数。

接触金属和半导体具有不同的工函，分别记为φM和φS。

当两种材料相接触时，电子将会从低工函一边流向另一边直到费米能级相平衡。

从而，低工函的材料将带有少量正电荷而高工函材料则会变得具有少量电负性。

最终得到的静电势称为内建场记为Vbi。

这种接触电势将会在任何两种固体间出现并且是诸如二极管整流现象和温差电效应等的潜在原因。

内建场是导致半导体连接处能带弯曲的原因。

明显的能带弯曲在金属中不会出现因为他们很短的屏蔽长度意味着任何电场只在接触面间无限小距离内存在。

欧姆接触或肖特基势垒形成于金属与n型半导体相接触。

欧姆接触或肖特基势垒形成于金属与p型半导体相接触。

在经典物理图像中，为了克服势垒，半导体载流子必须获得足够的能量才能从费米能
级跳到弯曲的导带顶。

穿越势垒所需的能量φB是内建势及费米能级与导带间偏移的总和。

同样对于n型半导体，φB = φM −χS当中χS是半导体的电子亲合能（electron affinity），定义为真空能级和导带（CB）能级的差。

对于p型半导体，φB = Eg − (φM −χS)其中Eg是禁带宽度。

当穿越势垒的激发是热力学的，这一过程称为热发射。

真实的接触中一个同等重要的过程既即为量子力学隧穿。

WKB近似描述了最简单的包括势垒穿透几率与势垒高度和厚度的乘积指数相关的隧穿图像。

对于电接触的情形，耗尽区宽度决定了厚度，其和内建场穿透入半导体内部长度同量级。

耗尽层宽度W可以通过解泊松方程以及考虑半导体内存在的掺杂来计算: 在MKS单位制ρ是净电荷密度而ε是介电常数。

几何结构是一维的因为界面被假设为平面的。

对方程作一次积分，我们得到
积分常数根据耗尽层定义为界面完全被屏蔽的长度。

就有
其中V(0) = Vbi被用于调整剩下的积分常数。

这一V(x)方程描述了插图右手边蓝色的断点曲线。

耗尽宽度可以通过设置V(W) = 0来决定，结果为
对于0 < x < W，ρ = eNdopant是完全耗尽的半导体中离子化的施主和受主净电荷密度Ndopant以及e是电荷。

ρ和Vbi对于n型半导体取正号而对于p型半导体取负号，n型的正曲率V''(x)和p型的负曲率如图所示。

从这个大概的推导中可注意到势垒高度（与电子亲和性和内建场相关）和势垒厚度（和内建场、半导体绝缘常数和掺杂密度相关）只能通过改变金属或者改变掺杂密度来改变。

总之工程师会选择导电、非反应、热力学稳定、电学性质稳定且低张力的接触金属然后提高接触金属下方区域掺杂密度来减小势垒高度差。

高掺杂区依据掺杂种类被称为 n + 或者p + 。

因为在隧穿中透射系数与粒子质量指数相关，低有效质量的半导体更容易被解除。

另外，小禁带半导体更容易形成欧姆接触因为它们的电子亲和度（从而势垒高度）更低。

上述简单的理论预言了φB = φM −χS，因此似乎可以天真的认为工函靠近半导体的电子亲和性的金属通常应该容易形成欧姆接触。

事实上，高工函金属可以形成最好的p型半导体接触而低工函金属可以形成最好的n 型半导体接触。

不幸的是实验表明理论模型的预测能力并不比上述论断前进更远。

在真实条件下，接触金属会和半导体表面反应形成具有新电学性质的复合物。

界面处一层污染层会非常有效的增加势垒宽度。

半导体表面可能会重构成一个新的电学态。

接触电阻与界面间化学细节的相关性是导致欧姆接触制造工艺可重复性为如此巨大的制造挑战的原因。

欧姆接触的问题和改进措施
而在具体制作M-S欧姆接触时，为了使接触良好，以减小接触电阻，往往在金属与半导体接触之后还需要进行退火处理，这就会带来若干问题。

对于用得较多的金属电极材料Al，当把Al-Si接触系统放在N2气中加热到475oC时，几分钟后Al即可穿过其表面上很薄的自然氧化层而到达Si表面，并与Si相互扩散、很好地熔合成一体，能够得到很好的欧姆接触；但是，如果采用Al在浅n-p结或浅p-n结上来制作欧姆接触的话，那就容易产生很大的弊病——出现毛刺，这会使p-n结发生穿通或短路（这是由于在接触面上Al、Si原子的不均匀相互扩散所致）；解决此问题的一个办法就是在金属Al中加入少量的Si，以抑制在退火时出现毛刺。

在现代IC工艺中，Al不能完全满足要求。

因为在IC工艺中，当欧姆接触形成之后还需要施行500oC以上的其它工艺步骤，而Al-Si接触系统承受不了这么高温度的处理，则难以满足热稳定性的要求。

所以，在IC中往往改用难熔金属（Mo、Ta、Ti、W）的硅化物来制作欧姆接触，这样可以获得很高的温度稳定性。

不仅如此，而且这种硅化物还能够改善欧姆接触的性能。

例如，对于使用最为广泛的金属硅化物TiSi2，由于在把Si上的Ti膜经热处理而形成TiSi2的过程中，将要消耗掉半导体表面上的一薄层Si，从而也就相应地去掉了Si片表面上的缺陷和一些沾污，所以能够获得干净、平整、性能良好的欧姆接触。

因此，难熔金属的硅化物是一种较好的欧姆接触金属材料。

除了采用高掺杂和引入复合中心这些措施来实现欧姆接触以外，采用窄带隙半导体构成的缓变异质结，也可以实现对宽带隙半导体的欧姆接触。

譬如利用MBE技术制作的n-InAs/n-GaAs或者n-Ge/n-GaAs异质结，就是很好的欧姆接触。

现在Si和GaAs器件及其IC的欧姆接触技术已经比较成熟，但是对于在p型Ⅲ-Ⅴ族半导体上的欧姆接触还不太容易做好，因为在退火时或在空气中时，p型Ⅲ-Ⅴ族半导体（如p-AlGaAs）的表面要比n型的表面更容易氧化。

此外，对于许多宽带隙半导体（如CdS、AlN、SiC、GaN）的欧姆接触，在技术上尚很不成熟，其原因是这种半导体的自补偿作用（即大量的晶体本征缺陷对于施主杂质或者对于受主杂质的自发补偿作用）很严重，它们是所谓单极半导体，从外面掺入再多的杂质也难以改变其电阻率，更难以改变其型号，所以想要利用高掺杂来获得欧姆接触是很困难的；这里一种可行的办法就是加上一层高掺杂（型号相同）的窄带隙半导体、构成一个异质结来实现欧姆接触。

肖特基接触
肖特基接触是指金属和半导体材料相接触的时候，在界面处半导体的能带弯曲，形成肖特基势垒。

势垒的存在才导致了大的界面电阻。

与之对应的是欧姆接触，界面处势垒非常小或者是没有接触势垒。

肖特基势垒是指具有整流特性的金属-半导体接触，就如同二极管具有整流特性。

是金属-半导体边界上形成的具有整流作用的区域。

肖特基结是一种简单的金属与半导体的交界面，它与PN结相似，具有非线性阻抗特性（整流特性）。

1938年德国的W.H.肖特基提出理论模型，对此特性做了科学的解释，故后来把这种金属与半导体的交界面成为肖特基结或肖特基势垒。

其基本原理是由于半导体的逸出功一般比金属的小，故当金属与半导体（以N型为例）接触时，电子就从半导体流入金属，在半导体表面层形成一个由带正电不可移动的杂质离子组成的空间电荷区，如图1a所示，在此区中存在一个由半导体指向金属的电场，犹如筑起一座高墙，阻止半导体中的电子继续流入金属。

从图1b肖特基势垒能带图可以看出在界面处半导体的能带发生弯曲，形成一个高势能区，这就是肖特基垒。

电子必须高于这一势垒的能量才能越过势垒流入金属。

当平衡时，肖特基势垒的高度是金属和半导体的逸出功的差值。