电路设计与仿真报告完成版

实验一用硬件描述语言设计电路

一、实验目的

用硬件描述语言AHDL(Altera HardwareDescription Language)、Verilog HDL等自主设计电路，完成相应功能。

二、实验程序

1、比较器设计（采用VerilogHDL语言）

modulecompare_n(x,y,xey,xgy,xsy);

input [3:0]x,y;

outputxey,xgy,xsy;

regxey,xgy,xsy;

always@(x or y)

begin

if (x==y)

xey=1;

elsexey=0;

if (x>y)

xgy=1;

elsexgy=0;

if (x

xsy=1;

elsexsy=0;

end

endmodule

实验波形

从上面波形可以看出，比较器的功能实现，但是输出波形存在一定的延时。2、三分频器设计（采用VerilogHDL语言）

module fredevider3 (clockin,clockout);

inputclockin;

outputclockout;

reg temp1,temp2;

reg [1:0] count;

always@(posedgeclockin)

begin

if(count==2)

begin

count<=0;

temp1<=~temp1;

end

else

count<=count+1;

end

always@(negedgeclockin)

begin

if(count==1)

temp2<=~temp2;

end

assignclockout=temp1^temp2;

endmodule

实验波形

给定的时钟clockin周期为20ns,经过MAX+plusⅡ仿真后得到如下波形：

从上面的波形可以看出，输出信号的频率变为输入时钟信号频率的三分之一，实现了三分频。

实验二用Multisim设计电路

（一）四脉冲发生器

一、设计内容：

设计一个四脉冲发生器，要求信号输出用发光二极管显示，输出波形如下所示：

二、设计要求：

①周期要求如上图所示。

②脉冲峰值大于8V。

三、各部分原理：

本实验需要两个方波发生器，分别用与非门构成的方波发生器和集基耦合多谐振荡器来实现，原理如下：

(1)与非门构成的方波发生器

A

上述电路有两种过程。其一是正反馈过程。非门G1和非门G2均处于非高电平或低电平，而A点电压u A上升时，G1输出电压u~Q下降，通过C1的耦合使B点电压u B下降，使G2输出电压u Q上升，又通过C2的耦合使u A再上升，最终使~Q降到降到低电平，Q升到高电平。这个过程时间极短，是瞬间完成的；

其二是暂稳态过程。正反馈过程完成后，两个电容开始按指数规律充放电，当其中之一达到阈值电压时，电路又进入正反馈，结果是达到另一个暂稳态，如次往复循环，形成振荡。若电路对称，即R1=R2=R,C1=C2=C,则输出方波，其重复周期为：T=2t=1.4RC

为得到周期为40ms的方波，选取参数R7=R8=61kΩ C1=C2=0.47uF

仿真如下图所示：

实际仿真调试时调整电阻大小，发现40K的电阻得到的方波周期更接近40ms。

(2)集基耦合多谐振荡器

集基耦合多谐振荡器如左图所示，它是一种典型的分立元件脉冲产生电路。通常，电路两边是对称的。接通电源后，两管均应导通。为便于分析，假定因某种因素影响，i C1有上升趋势，那么就会发生如下的正反馈循环过程：

i C1↑→u R C1↑→u A1↓→u b2↓→i b2↓→i C2↓→u R C2↓→u A2↑┐

i b1↑←u b1↑←┘

致使T1迅速饱和，u A1为低电平；T2迅速截止，u A2为高电平。此后，一方面

C2将通过R C2、T1的be结构成的回路充电（电压极性左负右正）；另一方面，C1将通过T1、R1构成的回路，将本身贮存的电荷（左正右负）逐渐释放。这样u b2逐渐上升，当u b2高于晶体三极管导通电压后，将发生如下的正反馈循环：u b2↑→i b2↑→i C2↑→u R C2↑→u A2↓→u b1↓→i b1↓→i c1↓┐

u A1↑← u R C1↓←┘

致使T2迅速导通u A2为低电平；T1迅速截止，u A1为高电平。此后，一方面C1将通过R C1、T2的be结构成的回路充电（电压极性左正右负），另一方面，C2将通过T2、R2构成的回路放电，u b1相应提高。当u b1高于三极管导通电压后，又发生使T1导通，T2截止的正反馈过程，于是形成振荡。从T1、T2集电极输出的输出电压是矩形脉冲。可以证明，集基耦合多谐振荡电路的振荡周期T＝0.7R1C1＋0.7R2C2＝1.4RC，输出幅度接近电源电压。

为得到周期为5ms的方波，选取参数R3=R4=110kΩ C1=C2=33nF

(3)整体电路的工作原理：

下图的左边上下两个是方波发生器，左上方的是用NPN三极管组成的集基多谐振荡器，左下方是由与非门构成的方波发生电路，它们产生方波的原理在前面已经叙述过了。根据实验的设计要求，用集基多谐振荡器产生周期为5ms的方波A，用与非门构成的振荡器产生周期为40ms的方波B。然后用40ms的方波通过由两个D触发器构成的二分频器。经过第一个分频器时，输出一个80ms 的方波C，在经过一个分频器后产生一个周期为160ms的方波D。

然后将这四个方波进行逻辑与，就可得到一个周期大于100ms的含有四个周期为5ms小脉冲的四脉冲发生器，但按照实验要求，在最后加上一个有三极管构成的共射放大电路进行放大，即可得到满足课题要求的输出大于10V的条