中山大学数字电路与逻辑设计实验报告
数字逻辑设计实验报告
一、实验目的1. 理解和掌握数字逻辑设计的基本原理和方法。
2. 熟悉数字电路的基本门电路和组合逻辑电路。
3. 培养动手能力和实验技能，提高逻辑思维和解决问题的能力。
4. 熟悉数字电路实验设备和仪器。
二、实验原理数字逻辑设计是计算机科学与技术、电子工程等领域的基础课程。
本实验旨在通过实际操作，让学生掌握数字逻辑设计的基本原理和方法，熟悉数字电路的基本门电路和组合逻辑电路。
数字逻辑电路主要由逻辑门组成，逻辑门是数字电路的基本单元。
常见的逻辑门有与门、或门、非门、异或门等。
根据逻辑门的功能，可以将数字电路分为组合逻辑电路和时序逻辑电路。
组合逻辑电路的输出只与当前输入有关，而时序逻辑电路的输出不仅与当前输入有关，还与之前的输入有关。
三、实验内容1. 逻辑门实验（1）实验目的：熟悉逻辑门的功能和特性，掌握逻辑门的测试方法。
（2）实验步骤：① 将实验箱中的逻辑门连接到测试板上。
② 根据实验要求，将输入端分别连接高电平（+5V）和低电平（0V）。
③ 观察输出端的变化，记录实验数据。
④ 分析实验结果，验证逻辑门的功能。
2. 组合逻辑电路实验（1）实验目的：掌握组合逻辑电路的设计方法，熟悉常用组合逻辑电路。
（2）实验步骤：① 根据实验要求，设计组合逻辑电路。
② 将电路连接到实验箱中。
③ 根据输入端的不同组合，观察输出端的变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
3. 时序逻辑电路实验（1）实验目的：掌握时序逻辑电路的设计方法，熟悉常用时序逻辑电路。
（2）实验步骤：① 根据实验要求，设计时序逻辑电路。
② 将电路连接到实验箱中。
③ 观察电路的输出变化，记录实验数据。
④ 分析实验结果，验证电路的功能。
四、实验结果与分析1. 逻辑门实验结果：通过实验，验证了逻辑门的功能和特性，掌握了逻辑门的测试方法。
2. 组合逻辑电路实验结果：通过实验，掌握了组合逻辑电路的设计方法，熟悉了常用组合逻辑电路。
3. 时序逻辑电路实验结果：通过实验，掌握了时序逻辑电路的设计方法，熟悉了常用时序逻辑电路。
数字电路与逻辑设计综合设计实验报告
北京邮电大学数字电路与逻辑设计综合实验实验报告实验名称：简易二层电梯控制器学院：电子工程学院班级：学号：姓名：2012年11月10日一、实验课题要求在本次数字电路的综合设计实验中，我选择的课题为简易二层电梯控制器，其设计要求如下：模拟真实电梯的运行情况，设计制作一个简易电梯控制器控制二层电梯的运行。
基本要求：1.电梯设有一层、二层外部呼叫按钮和内部一层、二层指定按钮（BTN）；2.利用数码管显示电梯所在楼层，用LED显示电梯运行状态如上行、下行、开门、关门等。
提高要求：1.点阵显示楼层；2.用点阵显示楼层的上下滚动移出移入表示电梯的上行或下行运行方向；3.增加为三层电梯控制器。
综合考虑实验的基本要求和提高要求，在设计过程中直接设计成三层电梯控制器，因为三层电梯的状态考虑起来比二层容易，同时避免了从二层改为三层的麻烦，因此后续的设计直接按照三层电梯的要求进行实现。
二、系统设计1.设计思路本实验课题主要任务为完成一个和实际功能相符合的电梯控制器，由于一个电梯的运动有不同的状态，而且是一个不间断的过程，因此电梯控制器采用状态机来实现，思路比较清晰。
将电梯运动的各个过程设置为初始、上升、停留、下降、等待等一个个独立的状态。
而对于等待状态，则又包含开门、乘客出入、关门等各个过程，又需要严格细分。
划分好电梯的各个状态后，需要分清他们之间的关系，完成源程序的编写与仿真调试。
最后，一个电梯控制器的实现需要有上下停留等等控制按键，还有状态的显示，所以我们用按键开关BTN 来控制电梯的呼叫、停留等，用数码管显示电梯所在楼层，用LED 发光二级管显示电梯上行、下行、开关门的过程，这样一个电梯的控制便能有效实现，并且简便、容易观察。
有了这样一个整体的设计思路，往下进行一步步的实现便有了清晰的步骤可循。
2.总体框图为了清晰地展示三层电梯控制器的各部分逻辑关系，需要用逻辑框图来直观地反映。
1）系统结构框图图1 系统结构框图2）逻辑划分方框图CP图2 逻辑划分方框图3）逻辑流程图CPC ：可以选择楼层信号 S ：选择层数，可以是1-3图3 系统逻辑流程图三、源程序在完成对电梯控制器的总体设计和一定的构思之后，便开始运用VHDL语言进行程序编写的工作。
中山大学数字电路与逻辑设计实验报告
中山大学数字电路与逻辑设计实验报告院系信息科学与技术学院学号专业计算机科学类实验人3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。
S 输入1 输入2 输出Y 进/借位Cn0 A B A+B 进位1 A B A-B 借位利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：真值表S A B Y Cn0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 0 01 0 1 1 11 1 0 1 01 1 1 0 0卡诺图：SAB 0 1 通过卡诺图可得：Y=A B+A B0001 11 100 01 10 01 1SAB 0 100 Cn=AB S +A BS01 =(A S +A S)B11 10实验设计：（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0（3）利用74LS151实现将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
中山大学数电实验五组合电路中的竞争与冒险
中⼭⼤学数电实验五组合电路中的竞争与冒险数电实验五组合电路中的竞争与冒险预习报告1、复习与组合逻辑电路竞争与冒险有关内容（1）竞争冒险现象及其成因对于组合逻辑电路，输出仅取决于输⼊信号的取值组合，但这仅是指电路的稳定解⽽⾔，没有涉及电路的暂态过程。
实际上，在组合逻辑电路中信号的传输可能通过不同的路径⽽汇合到某⼀门的输⼊端上。
由于门电路的传输延迟，各路信号对于汇合点会有⼀定的时差，这种现象称为竞争。
如果竞争现象的存在不会使电路产⽣错误的输出，则称为⾮临界竞争；如果使电路的输出产⽣了错误，则称为临界竞争，通常称为逻辑冒险现象。
⼀般说来，在组合逻辑电路中，如果有两个或两个以上的信号参差地加到同⼀门的输⼊端，在门的输出端得到稳定的输出之前，可能出现短暂的、不是原设计要求的错误输出，其形状是⼀个宽度仅为时差的窄脉冲，通常称为尖峰脉冲或⽑刺。
（2）检查竞争冒险现象的⽅法在输⼊变量每次只有⼀个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑电路中是否有竞争冒险存在。
__如果输出端门电路的两个输⼊信号A和A 是输⼊变量A经过两个不同的传输途径⽽来的，那么当输⼊变量的状态发⽣突变时输出端便有可能产⽣尖峰脉冲。
因此，只要输出端的逻辑函数在⼀定条件下化简成_ _Y = A + A 或 Y = A A则可判断存在竞争冒险。
（3）消除竞争冒险现象的⽅法①接⼊滤波电路在输出端并接⼊⼀个很⼩的滤波电容Cf，⾜可把尖峰脉冲的幅度削弱⾄门电路的阈值电压以下。
②引⼊选通脉冲对输出引进选通脉冲，避开现象。
③修改逻辑设计在逻辑函数化简选择乘积项时，按照判断组合电路是否存在竞争冒险的⽅法，选择使逻辑函数不会使逻辑函数产⽣竞争冒险的乘积项。
也可采⽤增加冗余项⽅法。
选择消除险象的⽅法应根据具体情况⽽定。
组合逻辑电路的险象是⼀个重要的实际问题。
当设计出⼀个组合电路，安装后应⾸先进⾏静态测试，也就是⽤逻辑开关按真值表依次改变输⼊量，验证其逻辑功能。
数电实验报告
《数字电路与逻辑设计》课程实验报告系（院）：计算机与信息学院专业：班级：姓名：学号：指导教师：学年学期: 2018 ~ 2019 学年第一学期实验一基本逻辑门逻辑以及加法器实验一、实验目的1．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
2．熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
二、实验所用器件和仪表1.二输入四与非门74LS00 1片2.二输入四或非门74LS28 1片3.二输入四异或门74LS86 1片三、实验内容1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2．测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
4．掌握全加器的实现方法。
用与非门74LS00和异或门74LS86设计一个全加器。
四、实验提示1．将被测器件插入实验台上的14芯插座中。
2．将器件的引脚7与实验台的“地（GND）”连接，将器件的引脚14与实验台的+5V 连接。
3．用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平。
4．将被测器件的输出引脚与实验台上的电平指示灯连接。
指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。
五、实验接线图及实验结果74LS00中包含4个二与非门，74LS28中包含4个二或非门，74LS86中包含4个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。
测试其他逻辑门时的接线图与之类似。
测试时各器件的引脚7接地，引脚14接+5V。
图中的K1、K2是电平开关输出，LED0是电平指示灯。
1．测试74LS00逻辑关系接线图及测试结果（每个芯片的电源和地端要连接）图1.1 测试74LS00逻辑关系接线图表1.1 74LS00真值表输 入输 出 引脚1引脚2 引脚3 L L HL H H HL H HHL2. 测试74LS28逻辑关系接线图及测试结果i.ii.iii. 图1.2 测试74LS28逻辑关系接线图表1.2 74LS28真值表i. 输 入 ii. 输 出 iii. 引脚2 iv. 引脚3v. 引脚1 vi. L vii. L viii. H ix. L x. H xi. L xii. Hxiii. L xiv. L xv. H xvi. Hxvii. L3．测试74LS86逻辑关系接线图及测试结果图1.3 测试74LS86逻辑关系接线图表1.3 74LS68真值表输 入输 出 引脚1引脚2 引脚3 L L L L H H H L H HHL4. 使用74LS00和74LS86设计全加器（输入来源于开关K2、K1和K0，输出送到LED 灯LED1和LED0 上，观察在不同的输入时LED 灯的亮灭情况）。
中山大学数电实验三 利用MSI设计组合逻辑电路
中山大学数电实验三利用MSI设计组合逻辑电路数电实验三利用MSI设计组合逻辑电路预习报告1、复习常用组合逻辑电路工作原理和设计方法，及与之相应的MSI功能表及其使用方法。
组合逻辑电路既可以用实验二中的“列出真值表 ? 写函数式 ? 化简或变换 ? 画出逻辑图”方法来设计，也可以利用某些MSI(中规模集成电路)的功能特点来设计。
实验中用到的MSI有:74LS138(译码器、数据分配器)、74LS151(数据选择器)，其构造如下图所示。
译码器是将每个输入的二进制代码译成对应的输出高、低电平信号。
如下图为3线-8线译码器。
当附加控制门Gs的输出为高电平(S=1)时，可由逻辑图写出:从上式可看出，Y0—Y7同时又是A2、A1、A0这三个变量的全部最小项的译码输出。
所以这种译码器也叫最小项译码器。
如果将A2、A1、A0当作逻辑函数的输入变量，则可利用附加的门电路将这些最小项适当的组合起来，便可产生任何形式的三变量组合逻辑函数。
译码器又可作为数据分配器，可以将一路信号送到地址选择信号指定的输出。
如输入为D，地址信号为A、B、C，可将D按地址分配到八路输出F0、F1、F2、F3、F4、F5、F6、F7.数据选择器的功能是从一组输入数据中选出某一个信号输出，或称为多路开关。
2、复习采用中规模集成电路实现组合逻辑电路的方法，如使用译码器和数据选择器实现组合逻辑电路。
本实验用八选一数据选择器74LS151，要实现的真值表如下所示: S1 S0 A B Y0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 01 1 1 11 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0用proteus 7.4 模拟连接如下图所示:模拟示波器显示如下图所示(只显示输出Y的波形):本实验用数据分配器74LS138要实现的真值表如下所示:用proteus 7.4 模拟连接如下图所示:数电实验三利用MSI设计组合逻辑电路实验报告一、实验目的1、熟悉编码器、译码器、数据选择器等组合逻辑功能模块的功能与使用方法。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告题目：简易钢琴游戏学院：班级：姓名：学号：班序号：【实验任务及要求】一．基本要求：1.、用8×8 点阵进行游戏显示。
2、BTN1～BTN7 七个按键模拟钢琴演奏时的“1 2 3 4 5 6 7”七个音符。
点阵的第一列对应音符“1”，第二列对应音符“2”，依此类推，低中高音自定。
3、光点在点阵第一行随机出现，逐点下落，下落速度为0.2 秒/行，如图1 所示。
4、在光点下落到点阵最后一行之前的过程中，如果按下与该列点阵相应的音符键，该光点消失，蜂鸣器演奏相应的音符声音，计分器加1。
如果在光点下落到最后一行依然没有进行相应的按键操作，该光点消失，计分器不加分。
计分器由数码管显示。
5、每隔 1 秒在点阵的不同列的第一行出现一个光点，如图2 所示。
二、提高要求：1、光点在点阵某行随机出现，然后逐点下落。
2、下落速度随机变化。
3、光点按照存储的乐曲顺序和速度的出现。
4、自拟其它功能。
三、创新功能：1.将游戏规则改为只有当光电下落到最后一行，并及时按键后，才能加分并发出对应音符，增加了游戏难度，使得游戏更好玩。
2.游戏有两种模式，通过一个拨码开关控制，游戏中的光电是随机出现，或者是按照歌曲《小星星》出现。
【功能说明】本实验利用开发板模拟钢琴游戏，总体上实现了30秒倒计时，随机出点下落，按乐曲出点下落，按键及时按下后用数码管显示计分，并使蜂鸣器发声等功能。
①30秒倒计时：利用开发板的数码管模块进行输出，当接通电源后，游戏的30秒开始倒计时，当计时到达0时，停止出点，游戏结束；可以拨动SW0（reset）从新开始游戏。
②随机出点下落：利用开发板的点阵输出模块，每隔一秒随机在第一行的任意一列随机出现一个光点，每隔0.2秒光点下落。
③按乐曲音符出点下落：利用开发板的点阵输出模块，按照乐曲的音符在点阵的第一行的对应位置出现光点，每隔0.2秒光点下落。
与随机出点的功能以一个拨码开关SW1，进行切换。
中山大学数字电路实验九
学院: 数据科学与计算机学院专业：软件工程姓名: ******学号：*********日期： 2018年6月5日实验内容：计数器的设计预习报告4、异步触发器：存在触发器逐级延迟问题。
同步计数器：各级触发器输出相差小，译码时能避免出现尖峰，但是电路实现较复杂。
二、预习报告内容1使用JK触发器设计一个16进制异步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。
1）真值表：2）选用JK触发器，控制函数：J0=K0=1J1=K1=1J2=K2=1J3=K3=1CLK由前一个触发器的输出连接（B0连接外部CLK）3）proteus仿真从左到右依次为Q0Q1Q2Q34）波形图A0为外部CLK，A1-A4分别为Q0Q1Q2Q3，成功实现。
内容2使用JK触发器设计一个16进制同步加法计数器，并用逻辑分析仪观察并记录CP和每一位的输出波形。
1）真值表同内容1.2）控制函数：J0=K0=1J1=K1=Q0J2=K2=Q0Q1J3=K3=Q0Q1Q2所有触发器CLK为同一个3）Proteus仿真4）波形图A0为CLK，A1-A4分别为Q0Q1Q2Q3内容3使用JK触发器和门电路设计实现一个二进制四位计数器模仿74LS194功能（详见实验七表二）。
要求在实验箱上设计实现左移或右移功能；在proteus软件上实现置零，保持，左移，右移，并行送数功能。
1）功能表2）逻辑表达式保持：Q N+1 = Q N右移：Q3N+1 = Q0 , Q2N+1 = Q3 , Q1N+1 = Q2 , Q0N+1 = Q2左移：Q3N+1 = Q2 , Q2N+1 = Q1 , Q1N+1 = Q0 , Q0N+1 = Q3并行送数：Q3N+1 = A , Q2N+1 = B , Q3N+1 = C , Q3N+1 = D注意：由于用到了数据选择器，右边的Q n为数据选择器的输出而不是JK触发器的输出3）Proteus仿真由于布局的原因，开关为00为并行送数，01为保持，10为左移，11为右移A）并行送数控制函数为：J n = D n , K n = （D = A、B、C、D）Proteus电路图：A、B、C、D为并行送数的数据B）保持控制函数为：J n = Q n , K n =Proteus电路图：C) 左移J3 = Q2 , K3 =J2 = Q1 , K2 =J1 = Q0, K1=J0 = Q3 , K0 =Proteus电路图：D) 右移J3 = Q2 , K3 =J2 = Q1 , K2 =J1 = Q0, K1 =J0 = Q3 , K0 =Proteus电路图：E)总图：其中两个74LS153决定了使用哪个功能的四个JK触发器A接S0, B接S1。
数字电路与逻辑设计实验报告
HUNAN UNIVERSITY 数字电路与逻辑设计实验报告学生姓名董雪婧学生学号************专业班级软件工程1503指导老师何海珍2016 年12 月27 日实验一：素数检测器的设计与仿真一、实验目的1．实验前，进行预习；2．利用课余时间，在规定的时间内完成实验。
3．实验报告内容有：素数检测器的逻辑图；用VHDL语言设计素数检测器，用尽量多的方法来描述；4．实验结束前，要将素数检测器的仿真波形文件拷贝，实验报告需要。
二、实验原理对于4位输入组合N＝N3N2N1N0，当N＝1、2、3、5、7、11、1 3时该函数输出为1，其他情况输出为0”逻辑图四位素数检测器的标准和设计四位素数检测器最小化后的设计VHDL程序数据流描述：波形图三、实验内容实验步骤（解题思路）根据题目，建立文档，新建Quartus文件；根据设计图连接电路；根据其编写VHDL程序；仿真，绘制波形图；1.根据设计图连接电路2.VHDL程序关键代码仿真结果四、结果分析虽然异或不是开关代数的基本运算之一，但是在实际运用中相当普遍地使用分立的异或门。
大多数开关技术不能直接实现异或功能，而是使用多个门设计实验二：加法器的设计与仿真一、实验目的1．实验前，进行预习；2．利用课余时间，在规定的时间内完成实验。
3．实验报告内容有：全加器的逻辑图；用VHDL语言设计全加器；4．实验结束前，要填将3种电路的仿真波形文件拷贝，实验报告需要。
二、实验原理1．全加器用途：实现一位全加操作逻辑图真值表X Y CIN S COUT0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1 VHDL程序数据流描述：波形图2．四位串行加法器逻辑图波形图3．74283：4位先行进位全加器（4-Bit Full Adder）逻辑框图逻辑功能表注：1、输入信号和输出信号采用两位对折列表，节省表格占用的空间，如：[A1/A3]对应的列取值相同，结果和值[Σ1/Σ3]对应的运算是Σ1=A1+B1和Σ3=A3+B3。
数字电路与逻辑设计实验总结报告
数字电路与逻辑设计实验总结报告数字电路与逻辑设计实验总结报告第二次实验是Quartus11原理图输入法设计，由于是第一次使用Quartus11软件，实验中遇到了不少问题，总结起来主要有以下几个：（1）在创建工程并且编译通过之后得不到仿真波形解决方法：经过仔细检查，发现在创建符号文件时，未对其重新命名，使得符号文件名与顶层文件的实体名一样。
在改变符号文件名之后成功的得到了仿真波形。
（2)得到的仿真波形过于紧密不便于观察解决方法：重新对仿真域的时间进行设定，并且对输入信号的周期做相应的调整，最终得到了疏密有致的仿真波形。
实验总结及心得体会通过本次实验我初步掌握了Quartus11的使用方法，并且熟悉了电路板的使用。
在实验具体操作的过程中，对理论知识（半加器和全加器）也有了更近一步的理解，真正达到了理论指导实践，实践检验理论的目的。
实验操作中应特别注意的几点：（1）刚开始创建工程时选择的目标芯片一定要与实验板上的芯片相对应。
（2）连接电路时要注意保证线与端口连接好，并且注意不要画到器件图形符号的虚线框里面。
（3）顶层文件的实体名只能有一个，而且注意符号文件不能与顶层文件的实体名相同。
（4）保存波形文件时，注意文件名必须与工程名一致，因为在多次为一个工程建立波形文件时，一定要注意保存时文件名要与工程名一致，否则不能得到正确的仿真结果。
（5）仿真时间区域的设定与输入波形周期的设定一定要协调，否则得到波形可能不便于观察或发生错误。
心得体会：刚接触使用一个新的软件，实验前一定要做好预习工作，在具体的实验操作过程中一定要细心，比如在引脚设定时一定要做到“对号入座”，曾经自己由于这一点没做好耗费了很多时间。
实验中遇到的各种大小问题基本都是自己独立排查解决的，这对于自己独立解决问题的能力也是一个极大地提高和锻炼，总之这次实验我获益匪浅。
第三次实验是用VHDL语言设计组合逻辑电路和时序逻辑电路，由于Quartus11软件在之前已经使用过，所以本实验的主要任务就是编写与实验要求相对应的VHDL程序。
数字电路与逻辑设计综合实验报告
数字电路与逻辑设计综合实验报告课题名称：点阵显示控制器学院：电子工程学院学号：072385班内序号：30姓名：杨杨实验指导教师：张永梅课程主讲教师: 刘丽华报告提交日期: 2009年12月30日北京邮电大学一、课题名称点阵显示控制器二、摘要及关键词本次综合性数字电路实验主要完成了点阵显示控制器的三种功能，分别是光电扫描，字符显示以及动态图像显示。
本次实验所采用的软件是QuartersⅡ，硬件是EPM7128SLC84-15。
实验通过对于8×8点阵来显示相应的图像，分别通过行和列控制显示，显示的频率通过分频来得到。
本课题的目的是让我们初步了解点阵结构的显示器，为以后的更进一步学习打下基础。
关键词：扫描分频点阵显示三、设计课题的任务要求1．使用8×8点阵做一个基本矩阵，设计扫描控制电路，使光点从左上角像素点开始扫描，终止于右下角像素点，然后周而复始地重复下去，扫过一帧所需时间为16秒；2．用8×8点阵显示字符，每次显示1个字符，至少显示4个字符，每秒切换一个字符；3．用1个8×8点阵显示一幅活动图象或多个字符滚动显示；4．以上三种功能可以手动或自动转换；5．选做：自拟其它功能。
四、设计思路和总体结构框图1．设计思路及分块电路设计本次实验的总体设计思路是通过分频器产生的时钟信号进行不同频率的扫描，从而实现不同图像的扫描。
1．扫描(hehesm）：输入1MHz的时钟信号分频24位，周期为16s，使扫描8×8点阵的时间为 固定的16s 。
24位信号中的18，19，20控制列选通21，22，23控制行选通，从左往右扫描完一行后再转到下一行，依次从上向下逐行扫描信号。
2．显示(hehexianshi)：显示部分用计数器实现。
输入1MHz 的时钟信号分频22位得到一个4s 的时间周期，每秒显示一个字符。
定义20，21为gaowei ，0，1，2为diwei ，gaowei 用来控制四个字符之间的转换，diwei 用来控制二极管快速显示行和列的点，视觉上形成暂留现象出现连续的字符。
中山大学数电实验二 组合逻辑电路分析与设计
数电实验二组合逻辑电路分析与设计预习报告1、复习组合逻辑电路的分析方法，对实验中所选的组合电路写出函数式。
设计一个代码转换电路，输入为4位8421码，输出为4位循环码。
对应的各位码如下表所示。
由真值表可以得出：G3=B3；G2=B3B2B1B0+ B3B2B1B0+ B3B2B1B0+ B3B2B1B0+ B3B2B1B0+B3B2B1B0+ B3B2B1B0+ B3B2B1B0G2的卡诺图如下：化简得G2= B3B2+ B3B2（即B2和B3取异或）G1的卡诺图如下：00 01 11 10 00 1 1 01 1 1 11 1 1 1011化简得G1= B2B1+ B2B1（即B1和B2取异或）G0的卡诺图如下： 00 01 11 10 00 11 01 1 1 11 1 1 1011化简得G0=B1B0+B1B0（即B0和B1取异或）2、复习组合逻辑电路的设计方法，对实验中要求设计的电路，列出真值表，写出函数式，画出逻辑图，并在图上标明集成块引脚号。
此步借助软件proteus 7.4来完成。
根据逻辑表达式模拟连接电路如下：模拟示波器显示如下：B1B0B3B2B1B0B3B2自上而下分别是G0、G1、G2、G3的波形。
数电实验二组合逻辑电路分析与设计实验报告一、实验目的1、掌握组合逻辑电路的分析方法，并验证其逻辑功能。
2、掌握组合逻辑电路的设计方法，并能用最少的逻辑门实现之。
3、熟悉示波器的使用。
二、实验仪器及器件1、数字电路实验箱、数字万用表、示波器。
2、器件：74LS00X2，74LS86X1，74LS197X1。
其中74LS00X2是四2输入与非门，74LS86X1是四2输入异或门，74LS197X1是异步计数器，它的内部由一个8进制计数器和一个2进制计数器组成，它们可以独立工作，也可以串连组成一个16进制计数器。
Cr和LD两个低电平有效的控制信号是两个计数器共用的，当Cr为低电平时，输出QA、QB、QC、QD清零，LD为低电平时，把来自输入端ABCD的电平送入QA、QB、QC、QD，因LD容易受到外来干扰，在使用时需常接高电平。
数字电路与逻辑设计实验报告
数字电路与逻辑设计实验报告一、实验目的1、掌握触发器组成的同步时序逻辑电路的一般设计方法；2、掌握MSI 时序逻辑器件74LS160、74LS194的逻辑功能和使用方法；3、熟悉MSI 时序逻辑器件的一般设计方法。
二、实验仪器及设备1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器2、TTLSSI 逻辑门 74LS00、74LS74、74LS76、74LS160、74LS194三、实验内容及步骤1、二进制计数器试用触发器设计一个模8的同步二进制加法计数器，给出状态图、驱动方程和逻辑电路图，并完成实验验证。
2、模M=13的扭环计数器下图6-1所示的一自起动扭环计数器的状态图。
试用时序逻辑器件74LS94将该电路设计出来，画出逻辑电路图并完成实验验证。
（要求为同步电路）四、实验结果（数据、图表、波形、程序设计等）二进制计数器状态转移图：1 0 1 1 1 0 0 1 1 0 1 1 1 0 1 1 1 0 0 0 1状态方程为：10201212Q Q Q Q Q Q Q n +=+ 012Q Q J = 012Q Q K =010111Q Q Q Q Q n +=+ 01Q J = 01Q K =010Q Q n =+ 100==K J电路图为：模M=13的扭环计数器 设计电路为：五、思考题1、用触发器和TTL SSI 逻辑门设计一个模8二进制可逆计数器。
M Q 2 Q 1 Q 0 Q 2n+1 Q 1n+1 Q 0n+1 T 2 T 1 T 0 C B 1 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 0 01 1 0 0 1 0 1 01 1 0 1 1 1 0 01 1 1 0 1 1 1 01 1 1 1 0 0 0 10 1 1 1 1 1 0 10 1 1 0 1 0 1 00 1 0 1 1 0 0 00 1 0 0 0 1 1 00 0 1 1 0 1 0 00 0 1 0 0 0 1 00 0 0 1 0 0 0 00 0 0 0 1 1 1 0电路设计为：2、用MSI时序逻辑器件构成N进制计数器的常用方法有几种？它们各有何应用特点？答：1）反馈清0法这种方法的基本思想是：计数器从全0状态S开始计数，计满N个状态后产生清0信号，使计数器恢复到初态S，然后重复上述过程。
数电逻辑实验报告
一、实验目的1. 理解数字电路的基本概念和逻辑门的工作原理。
2. 掌握逻辑门电路的连接方法，并能设计简单的逻辑电路。
3. 熟悉数字实验仪器的使用，并能进行基本的逻辑测试。
4. 通过实验加深对数字电路理论知识的理解。
二、实验原理数字电路是由逻辑门、触发器等基本单元构成的电路。
逻辑门是数字电路的核心元件，根据输入信号的不同，输出信号也会随之改变。
常见的逻辑门有与门、或门、非门、异或门等。
本实验主要涉及以下几种逻辑门：1. 与门（AND）：当所有输入信号都为高电平时，输出信号才为高电平。
2. 或门（OR）：当任意一个输入信号为高电平时，输出信号就为高电平。
3. 非门（NOT）：将输入信号的逻辑值取反，即输入高电平时输出低电平，输入低电平时输出高电平。
4. 异或门（XOR）：当输入信号不同时，输出信号为高电平，输入信号相同时，输出信号为低电平。
三、实验仪器与设备1. 数字实验仪2. 逻辑门芯片（如74LS00、74LS86等）3. 电源4. 连接线5. 测试仪四、实验内容与步骤1. 逻辑门测试（1）将数字实验仪的输入端与逻辑门芯片的输出端相连，通过测试仪观察输出信号。
（2）按照实验指导书的要求，将逻辑门芯片的输入端连接不同的电平，观察输出端信号的逻辑值。
（3）验证与门、或门、非门、异或门的逻辑功能。
2. 组合逻辑电路设计（1）根据实验要求，设计一个组合逻辑电路。
（2）根据逻辑表达式，绘制电路图。
（3）将电路图连接到数字实验仪上，观察输出信号是否符合预期。
3. 逻辑测试（1）使用测试仪测试逻辑门的逻辑功能。
（2）测试组合逻辑电路的逻辑功能。
（3）验证电路的正确性。
五、实验结果与分析1. 通过实验，验证了与门、或门、非门、异或门的逻辑功能。
2. 设计并实现了实验要求的组合逻辑电路，验证了电路的正确性。
3. 通过逻辑测试，发现并解决了电路中存在的问题。
六、实验总结通过本次实验，我们掌握了数字电路的基本概念和逻辑门的工作原理，熟悉了数字实验仪器的使用，并能设计简单的逻辑电路。
数字电路与逻辑设计实验1报告
北京邮电大学实验报告实验名称：quartus原理图输入法设计与实现学院：信息与通信工程学院班级：姓名： ____学号： _日期：一、报告概要1、实验名称：Quartus 原理图输入发设计与实现2，实验任务要求：②用逻辑门设计一个半加器，仿真验证其功能，并生成新的半加器图形模块单元②用刚生成的半加器模块和逻辑门设计与实现一个全加器，仿真验证其功能，并下载到实验板测试，要求拨码开关设定为输入，发光二级管设定为显示输出。
③用3-8译码器和逻辑单元设计和实现函数F=C B A +C B A +C BA +CBA,仿真验证其功能，下载到实验板测试。
要求拨码开关设定为输入，发光二级管设定为显示输出。
二、设计思路和过程（1）半加器的逻辑函数是S(A,B)=A⊕B,C=AB.真值表如下(2)全加器的逻辑函数是S(A,B,C)=A⊕B⊕C,C(A,B,C)= (A⊕B)C+AB真值表如下(3)逻辑函数为F=C B A +C B A +C B A +CBA，真值表如下三、实验原理图（1）半加器（2）全家器（3）3-8实现函数F=C B A +C B A +C B A +CBA四，仿真波形图（1）半加器（2）全家器（3）3-8实现函数F=C B A +C B A +C B A +CBA五，仿真波形图分析（1）从波形图中可以看出该电路实现的功能是:当AB输入不同时S输出为高电位当AB输入相同时S输出为低电位。
当AB输出都为1时，代表进位的C输出为高电位，表示进位。
否则输出为低电位。
（2）从波形图中可以看出该电路实现的功能是：在三个输入的情况下，当ABC中有奇数个1时S输出高电位，否则输出低电位。
当ABC中有两个或两个以上为1时，C输出高电平，否则输出低电平。
（3）从波形图中可以看出该电路实现的功能是：当ABC都为0，AB为0C为1,AC为0B 为1,ABC都为1是F输出高电平，其余情况输出低电平。
六、故障及问题分析第一个实验中，未将工程名和波形文件名统一，导致错误，经老师指导后，依旧未能出有效波形。
《数字电路与逻辑设计实验》实验报告-数字电路与逻辑设计实验报告总结
《数字电路与逻辑设计实验》实验报告|数字电路与逻辑设计实验报告总结**大学信息学院20XX年至2021年下学期《数字电路与逻辑设计实验》实验报告实验名称：组合逻辑电路教师：学号：xxxxxxxxx姓名：序号：33 上课日期：2021.4.11班级：周六三四节一、实验器材（芯片类型及数量）芯片类型数量 QuartusII实验平台1台 7454芯片1片四2输入与或非门74LS28芯片1片四2输入与非门74LS00芯片10片注释：其中九片四2输入与非门74LS00芯片用于实验一，一片四2输入与非门74LS00芯片和其余器用于实验二。
二、实验原理数字电路按逻辑功能和电路结构的不同特点，可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路是根据给定的逻辑问题，设计出能实现逻辑功能的电路。
用小规模集成电路实现组合逻辑电路，要求是使用的芯片最少，连线最少。
一般设计步骤如下：1、首先根据实际情况确定输入变量、输出变量的个数，列出逻辑真值表。
2、根据真值表，一般采用卡诺图进行化简，得出逻辑表达式。
3、如果已对器类型有所规定或限制，则应将函数表达式变换成与器类型相适应的形式。
4、根据化简或变换后的逻辑表达式，画出逻辑电路。
5、根据逻辑电路图，查找所用集成器的管脚图，将管脚号标在电路图上，再接线验证。
三、实验内容及原理图1.Analysisof binatorial Logic Circuits（组合逻辑电路分析）Aim: To get the logical function of the digital circuit（目的:得到数字电路的逻辑功能）• Step1 get the logical function of the digital circuit（步骤1得到数字电路的逻辑功能）• Get the logical expression step by step from the input to the output.（从输入到输出，一步一步地获取逻辑表达式）• Simplified the logical expression（简化逻辑表达式）• Filled the truth table（填写真值表）• Summarized the function of the circuit（总结该电路的功能）• Step2 Test and verify if your analysis are correct.（步骤2测试和验证您的分析是否正确）• Select the chip model and draw the circuit diagram;（选择芯片型号并绘制电路图）• Realize the circuit.（实现电路）1) Basic task: Analyze the logical functions of the following circuit（基本任务:分析下列电路的逻辑功能）2) High level task: Realizing the logical function of Full Adder by and-or-invert gate (7454) and nand gate.（高级任务:通过异或门、与或非门(7454)和与非门实现全加法器的逻辑功能。
数字电路实验报告 2023年数字电路实训报告(精彩7篇)
数字电路实验报告2023年数字电路实训报告（精彩7篇）用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。
由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。
下面是作者给大家整理的7篇2023年数字电路实训报告，希望可以启发您对于数字电路实验报告的写作思路。
数字电路实训报告篇一一、实训时间__二、实训地点__电工电子实习基地三、指导老师__四、实训目的1、熟悉电工工具的使用方法。
2、了解安全用电的有关知识及触电的急救方法。
3、掌握电工基本操作技能。
4、熟悉电动机控制电路的调试及故障排除方法。
5、熟悉电动机板前配线的工艺流程及安装方法。
6、了解电动机正转反转电路设计的一般步骤，并掌握电路图的绘制方法。
7、熟悉常用电器元件的性能、结构、型号、规格及使用范围。
五、实训资料（一）常用低压电器介绍1、螺旋式熔断器螺旋式熔断器电路中较简单的短路保护装置，使用中，由于电流超过容许值产生的热量使串联于主电路中的熔体熔化而切断电路，防止电器设备短路或严重过载。
它由熔体、熔管、盖板、指示灯和触刀组成。
选取熔断器时不仅仅要满足熔断器的形式贴合线路和安装要求，且务必满足熔断器额定电压小于线路工作电压，熔断器额定电流小于线路工作电流。
2、热继电器热继电器是用来保护电动机使之免受长期过载的危害。
但是由于热继电器的热惯性，它只能做过载保护。
它由热元件、触头系统、动作机构、复位按钮、整定电流装置、升温补偿元件组成。
其工作原理为：热元件串接在电动机定子绕组仲，电动机绕组电流即为流动热元件的电流。
电动机正常运行时热元件产生热量虽能使双金属片弯曲还不足以使继电器动作。
电动机过载时，经过热元件电流增大，热元件热量增加，使双金属片弯曲增大，经过一段时光后，双金属片推动导板使继电器出头动作，从而切断电动机控制电路。
3、按钮开关按钮开关是用来接通或断开控制电路的，电流比较小。
按钮由动触点和静触点组成。
其工作原理为：按下按钮时，动触点就把下边的静触点接通而断开上边的静触点。
数字逻辑实习报告
一、实习背景与目的随着科技的飞速发展，数字逻辑作为电子工程、计算机科学等领域的基础学科，其重要性日益凸显。
为了深入了解数字逻辑的理论与实践，提高自己的专业技能，我于2023年在某知名企业进行了为期一个月的数字逻辑实习。
本次实习旨在通过实际操作，加深对数字逻辑原理的理解，提升电路设计能力，并为将来的职业生涯打下坚实基础。
二、实习单位及实习内容实习单位为我国一家专注于集成电路设计的知名企业，主要从事数字信号处理、嵌入式系统等领域的研究与开发。
在实习期间，我主要参与了以下工作：1. 数字逻辑基础理论学习：通过阅读相关书籍、资料，复习数字逻辑的基本概念、原理和设计方法，为后续实践操作打下理论基础。
2. 数字电路设计与仿真：在导师的指导下，参与设计数字电路，包括组合逻辑电路、时序逻辑电路等，并利用仿真软件进行功能验证。
3. FPGA开发与调试：学习FPGA开发工具，完成数字电路的硬件描述语言（HDL）编程，并在FPGA上实现电路功能。
4. 项目参与：参与企业内部项目，协助工程师完成电路设计、调试和测试等工作。
三、实习过程与收获1. 理论学习与实践相结合：在实习过程中，我深刻体会到理论学习与实践操作的重要性。
通过实际操作，我对数字逻辑原理有了更深入的理解，同时发现自己在理论方面的不足，为今后的学习指明了方向。
2. 电路设计能力提升：通过参与电路设计，我学会了如何根据需求选择合适的电路结构，并进行电路优化。
同时，熟练掌握了仿真软件的使用，提高了电路设计效率。
3. FPGA编程能力提高：在FPGA开发过程中，我学习了VHDL和Verilog等硬件描述语言，掌握了FPGA编程的基本方法。
通过实际操作，我能够独立完成数字电路的FPGA实现。
4. 团队协作与沟通能力增强：在实习过程中，我与团队成员共同完成项目，学会了如何与不同背景的人进行有效沟通，提高了团队协作能力。
四、实习总结与展望通过本次数字逻辑实习，我收获颇丰。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
中山大学数字电路与逻辑设计实验报告
院系信息科学与技术学院学号
专业计算机科学类实验人
3、实验题目：AU(Arithmetic Unit,算术单元）设计。
实验内容：
设计一个半加半减器，输入为 S、A、B,其中S为功能选择口。
当S=0时，输出A+B及进位；当S=1时，输出A-B及借位。
S 输入1 输入2 输出Y 进/借位Cn
0 A B A+B 进位
1 A B A-B 借位
利用三种方法实现。
（1）利用卡诺图简化后只使用门电路实现。
（2）使用74LS138实现。
（3）使用74LS151实现，可分两次单独记录和/差结果、进位借位结果或使用两块74LS151实现。
实验分析：
真值表
S A B Y Cn
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 0 0
1 0 1 1 1
1 1 0 1 0
1 1 1 0 0
卡诺图：
S
AB 0 1 通过卡诺图可得：Y=A B+A B
00
01 11 100 0
1 1
0 0
1 1
S
AB 0 1
00 Cn=AB S +A BS
01 =(A S +A S)B
11 10
实验设计：
（1）利用门电路实现。
①利用74LS197的八进制输出端Q1、Q2、Q3作为B 、A 、S 的输入。
②用异或门74LS86实现输出Y.
③用74LS86实现A ⊕B ，再用74LS08与B 实现与门。
（2）利用74LS138实现
①将74LS197的Q3、Q2、Q1作为74LS138的S2、S1、S0输入，G2A 、G2B 接低电平，G1接高电平。
②将74LS138的Y1、Y5、Y2、Y6利用74LS20实现与非门作为输出Y 。
③
将74LS138的Y3、Y5利用74LS00实现与非门作为输出Cn 。
0 0 0 1 1 0 0 0
（3）利用74LS151实现
将74LS197的Q3、Q2、Q1作为74LS151的S2、S1、S0输入，D1、D2、D5、D6接高电平，D0、D3、D4、D7接低电平。
Z即为输出Y、将D3、D5接高电平，其他接低电平。
Z即为输出Dn。
实验过程及出现的问题：
按如图所示接好电路
问题：由于实验电路箱中74LS86和74LS08不能同时工作，所以改用两次74LS00来实现与门。
实验结果：
如图为第一种方式实现的示波器显示结果。
D8为时钟CP1，D9、D10、D11分别为S、A、B,D13，D14为Y，Cn。
4、实验题目：ALU（Arithmetic&Logic Unit，算术逻辑单元）实验内容：用proteus设计一个六输入二输出的ALU.
控制端：S2、S1、S0决定ALU的8种功能，其中指定6种功能为与、或、非、异或、全加、全减，剩余功能自由拟定。
数据输入端：当ALU进行全加（全减）运算时，三个数据输入端分别为被加数（被减数）、加数（减数），进位（借位）。
当ALU 进行全加（全减）运算时，两个输出端分别为和（差）、进位（借位）。
当ALU进行逻辑运算时，两个输出端为逻辑运算的结果和结果的取反。
实验设计：
控制端功能S2 S1 S0
0 0 0 与
0 0 1 或
0 1 0 A非
0 1 1 B非
1 0 0 异或
1 0 1 全加
1 1 0 全减
1 1 1 清零
用两个74LS197实现六位数输入，用两个74LS151作为数据选择器输出，其中一个74LS197的八进制输出端作为74LS151的地址输入端，另一个74LS197的八进制输出端进行逻辑门运算作为D0~D8的输出。
全加，全减的真值表
A（被加数）B（加数）C（进位）Y1(和）Y2（进位）0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Y1=A⊕(B⊕C)
Y2=AB+(A⊕B)C
A（被减数）B（减数）C（借位）Y1（差）Y2(借位）0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Y1=A⊕(B⊕C)
Y2=A(B⊕C)+BC;
实验过程及出现的问题：
①由于proteus没有74LS151，故用74HC151代替。
②考虑到用门电路实现全加，全减所需原件过多，故用74LS138
实现全加，用74LS153实现全减。
由真值表得
③，按照设计在proteus上实现ALU. 如图
实验结果：
其中A0为时钟cp0，A1~A6为六个输入，A8，A9为两个输出。
实验总结与设计体会：
1、一种功能可以有多种方法实现，如实验三可以用逻辑门，可以用74LS138，可以用74LS151实现，实验四中全加全减器的实现也是。
最重要的是要找最简单的实现方法，以及分析可行性。
2、实验前一定要先分析实验所需的原件，以及要如何实现，在实验过程中才能对实验有清晰的认识，不会因为连线过多而导致混乱，如实验四中所需原件和连线都比较多。
3、用实验电路箱和proteus做实验有很大的区别，实验箱的器件较少，所以要利用已有的器件替代没有的器件，proteus的原件多，但设计时要学会简化。