第三章集成门电路与触发器习题解答
数字逻辑课程三套作业及答案
数字逻辑课程作业_A一、单选题。
1.(4分)如图x1-229(D)。
A. (A)B. (B)C. (C)D. (D)知识点:第五章解析第五章译码器2.(4分)如图x1-82(C)。
A. (A)B. (B)C. (C)D. (D)知识点:第二章解析第二章其他复合逻辑运算及描述3.(4分)N个触发器可以构成最大计数长度(进制数)为(D)的计数器。
A. NB. 2NC. N2次方D. 2N次方知识点:第九章解析第九章计数器4.(4分)n个触发器构成的扭环型计数器中,无效状态有(D)个。
A. A. nB.C. C.2n-1D. D.2n-2n知识点:第九章解析第九章集成计数器5.(4分)如图x1-293(A)。
A. (A)B. (B)C. (C)D. (D)知识点:第十一章解析第十一章数字系统概述6.(4分)如图x1-317(D)。
A. (A)B. (B)C. (C)D. (D)知识点:第二章解析第二章其他复合逻辑运算及描述7.(4分)EPROM是指(C)。
A. A、随机读写存储器B. B、只读存储器C. C、光可擦除电可编程只读存储器D. D、电可擦可编程只读存储器知识点:第十章解析第十章只读存储器8.(4分)如图x1-407(B)。
A. (A)B. (B)C. (C)D. (D)知识点:第十一章解析第十一章数字系统概述9.(4分)为实现将JK触发器转换为D触发器,应使(A)。
A. J=D,K=D非B. B. K=D,J=D非C. =K=DD. =K=D非知识点:第六章解析第六章各种触发器的比较10.(4分)一位8421BCD码计数器至少需要(B)个触发器。
A. 3B.C.D.知识点:第九章解析第九章计数器11.(4分)为把50Hz的正弦波变成周期性矩形波,应当选用(A)。
A. A、施密特触发器B. B、单稳态电路C. C、多谐振荡器D. D、译码器知识点:第六章解析第六章集成触发器12.(4分)下列描述不正确的是(A)。
数字逻辑 (第四版) (欧阳星明 于俊青 著) 华中科技大学出版社 课后答案 第三章 khdaw
图3
(2)实现 F = A + B 的CMOS电路图如图4所示。
图4 (3)实现 F = A ⋅ B + 11. 出下列五种逻辑门中哪几种的输出可以并联使用。
(1) TTL集电极开路门; (2) 普通具有推拉式输出的TTL与非门;
课后答案网,用心为你服务!
大学答案 --- 中学答案 --- 考研答案 --- 考试答案 最全最多的课后习题参考答案,尽在课后答案网()! Khdaw团队一直秉承用心为大家服务的宗旨,以关注学生的学习生活为出发点,
旨在为广大学生朋友的自主学习提供一个分享和交流的平台。 爱校园() 课后答案网() 淘答案()
6. TTL与非门有哪些主要性能参数? 解答
TTL与非门的主要外部特性参数有输出逻辑电平、开门电平、关门电平、 扇入系数、扇出系数、平均传输时延、输入短路电流和空载功耗等8项。
7.OC门和TS门的结构与一般TTL与非门有何不同?各有何主要应 用?
解答
OC门: 该电路在结构上把一般TTL与非门电路中的T3、D4去掉,令T4的
图8 信号波形及电路 解答 根据给定输入波形和电路图,可画出两个触发器Q端的输出波形QD、QT如图9所示。
集电极悬空,从而把一般TTL与非门电路的推拉式输出级改为三极管集电极 开路输出。OC门可以用来实现“线与”逻辑、电平转换以及直接驱动发光二极 管、干簧继电器等。
TS门: 该电路是在一般与非门的基础上,附加使能控制端EN和控制电路 构成的。在EN有效时为正常 工作状态,在EN无效时输出端被悬空,即处于高阻状态。TS门主要应用于
第三章
1.根据所采用的半导体器件不同,集成电路可分为哪两大类?各 自的主要优缺点是什么? 解答
数电习题解答_杨志忠_第三章练习题_部分
教材:数字电子技术基础(“十五”国家级规划教材) 杨志忠 卫桦林 郭顺华 编著高等教育出版社2009年7月第2版; 2010年1月 北京 第2次印刷;第三章 集成逻辑门电路练习题P112【题3.1】在图P3.1所示的电路中,发光二极管正常发光的电流范围是8mA ≤I D ≤12mA ,正向压降为2V ,TTL 与非门输出高电平U OH =3V ,输出高电平电流I OH =-300uA ,输出低电平U OL =0.3V ,输出低电平电流I OL =20mA 。
分别求出图P3.1(a )和(b )中电阻RL1和RL2的取值范围。
解题思路:选择限流电阻R 的原则是既保证发光二极管正常工作又要保证门的输出电流不超载。
解:(a )、电路采用输出低电平驱动发光管;此时流过发光管的电流1CC D OL D L V V V I R −−=;根据发光管的工作条件:8mA ≤I D ≤12mA (最大电流小于门的最大输出电流I OL =20mA ),所以可以得到:1225337.5L R Ω≤≤Ω,门电路输出高电平时发光管熄灭电流为零。
(b )、电路采用输出高电平驱动发光管;此时流过发光管的电流2CC D D OH L V V I I R −=+;根据发光管的工作条件:8mA ≤I D ≤12mA ,所以可以得到:2256.4389.6L R Ω≤≤Ω,同时门电路输出低电平时,门的最大灌入电流要小于I OL =20mA ,由此得到2 4.723520CC OL L OL V V V R I mA−≥==Ω,所以综上所述限流电阻应该为:2256.4389.6L R Ω≤≤Ω。
【3.2】、在图P3.2(a )~(g )所示的TTL 门电路中,已知开门电阻R ON =3K Ω,关门电阻R OFF =0.8K 。
试判断哪些门电路能正常工作?哪些门电路不能正常工作?并且写出能正常工作电路的输出逻辑函数表达式。
解题思路:了解各类门电路的逻辑功能,明白TTL 门的开门电阻R ON ≥3K Ω时相当于在输入端得到高电平“1”,关门电阻R OFF ≤0.8K Ω时相当于在输入端得到低电平“0”。
半导体集成电路考试题目及参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路?2.按照半导体集成电路的集成度来分,分为哪些类型,请同时写出它们对应的英文缩写?3.按照器件类型分,半导体集成电路分为哪几类?4.按电路功能或信号类型分,半导体集成电路分为哪几类?5.什么是特征尺寸?它对集成电路工艺有何影响?6.名词解释:集成度、wafer size、die size、摩尔定律?第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用?2.在制作晶体管的时候,衬底材料电阻率的选取对器件有何影响?。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤?4.简述硅栅p阱CMOS的光刻步骤?5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足?6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点?并请提出改进方法。
7. 请画出NPN晶体管的版图,并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图,并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略?。
2.什么是集成双极晶体管的无源寄生效应?3. 什么是MOS晶体管的有源寄生效应?4. 什么是MOS晶体管的闩锁效应,其对晶体管有什么影响?5. 消除“Latch-up”效应的方法?6.如何解决MOS器件的场区寄生MOSFET效应?7. 如何解决MOS器件中的寄生双极晶体管效应?第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些?2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻,设计一个方块电阻200欧,阻值为1K的电阻,已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门(稳态时)各管的工作状态?3. 在四管标准与非门中,那个管子会对瞬态特性影响最大,并分析原因以及带来那些困难。
《数字电子技术》课后习题答案
第1单元能力训练检测题(共100分,120分钟)一、填空题:(每空0.5分,共20分)1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下,“1”表示高电平,“0”表示低电平。
3、数字电路中,输入信号和输出信号之间的关系是逻辑关系,所以数字电路也称为逻辑电路。
在逻辑关系中,最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数,同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10,位权是10的幂。
5、8421 BCD码和2421码是有权码;余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的,简称为数制。
任意进制数转换为十进制数时,均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法;十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时,应先转换成二进制,然后再根据转换的二进数,按照三个数码一组转换成八进制;按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少,且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则:任意两个几何位置相邻的最小项之间,只允许一位变量的取值不同。
14、在化简的过程中,约束项可以根据需要看作1或0。
二、判断正误题(每小题1分,共10分)1、奇偶校验码是最基本的检错码,用来使用PCM方法传送讯号时避免出错。
(对)2、异或函数与同或函数在逻辑上互为反函数。
(对)3、8421BCD码、2421BCD码和余3码都属于有权码。
(错)4、二进制计数中各位的基是2,不同数位的权是2的幂。
(对)3、每个最小项都是各变量相“与”构成的,即n个变量的最小项含有n个因子。
(对)4、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。
集成电子技术习题及解析-第二篇第4章
因为D触发器的特性方程为: ,而 触发器的特性方程为 所以 ,所以电路为:
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示,试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态,代入状态方程,求得次态,初态一般设为从0000开始;
③ 由求得的状态,画出状态转换图(把所有的状态都画上);
④ 根据状态转换图,可以画出波形图(时序图);
⑤得出电路的功能结论(计数器的模、进制数、能否自启动或其它结论);
分析时序电路还可以用其它的方法,本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示,要求正转时,三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电,反转时,Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时,三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器,各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程:
依次设定初态,计算出次态如下:
初态设定从 开始,→001→010→011→100→001
→010, →000, →000
有状态转换图为:
111→000←110所以电路的模是M=4,采用余1码进行计数
↓ 四分频后,最高位的输出频率为
图题2.4.19
解:解该题时,注意全加器是一个合逻辑电路,而移位寄存器和触发器是一个时序电路,要注意时序关系。其波形如图:
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
数字电路和集成逻辑门电路习题解答
1)无论开关接于“1”还是“0”,或非门的输出端引脚1始终输出低电平。该电路是否存在问题,如有问题,问题是出在反相器还是出在或非门上?
2)当开关接于“0”时,如果或非门的引脚2和引脚3状态均为低电平,则电路是否正常?如不正常,故障出现在哪里?
图1-63题1-19图
答:1)没有问题
1-13如图1-57图所示为TTL与非门组成的电路,试计算门G1能驱动多少同样的与非门电路。要求G1输出高、低电平满足VOH≥,VOL≤。与非门的输入电流为IIL≤,IIH≤40μA。VOL≤时输出电流最大值为IOL(max)=16mA,VOH≥时输出电流最大值为IOH(max)=-。G1的输出电阻忽略不计。
2)反相器
1-20 电路如图1-64所示。试分析电路,写出输出函数F1、F2的逻辑表达式。
图1-64题1-20图
思考题与习题题解
2-1将下列二进制数分别转换成十六进制数和十进制数
(1)100110(2)1
(3) (4)
解:(1)
(2)
(3)
(4)
2-2将下列十进制数转换为二进制数
(1)12(2)51(3)105(4)136
图1-57题1-13图
解:当一个TTL与非门的所有输入端并联起来时,总的高电平输入电流为nIIH,而低电平电流则为IIL。
当输出低电平时,N个负载门灌入的电流不得超过IOL(max),即
也就是说
当输出高电平时,N个负载门拉出的电流不得超过 ,即
也就是说 ,故门G1能驱动5个同样的与非门电路
1-14 电路如图1-58a、b、c所示,已知A、B波形如图1-58 d)所示,试画出相应的Y输出波形。
1-16 如图1-60所示电路,试写出输出与输入的逻辑表达式。
(完整版)集成电路设计复习题及解答
集成电路设计复习题绪论1.画出集成电路设计与制造的主要流程框架。
2.集成电路分类情况如何?集成电路设计1.层次化、结构化设计概念,集成电路设计域和设计层次2.什么是集成电路设计?集成电路设计流程。
(三个设计步骤:系统功能设计逻辑和电路设计版图设计)3.模拟电路和数字电路设计各自的特点和流程4.版图验证和检查包括哪些内容?如何实现?5.版图设计规则的概念,主要内容以及表示方法。
为什么需要指定版图设计规则?6.集成电路设计方法分类?(全定制、半定制、PLD)7.标准单元/门阵列的概念,优点/缺点,设计流程8.PLD设计方法的特点,FPGA/CPLD的概念9.试述门阵列和标准单元设计方法的概念和它们之间的异同点。
10.标准单元库中的单元的主要描述形式有哪些?分别在IC设计的什么阶段应用?11.集成电路的可测性设计是指什么?Soc设计复习题1.什么是SoC?2.SoC设计的发展趋势及面临的挑战?3.SoC设计的特点?4.SoC设计与传统的ASIC设计最大的不同是什么?5.什么是软硬件协同设计?6.常用的可测性设计方法有哪些?7. IP的基本概念和IP分类8.什么是可综合RTL代码?9.么是同步电路,什么是异步电路,各有什么特点?10.逻辑综合的概念。
11.什么是触发器的建立时间(Setup Time),试画图进行说明。
12.什么是触发器的保持时间(Hold Time),试画图进行说明。
13. 什么是验证,什么是测试,两者有何区别?14.试画图简要说明扫描测试原理。
绪论1、 画出集成电路设计与制造的主要流程框架。
2、集成电路分类情况如何?集成电路设计1. 层次化、结构化设计概念,集成电路设计域和设计层次分层分级设计和模块化设计.将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别,⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎪⎪⎪⎪⎪⎪⎩⎪⎪⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎪⎪⎪⎩⎪⎪⎪⎪⎨⎧⎩⎨⎧⎪⎩⎪⎨⎧按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSI ULSI VLSI LSI MSI SSI 按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOS B iMOS 型B iMOS CMOS NMOS PMOS 型MOS双极型单片集成电路按结构分类集成电路这个级别可以再分解到复杂性更低的设计级别;这样的分解一直继续到使最终的设计级别的复杂性足够低,也就是说,能相当容易地由这一级设计出的单元逐级组织起复杂的系统。
模块八检测题(答案)
模块八检测题答案(一) 填空题:1.触发器的逻辑功能通常可用、、和等多种方法进行描述。
(功能真值表,逻辑函数式,状态转换图,时序波形图)2.组合逻辑电路的基本单元是,时序逻辑电路的基本单元是。
(门电路,触发器)3.触发器具有“空翻”现象,且属于触发方式的触发器;为抑制“空翻”,人们研制出了触发方式的JK触发器和D触发器。
(钟控RS,电平,边沿)4.JK触发器具有、、和四种功能。
欲使JK触发器实现n+1的功能,则输入端J应接,K应接。
n QQ=(置0 ,置1 ,保持,翻转,1 ,1 )5.同步RS触发器的状态变化是在时钟脉冲期间发生的,主从RS 触发器的状态转变是在时钟脉冲发生的。
(CP=1, 下降沿)6.时序逻辑电路按各位触发器接受信号的不同,可分为步时序逻辑电路和步时序逻辑电路两大类。
在步时序逻辑电路中,各位触发器无统一的信号,输出状态的变化通常不是发生的。
(时钟脉冲控制,同,异,异,时钟脉冲控制,同一时刻)7.分析时序逻辑电路时,首先要根据已知逻辑的电路图分别写出相应的方程、方程和方程,若所分析电路属于步时序逻辑电路,则还要写出各位触发器的方程。
(驱动,输出,次态,异,时钟脉冲)8.寄存器可分为寄存器和寄存器,集成74LS194属于移位寄存器。
用四位移位寄存器构成环行计数器时,有效状态共有个;若构成扭环计数器时,其有效状态是个。
(数码,移位,双向,4 ,8 )9.74LS194是典型的四位型集成双向移位寄存器芯片,具有、并行输入、和等功能。
(TTL,左移和右移,保持数据,清除数据)10.逻辑图输入端子有圆圈的表示触发,输出端子有圆圈的表示;不带三角符号的表示方式,带三角符号的表示方式;带三角符号及圆圈的表示触发,有三角符号不带圆圈的表示触发。
(低电平,“非”,电位触发,边沿触发方式,下降沿,上升沿)(二)判断题(错)1.基本的RS触发器具有“空翻”现象。
(错)2.钟控的RS触发器的约束条件是:R+S=0。
数字逻辑欧阳星明第四版华科出版1_7全答案
0110 1000 0011 0100 0101.1001
8421码: 0011 0101 0000 0001 0010.0110
十进制: 350
12.6
2421码: 0011 1011 0000 0001 0010.1100
10
习题课
1.12 试用8421码和Gray码分别表示下列各数。
(1) (111110)2
(定理6)= AB AC BC (分配率)= AB AC (定理8)=右边
13
解答:
习题课
(2)左边= AB AB AB AB =A(B B) A(B B) ( 结合率) = A A (互补率)=1=右边
(3) 左边= A( A B C) = AB AC = AB(C C) AC(B B) = ABC ABC ACB ACB = ABC ABC ACB =右边
=Z。
(4)正确。X= XY XY = X Y XY = X Y ,
Y= XY XY = X Y XY= X Y ,
所以,X=Y。
18
习题课
2.6 用逻辑代数的公理、定理和规则将下列逻辑函数化简为 最简“与-或”表达式 。
(1) F AB ABC BC
(2) F AB B BCD
2.1 假定一个电路中,指示灯F和开关A、B、C的关系为: F = (A+B)C,试画出相应的电路图。
解答:
A
U
B
C
F
12
习题课
2.2 用逻辑代数的公理、定理和规则证明下列表达式。
(1) (AB AC) AB AC
(2) AB AB AB AB 1 (3) AABC ABC ABC ABC (4) ABC ABC (AB BC AC) 解答: (1) 左边= (AB AC)= AB AC(定理6)= (A B)( A C)
习题册答案-《数字逻辑电路(第四版)》-A05-3096
第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑;Y=A·B2.或逻辑;Y=A+B3.非逻辑;Y=4.与;或;非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值;相应的函数值排列在一起2.两输入信号在它们;异或门电路3.并;外接电阻R;线与;线与;电平4.高电平;低电平;高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数;卡诺图2.n;n;原变量;反变量;一;一3.与或式;1;04.组合逻辑电路;组合电路;时序逻辑电路;时序电路5.该时刻的输入信号;先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.(1)Y=A+B(2)Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. (a)逻辑函数式Y= Y=AB+A B真值表逻辑功能:相同出1,不同出0 (b)逻辑函数式Y=AB+BC+AC真值表逻辑功能:三人表决器5.状态表逻辑功能:相同出1,不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路,输入不同,输出为1,;输入相同,输出为0。
§2-2 加法器一、填空题1.加数与被加数;低位产生的进位2.加数与被加数;低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011;010000113. 十;二;八;十六4. 0;1;逢二进一;10;逢十进一5. 二进制编码器;二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.(1)10111;00100011(2)00011001;19(3)583. (1)三位二进制(2)1,1,0(3)1,1,14.§2-4 译码器与显示器一、填空题1. 编码器;特定含意的二进制代码按其原意;输出信号;电位;解码器2. 二进制译码器;二—十进制译码器;显示译码器3. LED数字显示器;液晶显示器;荧光数码管显示器4. 1.5~3;10mA/段左右5. 共阴极显示译码器;共阳极显示译码器;液晶显示译码器二、选择题1. A;D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器;一只单刀多掷选择开关;地址输入;数字信息;输出端2.从四路数据中,选择一路进行传输的数据选择器3.地址选择;输出端二、选择题1. D2. A;C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个;已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0;置15.相同;低电平;高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.D、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号;锁存信号2.接收;暂存;传递;数码;移位二、选择题1. C2. B;A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器,即Q n+1= D。
《半导体集成电路》考试题目及参考答案(DOC)
《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些?2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻,设计一个方块电阻200欧,阻值为1K的电阻,已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门(稳态时)各管的工作状态?3. 在四管标准与非门中,那个管子会对瞬态特性影响最大,并分析原因以及带来那些困难。
4. 两管与非门有哪些缺点,四管及五管与非门的结构相对于两管与非门在那些地方做了改善,并分析改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进。
5. 相对于五管与非门六管与非门的结构在那些部分作了改善,分析改进部分是如何工作的。
6. 画出四管和六管单元与非门传输特性曲线。
并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中,如果高电平过低,低电平过高,分析其原因,如与改善方法,请说出你的想法。
8. 为什么TTL与非门不能直接并联?9. OC门在结构上作了什么改进,它为什么不会出现TTL与非门并联的问题。
第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式,并解释各项的物理含义及其对阈值大小的影响(即各项在不同情况下是提高阈值还是降低阈值)。
2. 什么是器件的亚阈值特性,对器件有什么影响?3. MOS晶体管的短沟道效应是指什么,其对晶体管有什么影响?4. 请以PMOS晶体管为例解释什么是衬偏效应,并解释其对PMOS晶体管阈值电压和漏源电流的影响。
5. 什么是沟道长度调制效应,对器件有什么影响?6. 为什么MOS晶体管会存在饱和区和非饱和区之分(不考虑沟道调制效应)?7.请画出晶体管的D DS特性曲线,指出饱和区和I V非饱和区的工作条件及各自的电流方程(忽略沟道长度调制效应和短沟道效应)。
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间,每室设有 呼叫按钮,同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时,无论其它病室的 按钮是否按下,只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时,无论三、四号 病室的按钮是否按下,只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时,无 论四号病室的按钮是否按下,只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时,四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路,给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项,不存在相切的圈,故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中,已知 输入SD 、RD的波形图如下,试画出输出Q, Q
数字电子技术随堂练习答案
第一章数制和码制2.(单选题) 与二进制数等值的十进制数为()。
A. 9.21B. 9.3125C. 9.05D. 9.5参考答案:B3.(单选题) 与二进制数等值的十六进制数为()。
A. B0.C3B. C. 2C.C3D. 参考答案:D参考答案:B5.(单选题) 与二进制数等值的十进制数为()。
A. 6.11B. 6.21C. 6.625D. 6.5参考答案:C6.(单选题) 与二进制数等值的八进制数为()。
A. 6.44B. 6.41C. 3.44D. 3.41参考答案:A13.(单选题) 的原码、反码、补码分别是()。
A.11011、00100、00101 B.11011、10100、10101C.01011、00100、00101 D.01011、10100、10101参考答案:B第二章逻辑代数基础1.(单选题) 将函数式化成最小项之和的形式为()。
参考答案:D2.(单选题) 函数的反函数为()。
参考答案:B3.(单选题) 将函数式化成最小项之和的形式为()。
参考答案:A4.(单选题) 函数的反函数为()。
参考答案:B5.(单选题) 已知函数的卡诺图如图2-1所示, 则其最简与或表达式为()。
参考答案:A6.(单选题) 某电路当输入端A或B任意一个为高电平时,输出Y为高电平,当A和B均为低电平时输出为低电平,则输出Y与输入A、B之间的逻辑关系为Y=()。
参考答案:B7.(单选题) 全体最小项之和为()。
参考答案:C8.(单选题) 以下与逻辑表达式相等的式子是()。
参考答案:D9.(单选题) 和与非-与非逻辑表达式相等的式子是()。
参考答案:C11.(单选题) 某电路当输入端A或B任意一个为低电平时,输出Y为低电平,当A和B均为高电平时输出为高电平,则输出Y与输入A、B之间的逻辑关系为Y=()。
参考答案:A12.(单选题) 任何两个最小项的乘积为()。
参考答案:A13.(单选题) 以下与逻辑表达式相等的式子是()。
数电试题库(新)
第一、二章数制转换及逻辑代数一、完成下列数制转换(11001)2=()10;(6AB)16=()10(46BE.A)16=()2=()10(32)10=()2;(110101.01)2=()10 (132.6)10=()8421BCD;(32.6)10=()余3码二、试分别用反演规则和对偶规则写出下列逻辑函数的反函数式和对偶式。
1、Y=+CD2、Y= C3、Y= D4、Y= A B5、Y=A+6、Y=ABC+三、用公式法化简为最简与或式:1、Y=C+ A2、Y=C+BC+A C+ABC3、Y=(A+B)4、Y=A(C+D)+D+5、C BY+++A=BBCAB四、证明利用公式法证明下列等式1、++BC+=+ BC2、AB+BCD+C+C=AB+C3、A+BD+CBE+A+D4、AB++ A+B=)5、AB(C+D)+D+(A+B)(+)=A+B+D五、用卡诺图化简函数为最简与-或表达式1、Y(A,B,C,D)=B+C++AD2、Y(A,B,C,D)=C+AD+(B+C)+A+3、Y(A,B,C,D)=4、Y(A,B,C,D)=5、Y(A,B,C,D)=+(5,6,7,13,14,15)6、Y(A,B,C,D)=+(6,14)7、Y(A,B,C,D)=+(3,4,13)8、∑∑,,,,,,,DAYBCm,d,(,2(511+=))30(131),964六、1、逻辑函数的表达方法有:逻辑函数表达式,逻辑图,_____,_____。
2、数字电路可进行_____运算,_____运算,还能用于_____。
3、若用二进制代码对48个字符进行编码,则至少需要位二进制数。
4、要用n位二进制数为N个对象编码,必须满足。
5、逻辑函数进行异或运算时,若“1”的个数为偶数个,“0”的个数为任意个,则运算结果必为。
七、选择题1. 在N进制中,字符N的取值范围为:()A.0 ~ N B.1 ~ N C.1 ~ N -1 D.0 ~ N-12. 下列数中,最大的数是()。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
答: 根据所采用的半导体器件不同,集成电路可分 为双极型(如TTL)和单极型(如CMOS)两大类。
双极型集成电路的主要特点是速度快、负载能力强, 但功耗较大、集成度较低;双极型集成电路的主要 特点是结构简单、制造方便、集成度高、功耗低、 但速度较慢。
3.10 试画出实现如下功能的CMOS电路图。 (1) F A B C (2) F A B (3)F AB CD
解:(1)用图T3.10(1)所示的三输入端的CMOS与非门 电路实现 F A B C 的逻辑功能。 (2)用图T3.10(2)所示或非门和非门实现 F A B A B 的逻辑功能。 (3)用图T3.10(3)所示的两级与非门和一级非门实现
3.3 晶体二极管的开关速度主要取决于什么?
答: 二极管从正向导通到反向截止有一个反向恢复
过程,实质上是由于电荷存储效应所引起的,反向
恢复时间 t re t s t(t t s称为存储时间,tt 称为渡越 时间)就是存储电荷消失所需要的时间。从反向截
止到正向导通所需的时间(称为开通时间)与
t
相
(D Q)Q D Q Q
JK触发器的次态方程
Q (n1) J Q KQ
J Q J KQ KQ J Q (J K J Q KQ QQ)Q J Q (J Q)(K Q)Q (JQ KQ)Q JQ KQ Q
比较T和D、JK触发器的次态方程可得
T DQ T J Q KQ
3.2 简述晶体二极管的静态特性?
答:晶体二极管的静态特性是指二极管在导通和 截止两种稳定状态下的特性。当正向电压 UF小于 门槛电压 UTH 时,管子处于截止状态;当 UF UTH 时,管子处于正向导通状态;二极管在反向电压 UR作用下处于截止状态,当 UR UBR(反向击穿电 压)时,管子被击穿。
开关速度低。
3.6 TTL与非门有哪些主要性能参数?
答:TTL与非门的主要外部特性参数有输出逻辑电
平( VOH,VOL)、开门电平( VON )、关门电平
(
VOFF)、扇入系数(
N
i
)、扇出系数(N
)、平
o
均传输时延( t pd )和空载功耗( P )等。
3.7 OC门和TS门的结构与一般TTL与非门有何不同? 各有何主要应用?
据此可画出用T触发器和逻辑门构成D触发器、JK 触发器的电路图如图T3.16(a)、(b)所示。
3.14 已知输入信号A和B的波形如图3.54(a)所示, 试画出图3.54(b)、(c)中两个触发器Q端的输出波 形,设触发器初态为0。
解:D触发器的次态
Q n1 1
D
A
B
T触发器的次态
Q n1 2
T
Q2
AB Q2
Q2
Q2
(AB 0) (AB 1)
D触发器 Q1 端和T触发器 Q2 的输出波形如图3.54(d) 所示。
3.15 设图3.55(a)所示电路的初始状态、输入信 号及CP端的波形如图3.55(b)所示,试画出 Q1 , Q2 的波形图。
解:由图3.55(a)所示电路知:
J1 K1 1
,
Qn1 1
J1 Q1
K 1Q1
Q1
Q2 1时 , Q1复位
J2
Q1
,
K2
1
.
Qn1 2
J 2 Q2
,对它们进行测 试的结果如下:
(1)甲的开门电平为1.4V,乙的开门电平为1.5V;
(2)甲的关门电平为1.0V,乙的关门电平为0.9V。 试问在输入相同高电平时,哪个抗干扰能力强?在输 入相同低电平时,哪个抗干扰能力强?
解:(1)对TTL与非门而言,开门电平 VON 越小, 在输入高电平时的抗干扰能力越强。本题中,在输 入相同高电平时,甲的抗干扰能力强。 (2)对TTL与非门而言,关门电平 VOFF 越大,在输 入低电平时的抗干扰能力越强。本题中,在输入相 同低电平时,甲的抗干扰能力强。
开通时间
t on t(d t r称t为d 延迟时间, 称为t r上升时间)
就是建立基区电荷的时间;关闭时间
t off t(s t称f 为t s 存
储时间, 称为t f 下降时间)就是存储电荷消散的时间。
ton和 t off的大小反映了三极管由截止到饱和与从饱和到截止的
开关速度,它们是影响电路工作速度的主要因数。
re
比很短,一般可以忽略不计。因此,晶体二极管的
开关速度主要取决于 t re 。
3.4 数字电路中,晶体三极管一般工作在什么状态?
答: 数字电路中,晶体三极管一般工作在开关(饱 和、截止)状态。
3.5 晶体三极管的开关速度取决于哪些因数?为什
么MOS管的开关速度比晶体三极管慢 ?
答:晶体三极管饱和与截止两种状态的相互转换需要一定时间,
F AB CD 的逻辑功能。
3.11 试指出下列五种逻辑门中那几种的输出可以 并联使用。 (1)TTL集电极开路门; (2)具有推拉式输出的TTL与非门; (3)TTL三态输出门; (4)普通的CMOS门; (5)CMOS三态输出门。 解:TTL集电极开路门,三态输出门及CMOS三态输 出门的输出可以并联使用。
Q1Q2
Q1 , Q2的波形图如图3.55(c)所示。
3.16 试用T触发器和门电路分别构成D触发器和J-K触 发器。 解1:用表格法求解 先填写新触发器的次态真值表,再由 Q和 Qn1 得到原 触发器的输入。原触发器的输入是新触发器的输入及 现态的函数。 (1)T→ D 新触发器D的次态真值表和原 触发器T的输入如表T3.16a所 示。
答: OC门把一般TTL与非门电路的推拉式输出级改为 三极管集电极开路输出。TS门是在一般TTL与非门的 基础上,附加使能控制端和控制电路构成。 OC门可实现电平转换和直接驱动发光二极管、干簧 继电器等,多个OC门的输出端可以直接连接实现线 与。TS门主要用于总线传送。多个TS门的输出端可 以直接连接,分时传送数据。
MOS管内部电荷“建立”和“消散”的时间很短,其动态特性主要 取决于与电路有关的杂散电容充、放电所需的时间。由于MOS
管导通时的漏源电阻 比晶rD体S 三极管的饱和电阻 要r大CE得S
多,漏极外接电阻 也比R晶D 体管集电极电阻 大,R所C 以, MOS管的充、放电时间较长,使MOS管的开关速度比晶体管的
3.13 在图3.53(a)所示的D触发器电路中,若输
入端D的波形如图3.53(b)所示,试画出输出端Q的
波形(设触发器初态为0)。
解:D触发器的次态方程为
Q (n1)
Q
D
(CP 0 时) (CP 1 时)
根据该方程及图3.53(b)所给的信号波形,可画出
输出端Q的波形如图3.53(c)所示。
3.12 用与非门组成的基本R-S触发器和用或非门组 成的基本R-S触发器在逻辑功能上有什么不同?
解:基本R-S触发器的功能表、状态方程和约束方程 如下:
Qn1 S RQ (次态方程) Qn1 S RQ (次态方程)
R S 1
(约束方程)
R S 0
(约束方程)
(a)用与非门组成的基本R-S (b)用或非门组成的基本R-S
解2:采用次态方程联立法 用T触发器和门电路分别构成D触发器和J-K触发器, 要求确定的函数关系分别是:
T f(D,Q) T f(J,K,Q)
T触发器的次态方程 Q(n1) T Q TQ D触发器的次态方程
Q (n1) D D(Q Q)
DQ DQQ DQ DQQ (DQ DQ)Q (DQ D Q)Q
T f (D,Q) DQ DQ D Q
用T触发器和门电路构成的D触发器见图T3.16(a)
(2)T→JK 新触发器J-K的次态真值表和原触发器T的输入如表 T3.16b所示,要求确定的函数关系是 T f (J, K,Q) , 经卡诺图化简得
T m(3,4,6,7)JQ KQ
用 T触发器和门电路构成的 J-K触发器见图T3.16(b)。
3.9 图3.52(a)所示为三态门组成的总线换向开 关电路,其中,A、B为信号输入端,分别送两个频 率不同的信号;EN为换向控制端,控制电平波形如 图3.52(b)所示。试画出 Y1 , Y2 的波形。
解:EN=0时,
Y1 A ,
Y2 B ;
EN=1时,
Y1 B ,
Y2 A ;
波形如图3.52(c)所示。